CN113325397A - 波形发生器 - Google Patents

波形发生器 Download PDF

Info

Publication number
CN113325397A
CN113325397A CN202110220040.7A CN202110220040A CN113325397A CN 113325397 A CN113325397 A CN 113325397A CN 202110220040 A CN202110220040 A CN 202110220040A CN 113325397 A CN113325397 A CN 113325397A
Authority
CN
China
Prior art keywords
waveform
instruction word
waveform generator
control unit
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110220040.7A
Other languages
English (en)
Inventor
S·帕西
R·G·巴尔代利
A·莫罗尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN113325397A publication Critical patent/CN113325397A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/523—Details of pulse systems
    • G01S7/524—Transmitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52019—Details of transmitters
    • G01S7/5202—Details of transmitters for pulse systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B06B1/0215—Driving circuits for generating pulses, e.g. bursts of oscillations, envelopes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
    • G06F5/085—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register in which the data is recirculated
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Permanent Magnet Type Synchronous Machine (AREA)
  • Electrotherapy Devices (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本公开的实施例涉及波形发生器。一种波形发生器，包括系统控制单元以及由系统控制单元控制的信号通道，信号通道被配置为提供驱动信号以便驱动换能器阵列的相应换能器。每个信号通道包括具有行的顺序存取存储器，其中每行包含被配置为生成要生成的波形的相应步长的指令字。顺序存取存储器的存储器输出由位于固定位置处的输出行限定。要生成的波形由指令字块限定。每个信号通道还包括内部控制单元，内部控制单元被配置为基于当前在存储器输出处的指令字来顺序地移动顺序存取存储器的内容，以便在输出行处提供指令字序列。

Description

波形发生器
优先权要求
本专利申请要求于2020年2月28日提交的意大利专利申请No.102020000004231的优先权权益，其内容在法律允许的最大程度上通过整体引用并入于此。
技术领域
本发明涉及一种波形发生器。
背景技术
众所周知，许多应用涉及使用波形发生器来驱动换能器阵列。例如，在超声成像系统中，压电换能器的线性或二维阵列被交替用于生成超声波束，以及接收由波束与所研究目标相互作用而产生的回波。在波束生成阶段期间，换能器由数字波形发生器和模拟脉冲发生器驱动。波形通常由离散值序列限定，例如两个或更多个独立的电压值。例如，通过利用波束形成技术，可以分别驱动多组换能器或单个换能器(通道)，以改善对超声波束的特征的控制。由换能器接收到的驱动信号的精确控制的延迟可以是至关重要的，这是因为相位差直接确定了相长干扰或相消干扰以及波束的特征。
为了满足在准确度和分辨率方面中日益增长的需求，通常需要加速系统时钟以及频率，并且已经达到高达200MHz(以及5ns的时间分辨率)。除分辨率外，还考虑了灵活性，以便数种波形可以为了不同的目的和调查而被提供。特定的波形发生器被提出以实现分辨率和灵活性的要求。第一类型的波形发生器基于有限状态机器，该有限状态机器根据电压水平限定状态序列。时间计数器和脉冲计数器允许确定脉冲的适当持续时间和序列的总长度(脉冲数目)。虽然这种波形发生器可以有效地达到高分辨率，但是只可以获得相对有限的简单波形范围。
在另一种已知波形发生器中，波形的参数以连续的电压水平和相应的持续时间的形式存储在易失性或非易失性存储器的阵列中，电压水平和相应的持续时间限定波形发生器的状态。存储器阵列可以被扫描(例如，一行接一行地)，并且根据检索到的电压水平和持续时间生成波形。为了在生成重复序列时减少占用的存储器，地址管理器可以被提供。地址管理器允许状态序列(电压水平和相关的持续时间)的重复，因此可以仅存储一次而不是存储期望的重复次数的次数。
基于存储阵列的波形发生器更灵活，并且在设计波形时产生更大的自由。然而，这些生成器受到与存储器阵列的纵横比和大小相关的限制。在需要独立驱动相对较大数目的通道和对应数目的波形发生器的应用中，诸如超声波检查，由于存储器阵列的接触引脚的布置以及到达每个接触引脚的连接线的数目和长度，信号路由可以是关键的问题。此外，波形发生器使用数个存储器小块，诸如闪存，通常每个通道一个块。然而，存储器小块的区域占用效率非常低，这是因为每个块都需要专用的电路系统，包括行和列解码器、感测放大器和参考发生器。
本技术领域需要提供一种波形发生器，该波形发生器允许克服或至少衰减上述限制。
发明内容
在实施例中，波形发生器包括：系统控制单元；以及多个通道，由系统控制单元控制并且被配置为提供对应的多个驱动信号，其中每个驱动信号被配置为驱动换能器阵列的相应换能器。
每个通道包括：具有多个行的顺序存取存储器，其中每个行存储被配置为生成波形的相应步长的指令字，以及由位于固定位置的输出行限定的存储器输出，其中波形由指令字块限定；以及内部控制单元，被配置为基于当前在存储器输出处的指令字，顺序地移动顺序存取存储器的内容，以便在输出行处提供指令字序列。
在实施例中，电子系统包括：换能器阵列，被配置为响应于驱动信号而生成波；以及波形发生器(如上所述)，被配置为生成驱动信号。
附图说明
为了更好地理解本发明，现在将纯粹通过非限制性示例并且参考附图的方式来描述其一些实施例，其中：
图1是电子系统的简化框图；
图2是图1的电子系统的一部分的更详细的框图，包括根据一个实施例的波形发生器；
图3是图2的波形发生器的一部分的更详细的框图；
图4示出了在图2的波形发生器中使用的波形示例；
图5A-5C示出了限定在图1的波形发生器中使用的波形的步长的指令的相应示例；
图6是根据另一实施例的波形发生器的一部分的简化块；
图7A是限定加载在图2波形发生器的顺序存取存储器中的波形的指令块的示例的示意图；
图7B示出了图7A的波形；
图8A是限定加载在图2波形发生器的顺序存取存储器中的波形的指令块的另一示例的示意图；
图8B示出了图8A的波形；
图9A是限定加载在图2波形发生器的顺序存取存储器中的波形的指令块的另一示例的示意图；以及
图9B示出了图9A的波形。
具体实施方式
在图1中图示了根据实施例的超声调查设备，并且由数字1作为整体来指定。超声调查设备1可以用于例如医学超声造影术或机械部件的超声检查中。然而，本发明不限于超声应用，并且可以在涉及波形发生器的任何情况下有利地利用本发明，特别是用于驱动具有同步波形的多个换能器。
超声调查设备1包括波形发生器100和换能器单元101。超声调查设备1还可以包括处理单元102、存储单元103、用于远程通信(例如，通过计算机网络的有线或无线通信)的通信设备104、输入设备105和显示器106。在一个实施例中，波形发生器100和换能器单元101可以被集成在检查头中，并且远程地连接到超声调查设备1的剩余组件。处理单元102、存储单元103、通信设备104、输入设备105和显示器106可以被集成在专用结构中，集成在个人计算机、膝上型计算机或平板计算机或智能电话中。
如图2所示，波形发生器100包括系统控制单元2、多个通道3.1、…、3.N和对应的多个驱动器4.1、…、4.N，这些驱动器由相应的通道3.1、…、3.N馈送。换能器单元101包括耦合到相应驱动器4.1、…、4.N，的超声换能器5.1、…、5.N阵列，N是通道和超声换能器的数目(在一个示例中，N＝128)。超声换能器5.1、…、5.N可以包括例如布置在线性阵列或二维阵列中的压电换能器。每个超声换能器5.1、…、5.N由相应的通道3.1、…、3.N通过相应的驱动器4.1、…、4.N驱动。驱动器4.1、…、4.N可以是模拟脉冲发生器，其将低压离散信号转换为用于相应超声换能器5.1、…、5.N的模拟波形。系统控制单元2和通道3.1、…、3.N接收公共系统时钟CK。
系统控制单元2包括串行接口6、波束形成模块7、上传寄存器8和掩码模块9。波束形成模块7向通道3.1、…、3.N提供开始命令ST1、…、STN，这些开始命令被同步以创建由单个超声换能器5.1、…、5.N生成的压力波的受控干扰，从而确定波束特征，例如波束前沿的传播方向和形状。
通过串行接口6，将被生成的波形的参数可以被存储在上传寄存器8中，然后被上传到通道3.1、…、3.N中。波形的参数可以利用波形设计工具的辅助离线限定。掩码模块9允许向多个所选择的通道3.1、…、3.N同时发送参数，从而允许并行上传参数。
图3详细地示出了通道3.1、…、3.N中的一个通道，其将被标识为3.K，并且将在此作为参考，这是因为所有通道3.1、…、3.N在结构上彼此相同。
通道3.K包括双向、循环、二维移位寄存器10、状态反相器模块11和内部控制单元12。二维移位寄存器10继而包括多个双向、循环、一维移位寄存器13，它们都具有相同的大小，并且被配置为并行操作，使得所有一维移位寄存器13的内容可以同时在任一方向上移位。例如，可以向公共移位输入13a提供单个移位命令SH，以提供给每一个循环移位寄存器13。移位命令SH具有第一逻辑值(例如，正向移位)和第二逻辑值(例如，反向移位)，第一逻辑值使所有一维移位寄存器13的内容在第一方向上移位，并且第二逻辑值使所有一维移位寄存器13的内容在与第一方向相反的第二方向上移位。另一逻辑值可以用于使所有一维移位寄存器13的内容保持不变(例如，无移位)。为了方便起见，在以下的第一方向和第二方向，将分别称被为正向方向和反向方向，或者简单地称为正向和反向。
因此，二维移位寄存器10限定了矩阵，具有与每个一维移位寄存器13的位数一样多的行以及与一维移位寄存器13的数目一样多的列。注意，一维移位寄存器13在逻辑上彼此相邻，意味着在不同一维移位寄存器13中相同位置处的位形成二维移位寄存器10的行。然而，一维移位寄存器13不需要也在物理上彼此相邻。通常，移位寄存器包括多个级联双稳态电路，这些级联双稳态电路具有公共时钟，并且配置为响应于正向移位命令(或相应的反向移位命令)，使得每个双稳态电路的状态被传送到级联中的下一个(或前一个)双稳态电路。针对二维移位寄存器10来限定矩阵，逻辑上相邻的一维移位寄存器13的单个双稳态电路不必在物理上彼此接近。相反，在每一个一维移位寄存器13中限定位(双稳态电路)的位置、并且在处理中保持位置一致是足够的。二维移位寄存器10的行的一行被提供有到外部的物理连接，并且限定寄存器输出10a。
二维移位寄存器10的内容可以按行移位。每行限定一个寄存器字W，并且包含要生成的波形的信息。波形被生成为步长或状态的序列，每个步长或状态具有多个状态逻辑值中的相应的一个状态逻辑值和相应的持续时间，这可以有利地被表示为时钟周期的数目。状态逻辑值包括多个值V1、…、VM。在一个示例中(参见图4)，状态逻辑值可以包括低状态值V1、钳位或中间逻辑值V2和高状态值V3。波形作为相应连续字W的块被存储在二维移位寄存器10中，至少包括相应状态逻辑值、相应持续时间和可能的附加信息和/或用于处理的指令。在每个步长中，读出与寄存器输出10a相对应的位置中的一个字W，并且基于字W中包含的信息生成波形的一部分，如下文中详细描述。
在一个实施例中，每个字W至少包括第一字段或指令字段FI，例如，7位(七个一维移位寄存器13中的每个一维移位寄存器的一位，不一定彼此相邻)、第二字段或模式字段FM，例如，1位(另一个一维移位寄存器13的一位)和第三字段或状态字段FS，例如，相邻的一维移位寄存器13的两位(另外两个一维移位寄存器13中的每个一维移位寄存器的一位，不一定彼此相邻)。
指令字段FI包含有关要采取的操作的信息。具体而言，指令字段FI可以包含：
-初始化字符串IS(图5A)限定使能码EN以选择性地启用和禁用整体对称波形模式的重复，对称类型码E/O择一地限定整体对称是偶对称还是奇对称，整体重复次数RO，RO限定整体步长序列要重复多少次；
-当前步长的持续时间D，例如，根据波形对称部分的时钟周期数和局部重复次数RL(图5b)(如果存在)；以及
-当前步长的持续时间D(图5c)，例如，以时钟周期数表示。
然而，波形不需要对称或包含对称部分。
模式字段FM包含模式标志M，该模式标志M具有限定标准操作模式以及开始/重复模式的逻辑值。在标准操作模式中，保持二维移位寄存器10的移位方向，无论是正向(主)还是反向(反转)，而在开始/重复模式中，移位方向从正向被反转到反向，或从反向被反转到正向。设置开始/重复模式的后续字W的模式标志M对限定了要在波形中重复的步长序列的定界符。内部控制单元12可以被配置为标识第一和每个奇对称接收模式标志M，将开始/重复模式设置为要重复的步长序列的开始；以及第二和每个偶对称接收模式标志M，将开始/重复模式设置为要重复的步长序列的结束。作为备选方案，模式标志M还可以具有单独的逻辑值，以标识要重复的步长序列的开始和结束。
状态字段FS包含状态逻辑值V1、…、VM，它们表示要生成的波形的相应级别。状态字段FS还可以包含专用的开始码(例如，不用于状态逻辑值V1、…、VM的逻辑值)，该开始码标识限定波形的字块W的起始行。限定波形的块的起始行的状态字段FS可以包含波形标识标签WFTAG。
二维移位寄存器10的顺序上传输入10b经由用于波形参数上传的掩码模块9耦合到系统控制单元2。有利地，限定一个或多个波形的相应步长的字块W被逐行顺序加载，例如，在过程的每次迭代中在主方向上移位。
参照图3，内部控制单元12包括控制模块15、时间计数器16、移位反向计数器17和移位命令生成器18。在一个实施例中，控制模块15可以是有限状态机器。
控制模块15接收在二维移位寄存器10的寄存器输出10a处读取的每个字W，并且基于接收到的字W的内容执行动作。
由控制模块15解释指令字段FI的方式由模式字段FM和状态字段FS的内容决定。
在模式字段FM中的模式标志M确定标准操作模式或开始/重复操作模式。在标准操作模式中，指令字段FI的内容被解释为正被生成的波形的当前步长的持续时间。在开始/重复模式中，指令字段FI的内容根据状态字段FS的内容被解释为初始化字符串IS或局部重复次数RL。
在开始/重复模式中，指令字段FI的内容被解释为在状态字段FS中存在开始代码的初始化字符串，以及在状态字段FS中存在任何其他状态逻辑值V1、…、VM的局部重复次数RL。
在一个实施例中，控制模块15被配置为执行以下动作：
1)接收包含标识要生成的波形的参考标签TR的系统指令，并且移位二维移位寄存器10，直到在状态字段FS中包含具有匹配波形标识标签WT(WFTAG)的字W的行被移位到寄存器输出10a为止；开始生成所选择的波形；
2)响应于字W，通过模式字段FM初始化时间计数器16，设置标准操作模式，并且在每个时钟周期处增加时间计数器16，直到达到所接收字W的指令字段FI的持续时间D为止；
3)每次完成在相应字W中限定的波形步长时，移位二维移位寄存器10的内容；
4)响应于具有模式标志M的字W初始化移位反向计数器17，该模式标志M设置开始/重复操作模式并且引起移位方向的反向(例如，标识要重复的序列的结束的模式标志M)；以及每次在相应定界符之间完成步长序列的重复时递增移位反向计数器17，直到达到包含在发起重复序列的字W的指令字段FI中的局部重复次数RL为止(例如，用于递增的标准可以是模式标志M，标识要重复的序列的开始被接收到并且移位方向是反向的；或者方向以每秒钟被反向)；
5)在接收到包含初始化字符串IS和后续波形的波形标识标签WT的新字W时终止波形的执行；以及
6)如果正在执行的波形的起始字W中的使能码EN能够重复整体对称波形模式，则重复限定波形的字W的整体块；如下文所述，基于对称类型码E/O将状态反相器模块11设置为偶对称或奇对称重复对称。
移位命令发生器18由控制模块15控制，并且被配置为提供正向移位命令SF、后向移位命令SB和无移位命令SN，无移位命令SN保持二维移位寄存器10的当前状态。
状态反相器模块11从寄存器输出10a接收对应于当前要执行的波形步长的字W(或至少状态逻辑值V1、…、VM)，并且具有正常操作模式，其中状态逻辑值V1、…、VM被不变地传送给驱动器4.1、…、4.N，以及反向操作模式，其中状态逻辑值V1、…、VM在被传送到驱动器4.1、…、4.N之前被反向。在一个实施例中，状态逻辑值V1、…、VM分别从V1到VM(例如，最低和最高)排序，并且反向状态逻辑值(在此由V1'、…、VM'指示)从状态逻辑值V1、…、VM获得，如下所示：
VK'＝V(M-K)其中K＝1、2、…、M
当正在执行的波形的起始字W中的使能码EN使能了整体对称波形模式的重复，并且字W的整体块已经被执行时，基于对称类型码E/O和从最后一行到第一行利用状态逻辑值V1、…、VM(正常操作模式)的字块W或反向状态逻辑值，这里用V1'、…、VM'表示(反向操作模式)的字块W，将状态反相器模块11设置为正常工作模式或反向工作模式。
可以限定任意波形，将其加载到二维移位寄存器10中，然后生成。
在图6图示的一个实施例中，通道3.1、…、3.N的二维移位寄存器(2DSR)10彼此串联，并且限定波形的字块W可以在连续通道3.1、…、3.N之间顺序移位。这一特征在实现滑动窗口的超声成像设备中可以非常有用，并且也允许进行扫描测试。在结合逻辑网络和存储器元件(如触发器或移位寄存器)的电路中，扫描测试用于检查逻辑网络的正确运行。为此，在存储器元件中加载已知状态，执行处理步长(或处理步长序列)，并且将输出与预期结果进行比较。以移位寄存器的形式连续连接存储器元件有助于加载已知状态并且读取处理的输出，这是因为允许扫描测试实现的结构与实现主功能的结构相同。同样，将通道3.1、…、3.N的二维移位寄存器10串联以形成全局移位寄存器，使得能够对波形发生器100的逻辑部件执行扫描测试。
序列的重复允许压缩具有步长序列的波形表示，这些步长序列相对于序列的一个步长在相应的状态逻辑值V1、…、VM和持续时间中是对称的，序列的第一部分也在序列终止时重复。例如，诸如(ABCBA)BC的步长序列允许压缩表示。括号中的序列部分相对于步长C对称，加下划线的部分在序列终止时重复。
图7A和7B示出了波形(标记为WT＝WFTAG1)的示例，包括多个步长，每个步长具有三个状态逻辑值V1、V2、V3中的相应一个状态逻辑值，以及以时钟周期数表示的各自持续时间。具体地说，图7A图示了用于二维阵列10的一部分的内容，并且图7B示出了时间上的连续步长。为了方便起见，这里将步长标识为ABCBABCDEF并且在辅助列中被指示，然而该步长不需要被包括在二维移位寄存器10中。标记为S1的行包含起始字W，该起始字具有当前波形的波形标识标签WT和用于初始化控制模块15的总体参数。此后，控制模块15执行步长A、B，并且向二维移位寄存器10发送正向移位命令。限定开始/重复模式的模式标志M的第一次出现被忽略。
在步长C，由控制模块15将限定开始/重复模式的第二接收模式标志M解释为要重复的序列的定界符，并且使移位方向从主(正向)反向为反转(反向)。执行在步长C的字中限定的波形部分，初始化移位反向计数器17，并且局部重复次数RL可以存储在辅助寄存器中，这里未示出。然后，向二维移位寄存器10提供反向移位命令，并且执行步长B。移位方向保持不变，直到到达另一个定界符。在示例性序列中，这由步长A的模式标志M表示。一旦执行了在步长A的字中限定的波形部分，移位方向从反转(反向)反向到主(正向)并且移位反向计数器17递增。然后，再次执行步长B和C。如果移位反向计数器17的内容与存储(或者直接从步长C处的字W的指令字段FI中获取)在辅助寄存器中的局部重复次数RL匹配，则保持移位方向，并且依次执行步长D、E和F。否则，如果移位反向计数器17的内容尚未达到局部重复次数RL，则移位方向再次从主(正向)改变为反转(反向)。重复步长B、A、B、C，直到移位反向计数器17的内容等于局部重复次数RL。
当序列的最后一个步长(示例中的F)已经执行，二维移位寄存器10的内容再一次在主方向上移位，并且限定下一波形的下一块的第一步长被移动到寄存器输出10a。由控制模块15将新块的字解释为停止命令，并且当前波形的生成被终止。
图8A和8B示出了波形的另一个示例(标记为WT＝WFTAG2)，包括与图7A和7B波形WFTAG1的序列相同的步长序列ABCBABCDEF，此外，还有一个偶对称对称的整体重复指令。在标记为S2的起始行的起始字W的指令字段FI中提供指令，即通过使能码EN(例如，真)、对称类型码E/O(例如，偶对称)和整体重复次数RO(例如，1)的相应值。在这种情况下，当到达限定当前波形WFTAG2的块的最后一行时，对于图7A和7B的波形WFTAG1的局部重复，移位方向被反向。在这个阶段，整体步长序列(包括局部重复)，在反转方向上被执行为FEDCBABCBA。
图9A和9B示出了另一个波形示例(标记为WT＝WFTAG3)，包括与图7A和7B波形WFTAG1的序列相同的步长序列ABCBABCDEF，此外，还有一个奇对称对称的整体重复指令。在标记为S2的起始行中的起始字W的指令字段FI中提供指令，即通过使能码EN(例如，真)、对称类型码E/O(例如，奇对称)和整体重复次数RO(例如，1)的相应值。在这种情况下，对于图8A和8B的波形WFTAG2，移位方向被反向，此外，状态反相器模块11被设置为反向操作模式，由此，状态逻辑值V1、V2、V3在被传送到驱动器4.1、…、4.N之前被反向。相应地，驱动器4.1、…，4.N接收反向状态V1'＝V3，V2'＝V2，V3'＝V1。
限定波形的步长序列通常包括周期性或重复部分。根据本发明的波形发生器有利地提供压缩波形表示和存储，从而允许相当大程度地节省所需的存储器。如图7A、7B、8A、8B和9A、9B的示例所示出的，波形发生器能够执行正向序列、正向和反转序列以及具有反向状态的正向和反转序列，而不需要额外的存储器。
此外，根据本发明的波形发生器几乎可以生成任何类型的波形。
本发明的另一个重要优点在于，使用由多个并行操作的一维移位寄存器组成的二维移位寄存器来代替诸如闪存的常规随机存取存储器。与传统的随机存取存储器相反，移位寄存器对形状和长宽比没有预限定的要求。移位寄存器基本上是由级联双稳态电路构成的，一旦实现了串联，实际上就没有其他关于单个双稳态电路的位置要求。此外，单个输入行和单个输出行足以操作二维移位寄存器。灵活的设计和较少数目的连接使得信号的路由更容易，并且通道和对应的换能器的数目可以显著增加。更多的独立通道和换能器允许接收更多信息并且执行更完整的检查。在使用换能器的二维阵列的情况下，可以产生三维图像。
此外，移位寄存器不需要寻址电路系统或读/写接口。一方面，可以进一步节省硅面积，并且，另一方面，控制逻辑可以非常简单，从而使移位寄存器在响应命令时本质上很快。特别地，不需要地址解码，这引入了一些延迟，并且三个命令行或两个带逻辑门的命令行足以提供所有所需的命令(正向移位命令SF、反向移位命令SB和无移位命令SN)。这允许实现非常精细的时间分辨率，在5ns的量级，以及相对精确的空间(深度)分辨率。
最后，很明显，可以对所描述的波形发生器进行修改和变化，而不偏离本发明的范围，如所附权利要求中所限定。

Claims (32)

1.一种波形发生器，包括：
系统控制单元；以及
多个通道，由所述系统控制单元控制，并且被配置为提供对应的多个驱动信号，其中每个驱动信号被配置为驱动换能器阵列的相应换能器；
其中每个通道包括：
顺序存取存储器，具有多个行，其中每行存储指令字，所述指令字被配置为生成波形的相应步长，以及由位于固定位置的输出行限定的存储器输出，其中所述波形由指令字块限定；以及
内部控制单元，被配置为基于当前在所述存储器输出处的所述指令字顺序地移动所述顺序存取存储器的所述指令字，从而在所述输出行处提供指令字序列。
2.根据权利要求1所述的波形发生器，其中所述顺序存取存储器包括由所述多个行形成的二维移位寄存器，所述多个行被配置为在第一方向和第二方向中的一个方向上选择性地按行移位，其中所述第二方向与所述第一方向相反。
3.根据权利要求2所述的波形发生器，其中所述内部控制单元被配置为基于当前在所述存储器输出处的所述指令字的所述内容，来移位所述顺序存取存储器。
4.根据权利要求1所述的波形发生器，其中所述顺序存取存储器包括形成所述顺序存取存储器的列的多个双向、循环、一维移位寄存器，其中所述双向、循环、一维移位寄存器都具有相同的大小，并且被配置为并行操作。
5.根据权利要求4所述的波形发生器，其中所述双向、循环、一维移位寄存器被配置为同时接收单个移位命令，所述移位命令具有第一逻辑值和第二逻辑值，所述第一逻辑值使所有所述双向、循环、一维移位寄存器的内容在第一方向上移位，所述第二逻辑值使所有所述双向、循环、一维移位寄存器的内容在第二方向上移位，其中所述第二方向与所述第一方向相反。
6.根据权利要求5所述的波形发生器，其中所述内部控制单元被配置为基于当前在所述存储器输出处的所述指令字的所述内容来移位所有所述双向、循环、一维移位寄存器。
7.根据权利要求1所述的波形发生器，其中所述指令字包含要重复的指令字序列的局部序列定界符，并且其中所述内部控制单元被配置为响应于所述局部序列定界符和反向条件，来反向所述顺序存取存储器的移位方向。
8.根据权利要求7所述的波形发生器，其中，包含所述局部序列定界符的所述指令字还包含重复信息，所述重复信息限定将要对要重复的相应字序列执行的重复次数。
9.根据权利要求1所述的波形发生器，其中所述指令字包含限定要生成的所述波形的相应步长的相应驱动信号的持续时间和状态值。
10.根据权利要求1所述的波形发生器，其中限定所述波形的指令字块的起始指令字包含标识所述波形的标识标签。
11.根据权利要求10所述的波形发生器，其中所述顺序存取存储器包含多个指令字块，每个指令字块限定相应的波形并且具有所述起始指令字中的相应的一个起始指令字，以及其中所述内部控制单元被配置为在接收到后续指令字块的所述起始指令字时停止执行限定当前波形的当前指令字块。
12.根据权利要求11所述的波形发生器，其中所述内部控制单元被配置为从所述系统控制单元接收参考标签，以及顺序地移位所述顺序存取存储器，直到包含与所接收的参考标签匹配的标识标签的所述起始指令字中的一个起始指令字被移位到所述存储器输出为止。
13.根据权利要求12所述的波形发生器，其中每个起始指令字包含使能码、对称类型码以及整体重复次数，所述使能码用于选择性地启用和禁用整体对称波形模式的重复，所述对称类型码择一地限定整体对称是偶对称还是奇对称，以及所述整体重复次数限定所述整体步长序列要重复多少次；以及其中，所述内部控制单元被配置为接收所述当前波形的所述起始指令字，并且被配置为重复与所述起始指令字中的所述整体重复次数相同的次数，如果所述起始指令字中的所述使能码启用了整体对称波形模式的重复，则整个所述指令字块限定所述当前波形。
14.根据权利要求12所述的波形发生器，其中每个通道包括状态反相器模块，被配置为从所述存储器输出接收所述驱动信号，并且具有正常操作模式以及反向操作模式，在所述正常操作模式中所述驱动信号不变地被传送，并且在所述反向操作模式中所述驱动信号在被传送之前被反向；并且其中基于在所述起始指令字中的所述使能码，所述内部控制单元被配置为在所述正常操作模式和所述反向操作模式的一个操作模式中。
15.根据权利要求1所述的波形发生器，其中所述顺序存取存储器具有顺序上传输入，并且所述系统控制单元被配置为通过所述顺序上传输入，将限定相应波形的指令字块顺序上传到所述顺序存取存储器中。
16.一种电子系统，包括：
换能器阵列，被配置为响应于驱动信号而生成波；以及
波形发生器，被配置为生成所述驱动信号，其中所述波形发生器包括：
系统控制单元；以及
多个通道，由所述系统控制单元控制，并且被配置为提供对应的多个驱动信号，其中每个驱动信号被配置为驱动换能器阵列的相应换能器；
其中每个通道包括：
顺序存取存储器，具有多个行，其中每行存储指令字，所述指令字被配置为生成波形的相应步长，以及由位于固定位置的输出行限定的存储器输出，其中所述波形由指令字块限定；以及
内部控制单元，被配置为基于当前在所述存储器输出处的所述指令字顺序地移动所述顺序存取存储器的所述指令字，从而在所述输出行处提供指令字序列。
17.根据权利要求16所述的系统，其中所述换能器包括压电换能器。
18.一种波形发生器通道电路，被配置为生成驱动信号，包括：
顺序存取存储器，具有多个行，其中每行存储被配置为生成波形的相应步长的指令字，以及由位于固定位置的输出行限定的存储器输出，其中所述波形由指令字块限定；以及
控制单元，被配置为基于当前在所述存储器输出处的所述指令字顺序地移动所述顺序存取存储器的所述指令字，从而在所述输出行处提供指令字序列。
19.根据权利要求18所述的波形发生器通道电路，其中所述顺序存取存储器包括由所述多个行形成的二维移位寄存器，所述多个行被配置为在第一方向和第二方向中的一个方向上选择性地按行移位，其中所述第二方向与所述第一方向相反。
20.根据权利要求19所述的波形发生器通道电路，其中所述内部控制单元被配置为基于当前在所述存储器输出处的所述指令字的所述内容，来移位所述顺序存取存储器。
21.根据权利要求18所述的波形发生器通道电路，其中所述顺序存取存储器包括形成所述顺序存取存储器的列的多个双向、循环、一维移位寄存器，其中所述双向、循环、一维移位寄存器都具有相同的大小，并且被配置为并行操作。
22.根据权利要求21所述的波形发生器通道电路，其中所述双向、循环、一维移位寄存器被配置为同时接收单个移位命令，所述移位命令具有第一逻辑值以及第二逻辑值，所述第一逻辑值使所有所述双向、循环、一维移位寄存器的内容在第一方向上移位，所述第二逻辑值使所有所述双向、循环、一维移位寄存器的内容在第二方向上移位，其中所述第二方向与所述第一方向相反。
23.根据权利要求22所述的波形发生器通道电路，其中所述控制单元被配置为基于当前在所述存储器输出处的所述指令字的所述内容来移位所有所述双向、循环、一维移位寄存器。
24.根据权利要求18所述的波形发生器通道电路，其中所述指令字包含要重复的指令字序列的局部序列定界符，并且其中所述内部控制单元被配置为响应于所述局部序列定界符和反向条件，来反向所述顺序存取存储器的移位方向。
25.根据权利要求24所述的波形发生器通道电路，其中，包含所述局部序列定界符的所述指令字还包含重复信息，所述重复信息限定将要对要重复的相应字序列执行的重复次数。
26.根据权利要求18所述的波形发生器通道电路，其中所述指令字包含限定要生成的所述波形的相应步长的相应驱动信号的持续时间和状态值。
27.根据权利要求18所述的波形发生器通道电路，其中限定所述波形的指令字块的起始指令字包含标识所述波形的标识标签。
28.根据权利要求27所述的波形发生器通道电路，其中所述顺序存取存储器包含多个指令字块，每个指令字块限定相应的波形并且具有所述起始指令字中的相应的一个起始指令字，以及其中，所述控制单元被配置为在接收到后续指令字块的所述起始指令字时停止执行限定当前波形的当前指令字块。
29.根据权利要求28所述的波形发生器通道电路，其中所述控制单元被配置为从所述系统控制单元接收参考标签，以及顺序地移位所述顺序存取存储器，直到包含与所接收的参考标签匹配的标识标签的所述起始指令字中的一个起始指令字被移位到所述存储器输出为止。
30.根据权利要求29所述的波形发生器通道电路，其中每个起始指令字包含使能码、对称类型码以及整体重复次数，所述使能码用于选择性地启用和禁用整体对称波形模式的重复，所述对称类型码择一地限定整体对称是偶对称还是奇对称，以及所述整体重复次数限定所述整体步长序列要重复多少次；以及其中，所述控制单元被配置为接收所述当前波形的所述起始指令字，并且被配置为重复与所述起始指令字中的所述整体重复次数相同的次数，如果所述起始指令字中的所述使能码启用了整体对称波形模式的重复，则整个所述指令字块限定所述当前波形。
31.根据权利要求30所述的波形发生器通道电路，其中每个通道包括状态反相器模块，被配置为从所述存储器输出接收所述驱动信号，并且具有正常操作模式以及反向操作模式，在所述正常操作模式中所述驱动信号不变地被传送，并且在所述反向操作模式中所述驱动信号在被传送之前被反向；并且其中基于在所述起始指令字中的所述使能码，所述内部控制单元被配置为在所述正常操作模式和所述反向操作模式的一个操作模式中。
32.根据权利要求18所述的波形发生器通道电路，其中所述顺序存取存储器具有顺序上传输入，通过所述顺序上传输入，限定相应波形的指令字块被顺序上传到所述顺序存取存储器中。
CN202110220040.7A 2020-02-28 2021-02-26 波形发生器 Pending CN113325397A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102020000004231 2020-02-28
IT102020000004231A IT202000004231A1 (it) 2020-02-28 2020-02-28 Generatore di forme d'onda

Publications (1)

Publication Number Publication Date
CN113325397A true CN113325397A (zh) 2021-08-31

Family

ID=70480783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110220040.7A Pending CN113325397A (zh) 2020-02-28 2021-02-26 波形发生器

Country Status (4)

Country Link
US (1) US20210270950A1 (zh)
EP (1) EP3872988A1 (zh)
CN (1) CN113325397A (zh)
IT (1) IT202000004231A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116500568A (zh) * 2023-06-29 2023-07-28 成都华兴汇明科技有限公司 一种长时动态多目标重叠信号的生成方法及系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7210775B2 (ja) * 2019-05-06 2023-01-23 コーニンクレッカ フィリップス エヌ ヴェ 無線周波数データを符号化及び復号するための方法及びシステム
US11881875B1 (en) 2022-08-25 2024-01-23 Stmicroelectronics S.R.L. Waveform generator using a waveform coding scheme for both long states and toggle states

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136228A (en) * 1983-02-21 1984-09-12 Casio Computer Co Ltd Waveform data generating system
EP0543294A1 (en) * 1991-11-19 1993-05-26 Macrovision Corporation Method and apparatus for scrambling and descrambling of video signals with edge fill
CN1117635A (zh) * 1994-03-31 1996-02-28 雅马哈株式会社 声源装置
CN102694578A (zh) * 2012-05-21 2012-09-26 成都立鑫新技术科技有限公司 用于电力线防泄密阻断的信号发生器及其合成信号的方法
US10194973B2 (en) * 2015-09-30 2019-02-05 Ethicon Llc Generator for digitally generating electrical signal waveforms for electrosurgical and ultrasonic surgical instruments

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1490549A (en) * 1974-01-07 1977-11-02 Texas Instruments Inc Programmable logic control system with memory for temporary storage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136228A (en) * 1983-02-21 1984-09-12 Casio Computer Co Ltd Waveform data generating system
EP0543294A1 (en) * 1991-11-19 1993-05-26 Macrovision Corporation Method and apparatus for scrambling and descrambling of video signals with edge fill
CN1072810A (zh) * 1991-11-19 1993-06-02 麦克罗维森公司 视频信号加密和解密的方法和设备
CN1117635A (zh) * 1994-03-31 1996-02-28 雅马哈株式会社 声源装置
CN102694578A (zh) * 2012-05-21 2012-09-26 成都立鑫新技术科技有限公司 用于电力线防泄密阻断的信号发生器及其合成信号的方法
US10194973B2 (en) * 2015-09-30 2019-02-05 Ethicon Llc Generator for digitally generating electrical signal waveforms for electrosurgical and ultrasonic surgical instruments

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116500568A (zh) * 2023-06-29 2023-07-28 成都华兴汇明科技有限公司 一种长时动态多目标重叠信号的生成方法及系统
CN116500568B (zh) * 2023-06-29 2023-10-13 成都华兴汇明科技有限公司 一种长时动态多目标重叠信号的生成方法及系统

Also Published As

Publication number Publication date
US20210270950A1 (en) 2021-09-02
IT202000004231A1 (it) 2021-08-28
EP3872988A1 (en) 2021-09-01

Similar Documents

Publication Publication Date Title
CN113325397A (zh) 波形发生器
US11914079B2 (en) Architecture of single substrate ultrasonic imaging devices, related apparatuses, and methods
US20220079565A1 (en) Transmit generator for controlling a multilevel pulser of an ultrasound device, and related methods and apparatus
US11650301B2 (en) Serial interface for parameter transfer in an ultrasound device
CN101197103B (zh) 数据驱动器以及使用它的显示装置
KR101423334B1 (ko) 표시 제어용 반도체 집적 회로
US7053943B2 (en) Scanning circuit, and imaging apparatus having the same
CN112821889B (zh) 输出控制电路、数据传输方法和电子设备
JPWO2006051790A1 (ja) 駆動装置および駆動方法
CN102737570A (zh) 显示面板的控制驱动器
KR102676667B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
SU1709385A1 (ru) Устройство дл формировани видеосигнала
KR950009531B1 (ko) 컴팩트한 구성을 가지는 표시소자 구동회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination