CN113302733A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN113302733A CN113302733A CN201980087897.7A CN201980087897A CN113302733A CN 113302733 A CN113302733 A CN 113302733A CN 201980087897 A CN201980087897 A CN 201980087897A CN 113302733 A CN113302733 A CN 113302733A
- Authority
- CN
- China
- Prior art keywords
- conductor layer
- heat dissipation
- semiconductor device
- insulating adhesive
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
提供对绝缘层的损坏进行抑制,并且对在导体层和散热部件之间设置的绝缘粘性体整体劣化进行抑制的半导体装置。半导体装置(100)具有半导体元件(1)、配线部件(2)、绝缘层(3)、导体层(4)、散热部件(5)及封装材料(6)。从散热部件(5)侧的面起依次层叠有导体层(4)和绝缘层(3)。在导体层(4)和散热部件(5)之间设置有绝缘粘性体(7)。在绝缘粘性体(7)的区域的一部分,导电凸起部(10)设置为从导体层(4)及散热部件(5)中的某一者向另一者凸出,与另一者分离。
Description
技术领域
本发明涉及具有散热部件的半导体装置。
背景技术
近年来,半导体装置具有多功能化、高输出化及小型化的倾向。与此相伴,安装于半导体装置的半导体元件的每单位体积的发热量大幅上升,确保散热性变得重要。作为用于确保散热性的手段,就半导体装置而言,通常在底面设置有金属箔等导体层,隔着导体层安装有散热器等散热部件。另外,在导体层和散热部件之间,为了对接触面的热阻进行抑制,例如,涂敷脂状物等高导热的粘性体。为了防止这样的粘性体附着于周围的电子部件而产生短路等,优选其具有绝缘性。但是,在使用了绝缘性的粘性体(下面,称为绝缘粘性体)的情况下,在导体层和散热部件之间产生电位差。另外,由于绝缘粘性体在内部散布微小的气泡,因此担心如果在进行绝缘耐压试验等时施加高电压,则由于散布的气泡而产生局部放电,绝缘粘性体整体劣化。
因此,提出了将导体层和散热部件电连接而设为相同电位,不向绝缘粘性体施加电场的方法。例如,在专利文献1中,半导体安装体的散热面隔着作为粘性体的电绝缘性的脂状物与冷却单元接触,散热面被构成为相比于封装材料的与冷却单元相对的面而向冷却单元侧凸出的面,通过将凸出的散热面隔着脂状物按压至冷却单元,从而进行导体层和冷却单元的电连接。另外,在专利文献2中,通过经由金属制衬套利用将壳体及散热基座板贯穿的螺钉将散热鳍片螺固于散热基座板的下表面,由此确保衬套的导电。
专利文献1:日本特开2012-33872号公报
专利文献2:日本特开2002-43486号公报
发明内容
但是,如果为了将导体层及散热部件电连接而使它们彼此接触或在它们之间设置导电性的部件而使它们各自接触,则由于半导体元件所产生的热,使导体层及散热部件反复产生温度变化,由于彼此的热膨胀差而导致应力集中在它们所接触的部位,绝缘层有可能受到损坏。
本发明就是为了解决上述那样的课题而提出的,其目的在于提供对绝缘层的损坏进行抑制,并且对在导体层和散热部件之间设置的绝缘粘性体整体劣化进行抑制的半导体装置。
本发明涉及的半导体装置具有:半导体元件;配线部件,其安装半导体元件;绝缘层,其配置配线部件;导体层,其设置于绝缘层的与安装有半导体元件侧的面的相反面;封装材料,其以配线部件的一部分及导体层的一个面露出的方式,对半导体元件、配线部件、绝缘层及导体层进行封装;绝缘粘性体,其设置于导体层的从封装材料露出的面;散热部件,其设置为隔着绝缘粘性体与导体层分离;以及
导电凸起部,其在设置有绝缘粘性体的区域的一部分,设置为从导体层及散热部件中的某一者向另一者凸出,与另一者分离。
另外,本发明涉及的半导体装置具有:半导体元件;配线部件,其安装半导体元件;绝缘层,其配置配线部件;导体层,其设置于绝缘层的与安装有半导体元件侧的面的相反面;封装材料,其以配线部件的一部分及导体层的一个面露出的方式,对半导体元件、配线部件、绝缘层及导体层进行封装;绝缘粘性体,其设置为在导体层的从封装材料露出的面的一部分具有空隙部;以及散热部件,其设置为隔着绝缘粘性体与导体层分离。
发明的效果
根据本发明涉及的半导体装置,通过在设置有绝缘粘性体的区域的一部分设置导电凸起部或空隙部,从而电场集中在导电凸起部或空隙部,变得容易局部地产生局部放电,因此能够对绝缘粘性体整体劣化进行抑制。
附图说明
图1是表示本发明的实施方式1涉及的半导体装置的概略结构的斜视图。
图2是表示本发明的实施方式1涉及的半导体装置的概略结构的剖视图。
图3是表示本发明的实施方式1涉及的半导体装置的概略结构的剖视图。
图4是用于说明本发明的实施方式1涉及的半导体装置的说明图。
图5是将本发明的实施方式1涉及的半导体装置的一部分放大后的概略结构图。
图6是将本发明的实施方式1涉及的半导体装置的一部分放大后的概略结构图。
图7是将本发明的实施方式1涉及的半导体装置的一部分放大后的概略结构图。
图8是将本发明的实施方式1涉及的半导体装置的一部分放大后的概略结构图。
图9是表示本发明的实施方式2涉及的半导体装置的概略结构的剖视图。
图10是将本发明的实施方式2涉及的半导体装置的一部分放大后的概略结构图。
图11是将本发明的实施方式2涉及的半导体装置的一部分放大后的概略结构图。
图12是用于说明本发明的实施方式3涉及的半导体装置的说明图。
图13是表示本发明的实施方式4涉及的半导体装置的概略结构的剖视图。
图14是将本发明的实施方式4涉及的半导体装置的一部分放大后的概略结构图。
图15是将本发明的实施方式4涉及的半导体装置的一部分放大后的概略结构图。
图16是表示本发明的实施方式5涉及的半导体装置的概略结构的剖视图。
具体实施方式
基于附图对本发明的实施方式涉及的半导体装置进行说明。
实施方式1.
图1是表示本发明的实施方式1涉及的半导体装置的概略结构的斜视图。另外,图2、图3是表示本发明的实施方式1涉及的半导体装置的概略结构的剖视图。图2示出沿图1的AA’线的剖视图,图3示出沿图1的BB’线的剖视图。下面,用箭头Z表示半导体装置的厚度方向即第1方向,用箭头Y表示该半导体装置的宽度方向即第2方向,用箭头X表示与第1方向及第2方向这两者正交的第3方向。
如图1、图2所示,半导体装置100具有半导体元件1、配线部件2、绝缘层3、导体层4、散热部件5及封装材料6。半导体元件1、配线部件2、绝缘层3及导体层4以配线部件2的一部分和导体层4的一个面露出的方式被封装材料6封装。散热部件5经由绝缘粘性体7安装于导体层4的从封装材料6露出的面。
就半导体元件1而言,背面电极经由焊料(未图示)等安装于配线部件2。半导体元件1例如是IGBT(Insulated Gate Bipolar Transistor)、二极管等。配线部件2例如为引线框。配线部件2例如是将铜板、钢板冲裁为规定的形状,形成了电路图案。配线部件2具有被包于封装材料6内部的内部引线2a、以及从封装材料6露出而能够与外部配线进行连接的外部引线2b。配线部件2和半导体元件1的表面电极之间、配线部件2彼此通过导线8电连接。导线8例如为铝线等。
配线部件2配置于绝缘层3之上。导体层4设置于绝缘层3的与设置有半导体元件1侧的面的相反面。这里,绝缘层3例如使用在环氧树脂等热固性树脂中填充了导热性高的无机粉末填料的材料。另外,导体层4例如为铜、铝等的金属箔、金属板。
在导体层4的从封装材料6露出的面,隔着绝缘粘性体7与导体层4分离地设置有散热部件5。散热部件5例如为排列有多个鳍片的散热器,由铜、铝等导热率高的导电性材料形成。绝缘粘性体7是以填埋导体层4和散热部件5的间隙的方式进行涂敷的,减小了热阻。另外,绝缘粘性体7设置为不使导体层4和散热部件5彼此直接接触,防止了由于导体层4和散热部件5的热膨胀差产生膨胀、收缩而在绝缘层3产生裂缝等缺陷。另外,为了防止绝缘粘性体7由于热收缩被排出至半导体装置100的外部而附着于周围的电子部件产生短路,绝缘粘性体7具有电绝缘性。绝缘粘性体7例如为高导热的脂状物、粘接剂、膏。
封装材料6确保被封装的部件间的绝缘性,并且作为半导体装置100的壳体起作用。封装材料6例如是使用模具通过传递模塑成型而形成的。除此以外,作为封装材料6的成型方法,例如能够使用注塑成型、压缩成型等。另外,封装材料6例如为含有填充材料的环氧树脂、酚醛树脂等。
如图3所示,半导体装置100例如在中央部插入有螺钉9,对散热部件5进行固定。在封装材料6、绝缘层3、导体层4各自形成有供螺钉9贯穿的贯穿孔,在散热部件5设置有与螺钉9进行螺合的螺孔。螺钉9的侧面被封装材料6覆盖,螺钉9是以导体层4和散热部件5没有电连接的方式设置的。这样,在通过插入至半导体装置100中央部的螺钉9对散热部件5进行固定的情况下,从半导体装置100的中央部向外侧产生翘曲,导体层4和散热部件5的间隔变宽。由于绝缘粘性体7需要填埋该导体层4和散热部件5的间隔,因此绝缘粘性体7的厚度变大。在图3中,示出螺钉9设置于一个部位的例子,但螺钉9也可以设置于大于或等于两个部位。另外,也可以从散热部件5侧向封装材料6侧进行螺固。
图4是用于说明本发明的实施方式1涉及的半导体装置的说明图。如图4所示,如果将电压施加于半导体装置100,则安装半导体元件1的配线部件2通过绝缘层3而确保绝缘性,具有高电位Va。另外,导体层4通过绝缘层3及绝缘粘性体7而被电绝缘,作为浮动电极进行动作,具有中间的电位Vb。这里,设为散热部件5被接地。
绝缘层3及绝缘粘性体7作为电容器起作用。电位差ΔVa及电位差ΔVb根据绝缘层3的厚度Hj及绝缘粘性体7的厚度Hk、材料特性等而产生变化。例如,绝缘粘性体7的厚度Hk相对于绝缘层3的厚度Hj变得越大,则电位差ΔVb越增加。绝缘层3的厚度Hj例如大于或等于50μm且小于或等于300μm,绝缘粘性体7的厚度Hk例如大于或等于50μm且小于或等于200μm。
就半导体装置100而言,通常为了对绝缘层3的耐压进行检查而实施绝缘耐压试验。在绝缘耐压试验中,如果遵照安全规格(IEC60950等)的规格值,则将向半导体元件1的额定电压的2倍加上1kV而得到的值的电压以交流的60Hz施加1分钟,对绝缘层3的绝缘破坏的有无进行检查。在绝缘耐压试验中施加的电压例如为3kV左右,例如,施加于配线部件2的外部引线2b和散热部件5之间。下面,将在绝缘耐压试验中施加的电压记作绝缘耐压试验电压。在这样的绝缘耐压试验中,就封装材料6而言,由于破坏电场高达100kV/mm左右,因此不产生局部放电,但就绝缘粘性体7而言,由于施加电位差ΔVb,并且在内部散布微小的气泡,因此电场集中在气泡中而产生局部放电。另外,在通过螺固而产生翘曲那样的半导体装置100的情况下,由于绝缘粘性体7为与绝缘层3相同程度的厚度,因此更加容易产生局部放电。
图5是将本发明的实施方式1涉及的半导体装置的一部分放大后的概略结构图。图5(a)、图5(b)是将图2的虚线P部分放大后的概略结构图。如图5所示,在设置有绝缘粘性体7的区域的一部分设置导电凸起部10,该导电凸起部10从导体层4及散热部件5中的某一者向另一者凸出,与另一者分离。导电凸起部10例如由金属等导电性材料形成。
导电凸起部10例如如图5(a)所示,设置为从导体层4向散热部件5凸出。此时,导电凸起部10与导体层4接触,导电凸起部10与散热部件5隔着绝缘粘性体7而分离。另外,导电凸起部10也可以例如如图5(b)所示,设置为从散热部件5向导体层4凸出。此时,导电凸起部10与散热部件5接触,导电凸起部10与导体层4隔着绝缘粘性体7而分离。
为了确保绝缘可靠性,绝缘粘性体7以在施加了小于或等于半导体元件1的额定电压的电压时在全部区域都不产生局部放电的方式形成。另外,形成为在没有设置导电凸起部10的位置处的绝缘粘性体7中,即使施加绝缘耐压试验电压也不产生局部放电。另一方面,就导电凸起部10和与导电凸起部10分离的导体层4及散热部件5中的某一者之间的绝缘粘性体7而言,电场集中在导电凸起部10,在比额定电压大的绝缘耐压试验电压以上时产生局部放电。这里,就导电凸起部10和与导电凸起部10分离的导体层4及散热部件5中的某一者之间的绝缘粘性体7而言,只要至少在大于或等于绝缘耐压试验电压时产生局部放电即可,也可以在比额定电压大、比绝缘耐压试验电压小的电压范围产生局部放电。另外,绝缘耐压试验电压例如也可以是由制造商提示的半导体装置100的绝缘耐压的值。
这样,通过在设置有绝缘粘性体7的区域的一部分,以从导体层4及散热部件5中的某一者向另一者凸出,与另一者分离的方式设置导电凸起部10,从而当在绝缘耐压试验等中施加了高电压的情况下,电场集中在导电凸起部10,在导电凸起部10与导体层4及散热部件5中的某一者之间的绝缘粘性体7产生局部放电,对在其它部分的绝缘粘性体7产生局部放电进行抑制。由此,能够将绝缘粘性体7的劣化抑制为最小限度。
导电凸起部10的厚度Hc及形状是对应于额定电压、绝缘层3的厚度Hj及绝缘粘性体7的厚度Hk、材料特性等进行设计的。图6是将本发明的实施方式1涉及的半导体装置的一部分放大后的概略结构图。如图6所示,导电凸起部10例如前端为球状,形成均一的电场。此时,优选导电凸起部10的厚度Hc为在施加了额定电压的情况下,导电凸起部10与导体层4及散热部件5中的某一者之间的绝缘粘性体7的电场小于或等于3kVrms/mm的厚度。由于3kVrms/mm为1个大气压的空气的绝缘破坏电场,因此通过如上所述地设计导电凸起部10的厚度Hc,从而能够对在以小于或等于额定电压的驱动电压运转的通常时产生局部放电进行抑制。
如图5所示,导电凸起部10为从导体层4及散热部件5中的某一者向另一者变细的锥形状。通过设为这样的形状,从而电场集中在导电凸起部10的前端部,在施加了高电压的情况下容易产生局部放电。
另外,如图7所示,导电凸起部10也可以是前端平坦的形状。即使是前端平坦的形状,电场也集中在角部10a,局部地产生局部放电,因此能够对绝缘粘性体7整体劣化进行抑制。
另外,导电凸起部10也可以是导体层4或散热部件5的一部分。如图8(a)所示,例如,导体层4在散热部件5侧的面的一部分具有导电凸起部10,导电凸起部10向散热部件5凸出,导电凸起部10与散热部件5隔着绝缘粘性体7而分离。另外,如图8(b)所示,例如,散热部件5在导体层4侧的面的一部分具有导电凸起部10,导电凸起部10向导体层4凸出,导电凸起部10隔着绝缘粘性体7与导体层4分离。
如上所述,本实施方式涉及的半导体装置100在设置有绝缘粘性体7的区域的一部分具有导电凸起部10,该导电凸起部10从导体层4及散热部件5中的某一者向另一者凸出,与另一者分离。由此,电场集中在导电凸起部10,在设置有导电凸起部10的位置处的绝缘粘性体7产生局部放电,由此不会在绝缘粘性体7整体产生局部放电,能够将绝缘粘性体7的劣化抑制为最小限度。
另外,通过在绝缘粘性体7的面方向的规定位置配置导电凸起部10,从而能够将放电产生位置设定于恰当的部位。另外,如果由于局部放电而使绝缘粘性体7碳化,则形成从导体层4经由绝缘粘性体7向散热部件5的导通路径,半导体装置100的导体层4和散热部件5被电连接而消除局部放电,因此能够确保绝缘可靠性。另外,由于导电凸起部10与导体层4及散热部件5中的一者分离,因此即使半导体元件1发热而反复产生温度变化,由于半导体装置100的部件间的热膨胀差而产生膨胀、收缩,也不会损坏绝缘层3,能够确保绝缘可靠性。
实施方式2.
图9是表示本发明的实施方式2涉及的半导体装置的概略结构的剖视图。在实施方式1中,在绝缘粘性体7设置有导电凸起部10,相对于此,本实施方式涉及的半导体装置100在绝缘粘性体7设置有空隙部11。下面,省略与实施方式1的相同点的说明,以不同点为中心进行说明。
如图9所示,本实施方式涉及的半导体装置100具有半导体元件1、配线部件2、绝缘层3、导体层4、散热部件5及封装材料6。从散热部件5侧的面起依次层叠有导体层4和绝缘层3。在导体层4和散热部件5之间设置有绝缘粘性体7。
图10是表示将本发明的实施方式2涉及的半导体装置的一部分放大后的概略结构的剖视图。图10(a)、图10(b)、图10(c)是将图9的虚线Q部分放大后的概略结构图。如图10所示,在设置有绝缘粘性体7的区域的一部分设置空隙部11。空隙部11形成得比散布在绝缘粘性体7内部的气泡大。例如,在散布于绝缘粘性体7内部的气泡的最大直径为5mm左右的情况下,绝缘粘性体7形成得比其充分大。
空隙部11例如如图10(a)所示,设置于导体层4侧。此时,空隙部11隔着绝缘粘性体7与散热部件5分离。另外,空隙部11也可以例如如图10(b)所示,设置于散热部件5侧。此时,空隙部11隔着绝缘粘性体7与导体层4分离。另外,也可以如图10(c)所示,空隙部11与导体层4及散热部件5这两者分离,包在绝缘粘性体7内部。这样,在设置于绝缘粘性体7的空隙部11处,通过在绝缘耐压试验等中施加高电压而产生局部放电。
图11是表示本发明的实施方式2涉及的半导体装置的一个例子的概略结构图。如图11所示,空隙部11也可以贯穿于导体层4和散热部件5之间而设置。这样,即使空隙部11贯穿于导体层4和散热部件5之间而设置,也会在空隙部11产生局部放电。
空隙部11能够通过在涂敷绝缘粘性体7时将希望设置空隙部11的位置的涂敷量减少而设置。例如,在通过多点涂敷对绝缘粘性体7进行涂敷的情况下,通过将设置空隙部11的位置的涂敷点数减少,能够设置空隙部11。
如上所述,在本实施方式中,通过在绝缘粘性体7设置空隙部11,从而在施加了高电压的情况下,在空隙部11产生局部放电。因此,不会在绝缘粘性体7整体产生局部放电,能够将绝缘粘性体7的劣化抑制为最小限度。而且,在本实施方式中,通过将绝缘粘性体7的涂敷量、涂敷点数减少这样的简单的工序,从而能够在绝缘粘性体7的规定位置形成空隙部11,能够将放电产生位置设定于恰当的部位。另外,如果通过局部放电形成绝缘粘性体7的导通路径,则半导体装置100的导体层4与散热部件5被电连接而消除局部放电,因此能够确保绝缘可靠性。
实施方式3.
图12是用于说明本发明的实施方式3涉及的半导体装置的说明图。下面,省略与实施方式1、2的相同点的说明,以不同点为中心进行说明。
本实施方式涉及的半导体装置100具有半导体元件1、配线部件2、绝缘层3、导体层4、散热部件5及封装材料6。从散热部件5侧的面起依次层叠有导体层4和绝缘层3。在导体层4和散热部件5之间设置有绝缘粘性体7。在设置有绝缘粘性体7的区域的一部分,导电凸起部10设置为从导体层4及散热部件5中的某一者的面向另一者的面凸出,与另一者的面分离。
如图12所示,将从半导体元件1至导电凸起部10为止的厚度方向(Z方向)的最短距离设为t。这里,最短距离t是从半导体元件1的配线部件2侧的面至设置有导电凸起部10的导体层4及散热部件5中的某一者的面为止的距离。另外,将与厚度方向正交的半导体装置100的宽度方向(Y方向)上的半导体元件1和导电凸起部10的最短距离设为d。这里,最短距离d是从半导体元件1的与宽度方向垂直的面至导电凸起部10的中心位置为止的距离。此时,半导体装置100的宽度方向上的半导体元件1和导电凸起部10的最短距离d比半导体装置100的厚度方向上的半导体元件1和导电凸起部10的最短距离t大。
在图12中示出了在半导体装置100设置有导电凸起部10的例子,但也可以替代导电凸起部10而设置空隙部11。在空隙部11的情况下也同样地,就从半导体元件1至空隙部11为止的最短距离而言,与从半导体元件1向散热部件5的厚度方向上的最短距离相比,与厚度方向正交的宽度方向上的最短距离更大。
如上所述,在本实施方式中,通过在设置有绝缘粘性体7的区域的一部分设置导电凸起部10或空隙部11,从而能够局部地产生局部放电,能够对绝缘粘性体7整体劣化进行抑制。
而且,在本实施方式中,就从半导体元件1至导电凸起部10或空隙部11为止的最短距离而言,与半导体装置100的厚度方向上的最短距离t相比,宽度方向上的最短距离d更大。即,使导电凸起部10或空隙部11远离热量从发热源即半导体元件1通过热扩散到达而大幅有助于散热性的范围。由此,即使当在设置有导电凸起部10或空隙部11的位置处产生局部放电,绝缘粘性体7产生了劣化的情况下,也能够抑制对散热性造成的影响。
实施方式4.
图13是表示本发明的实施方式4涉及的半导体装置的概略结构的剖视图。图14是将本发明的实施方式4涉及的半导体装置的一部分放大后的概略结构图。图14是将图13的虚线R部分放大后的概略结构图。下面,省略与实施方式1至3的相同点的说明,以不同点为中心进行说明。
本实施方式涉及的半导体装置100具有半导体元件1、配线部件2、绝缘层3、导体层4、散热部件5及封装材料6。从散热部件5侧的面起依次层叠有导体层4和绝缘层3。在导体层4和散热部件5之间设置有绝缘粘性体7。在设置有绝缘粘性体7的区域的一部分,导电凸起部10设置为从导体层4及散热部件5中的某一者向另一者凸出,与另一者分离。另外,也可以替代导电凸起部10而设置空隙部11。
如图13、图14所示,在本实施方式中,封装材料6具有间隔件(spacer)部6a,该间隔件部6a将绝缘层3及导体层4贯穿,与散热部件5接触而没有隔着绝缘粘性体7。间隔件部6a对导体层4和散热部件5的距离进行限制,确保导电凸起部10和与其分离地设置的导体层4及散热部件5中的某一者之间的距离。
在螺钉9插入至半导体装置100的中央部的情况下,优选间隔件部6a设置于螺钉9的位置附近的半导体装置100的中央部。例如,如图13、14所示,封装材料6的间隔件部6a在供螺钉9贯穿的贯穿孔的周围与散热部件5接触。由此,在通过螺固而使半导体装置100从中央部向外侧产生了翘曲的情况下,能够降低被间隔件部6a推压而使绝缘层3损坏的可能性。
如上所述,在本实施方式中,通过在设置有绝缘粘性体7的区域的一部分设置导电凸起部10或空隙部11,从而能够局部地产生局部放电,能够对绝缘粘性体7整体劣化进行抑制。
而且,在本实施方式中,通过设置间隔件部6a,从而能够防止导体层4和散热部件5的距离由于由绝缘粘性体7造成的变形而比由间隔件部6a限制的距离更近。由此,能够降低以下风险,即,由于半导体装置100产生了翘曲而使导电凸起部10与导体层4和散热部件5这两者直接接触,绝缘层3被损坏。另外,能够降低以下风险,即,空隙部11被压扁,导体层4和散热部件5直接接触,由于彼此的热膨胀差而导致绝缘层3损坏。
此外,如图15所示,只要对导体层4和散热部件5的距离进行限制即可,也可以与封装材料6分体地设置间隔件部12。间隔件部12由绝缘性的材料构成。通过将间隔件部12设为与封装材料6分体,从而能够与设置导电凸起部10或空隙部11的位置相应地适当对间隔件部12的配置进行设定。
实施方式5.
图16是表示本发明的实施方式5涉及的半导体装置的概略结构的剖视图。下面,省略与实施方式1至4的相同点的说明,以不同点为中心进行说明。在实施方式1至4中,示出具有引线框作为配线部件2,封装材料6作为壳体起作用的半导体装置100,但在本实施方式中,形成导电图案作为配线部件2,在壳体20内填充封装材料6。
如图16所示,半导体装置100具有半导体元件1、配线部件2、绝缘层3、导体层4、散热部件5、封装材料6及壳体20。绝缘层3例如为由氮化铝等陶瓷形成的绝缘基板。在绝缘层3的两面形成有形成主电路的导电图案而作为配线部件2。导电图案例如由铜等形成。壳体20以绝缘层3为底面,包围外周。与半导体装置100的外部连接的连接端子2c从壳体20的上表面凸出。在壳体20内,例如填充有硅凝胶、环氧树脂等封装材料6,封装材料6将半导体元件1、配线部件2等覆盖。
导体层4设置于绝缘层3的与设置有配线部件2侧的面的相反面。在导体层4的与绝缘层3侧的面的相反面隔着绝缘粘性体7设置有散热部件5。在绝缘粘性体7的一部分,导电凸起部10设置为从导体层4及散热部件5中的某一者的面向另一者的面凸出,与另一者的面分离。另外,在绝缘粘性体7也可以设置有空隙部11来替代导电凸起部10。
这样,即使是使用了壳体20的半导体装置100,通过在设置有绝缘粘性体7的区域的一部分设置导电凸起部10或空隙部11,从而也能够局部地产生局部放电,能够对绝缘粘性体7整体劣化进行抑制。
此外,在实施方式1至5中,示出导电凸起部10及空隙部11各自设置有一个的例子,但也可以比一个多。
此外,本发明在不脱离其主旨的范围内,能够适当地对实施方式1至5所公开的多个结构要素进行组合。
标号的说明
100半导体装置,1半导体元件,2配线部件,3绝缘层,4导体层,5散热部件,6封装材料,7绝缘粘性体,8导线,9螺钉,10导电凸起部,11空隙部,12间隔件部,20壳体。
Claims (9)
1.一种半导体装置,其特征在于,具有:
半导体元件;
配线部件,其安装所述半导体元件;
绝缘层,其配置所述配线部件;
导体层,其设置于所述绝缘层的与安装有所述半导体元件侧的面的相反面;
封装材料,其以所述配线部件的一部分及所述导体层的一个面露出的方式,对所述半导体元件、所述配线部件、所述绝缘层及所述导体层进行封装;
绝缘粘性体,其设置于所述导体层的从所述封装材料露出的面;
散热部件,其设置为隔着所述绝缘粘性体与所述导体层分离;以及
导电凸起部,其在设置有所述绝缘粘性体的区域的一部分,设置为从所述导体层及所述散热部件中的某一者向另一者凸出,与另一者分离。
2.根据权利要求1所述的半导体装置,其特征在于,
所述导电凸起部和与所述导电凸起部分离的所述导体层及所述散热部件中的某一者之间的所述绝缘粘性体在小于或等于额定电压时不产生局部放电,在施加了大于或等于绝缘耐压试验电压的电压的情况下产生局部放电,没有设置所述导电凸起部的所述导体层和所述散热部件之间的所述绝缘粘性体在施加了小于或等于所述绝缘耐压试验电压的电压的情况下不产生局部放电,其中,该绝缘耐压试验电压比所述额定电压大。
3.根据权利要求1或2所述的半导体装置,其特征在于,
所述导电凸起部为从所述导体层及所述散热部件中的某一者向另一者而变细的形状。
4.根据权利要求1至3中任一项所述的半导体装置,其特征在于,
所述导电凸起部为所述散热部件或所述导体层的一部分。
5.根据权利要求1至4中任一项所述的半导体装置,其特征在于,
就从所述半导体元件至所述导电凸起部为止的最短距离而言,与从所述半导体元件向所述散热部件的厚度方向上的最短距离相比,与所述厚度方向正交的宽度方向上的最短距离更大。
6.一种半导体装置,其特征在于,具有:
半导体元件;
配线部件,其安装所述半导体元件;
绝缘层,其配置所述配线部件;
导体层,其设置于所述绝缘层的与安装有所述半导体元件侧的面的相反面;
封装材料,其以所述配线部件的一部分及所述导体层的一个面露出的方式,对所述半导体元件、所述配线部件、所述绝缘层及所述导体层进行封装;
绝缘粘性体,其设置为在所述导体层的从所述封装材料露出的面的一部分具有空隙部;以及
散热部件,其设置为隔着所述绝缘粘性体与所述导体层分离。
7.根据权利要求6所述的半导体装置,其特征在于,
就从所述半导体元件至所述空隙部为止的最短距离而言,与从所述半导体元件向所述散热部件的厚度方向上的最短距离相比,与所述厚度方向正交的宽度方向上的最短距离更大。
8.根据权利要求1至7中任一项所述的半导体装置,其特征在于,
具有绝缘性的间隔件部,该绝缘性的间隔件部对所述导体层和所述散热部件之间的距离进行限制。
9.根据权利要求1至8中任一项所述的半导体装置,其特征在于,
具有螺钉,该螺钉对所述散热部件、所述绝缘层、所述导体层及所述封装材料进行固定,由所述封装材料绝缘。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/000528 WO2020144814A1 (ja) | 2019-01-10 | 2019-01-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113302733A true CN113302733A (zh) | 2021-08-24 |
Family
ID=68234939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980087897.7A Withdrawn CN113302733A (zh) | 2019-01-10 | 2019-01-10 | 半导体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6590123B1 (zh) |
CN (1) | CN113302733A (zh) |
WO (1) | WO2020144814A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008118067A (ja) * | 2006-11-08 | 2008-05-22 | Hitachi Ltd | パワーモジュール及びモータ一体型コントロール装置 |
JP2015088556A (ja) * | 2013-10-29 | 2015-05-07 | 富士電機株式会社 | 電子モジュール |
JP6279921B2 (ja) * | 2014-02-12 | 2018-02-14 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
CN104882421A (zh) * | 2014-02-28 | 2015-09-02 | 西安永电电气有限责任公司 | Igbt器件的散热结构 |
JP6526323B2 (ja) * | 2016-04-04 | 2019-06-05 | 三菱電機株式会社 | パワーモジュール、パワー半導体装置及びパワーモジュール製造方法 |
-
2019
- 2019-01-10 WO PCT/JP2019/000528 patent/WO2020144814A1/ja active Application Filing
- 2019-01-10 JP JP2019525924A patent/JP6590123B1/ja not_active Expired - Fee Related
- 2019-01-10 CN CN201980087897.7A patent/CN113302733A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPWO2020144814A1 (ja) | 2021-02-18 |
JP6590123B1 (ja) | 2019-10-16 |
WO2020144814A1 (ja) | 2020-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171773B2 (en) | Semiconductor device | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
US20150303164A1 (en) | Package structure | |
JP7023298B2 (ja) | 電力変換装置及び電力変換装置の製造方法 | |
CN106298700B (zh) | 半导体装置 | |
JP2007012831A (ja) | パワー半導体装置 | |
CN113903727A (zh) | 功率半导体模块和用于制造功率半导体模块的方法 | |
US11581230B2 (en) | Power semiconductor module and a method for producing a power semiconductor module | |
JP2016181536A (ja) | パワー半導体装置 | |
JP2012064855A (ja) | 半導体装置 | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JP5101971B2 (ja) | 半導体装置 | |
JP6095303B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6440574B2 (en) | Substrate for high-voltage modules | |
US9099451B2 (en) | Power module package and method of manufacturing the same | |
JP5921723B2 (ja) | 半導体装置 | |
CN112530915B (zh) | 半导体装置 | |
JP6590123B1 (ja) | 半導体装置 | |
JP2009231685A (ja) | パワー半導体装置 | |
CN111406316A (zh) | 电子部件 | |
US10251256B2 (en) | Heat dissipating structure | |
JP6891075B2 (ja) | パワー半導体モジュール | |
JP2013229534A (ja) | 半導体装置 | |
JP2023541621A (ja) | パワーモジュール及びその製造方法、コンバータ、並びに電子機器 | |
WO2023090102A1 (ja) | 実装基板、及び実装基板を搭載した電気機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210824 |