CN113299538A - 一种芯片厚度减薄的方法 - Google Patents

一种芯片厚度减薄的方法 Download PDF

Info

Publication number
CN113299538A
CN113299538A CN202110436052.3A CN202110436052A CN113299538A CN 113299538 A CN113299538 A CN 113299538A CN 202110436052 A CN202110436052 A CN 202110436052A CN 113299538 A CN113299538 A CN 113299538A
Authority
CN
China
Prior art keywords
chip
processed
thinning
thinned
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110436052.3A
Other languages
English (en)
Inventor
贺晓辉
李迈克
石磊
陈耿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Vocational Institute of Engineering
Original Assignee
Chongqing Vocational Institute of Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Vocational Institute of Engineering filed Critical Chongqing Vocational Institute of Engineering
Priority to CN202110436052.3A priority Critical patent/CN113299538A/zh
Publication of CN113299538A publication Critical patent/CN113299538A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种芯片厚度减薄的方法，涉及半导体技术领域，提供一载板及一待处理芯片，载板上开设有尺寸大于所述待处理芯片的凹槽；将待处理芯片放入凹槽的中心位置，并使待处理芯片的正面与凹槽底面贴合；将石蜡熔化形成溶体，然后注入待处理芯片四周的凹槽中，冷却凝固；采用背面轨道式腐蚀机利用腐蚀溶液对所述待处理芯片的背面进行腐蚀，得到减薄芯片；然后用非极性溶剂将石蜡溶解，再用去离子水冲洗，将减薄芯片表面的水迹吹干即可。本发明减薄过程简单稳定，减薄后待处理芯片表面光滑平整，能够避免机械减薄对待处理芯片的冲击，使芯片减薄过程不会破碎现象，减薄打磨过程中不会产生硅粉末，能够提高芯片减薄加工效率和质量。

Description

一种芯片厚度减薄的方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片厚度减薄的方法。
背景技术
近年来，随着网络技术的发展，要求电子设备及仪器功能多、可靠性高、体积小、便于携带，对器件外形尺寸要求越来越小。器件外形尺寸的微型化要求、封装结构形式的改进、以及为降低热阻，提高芯片的散热能力等诸方面的发展与进步。都相应的要求封装所用的芯片越来越薄，质量越来越高。在许多新兴半导体制造领域内，都需要超薄芯片(芯片厚度小于100um)。在这些领域中，芯片超薄化的发展趋势是很明显的。
现有的芯片减薄方法多为机械磨削，即使用减薄机或抛光机进行减薄，减薄厚度受设备制约很大，常规减薄机或磨削机最多将芯片减薄到200um，且存在碎片率高情况，TTV不受控情况，薄片量产加工困难。此外，在芯片减薄过程中，除了常见的芯片破碎等风险外，还有减薄打磨过程中产生的的硅粉末(Sidust)会带入芯片中的问题，而一旦硅粉末进入芯片中比较深的地方，后续的清洗很难完全清除掉，特别是小颗粒很难清洗干净，不仅影响测试良率，而且要用大量的水进行清洗，严重影响芯片减薄加工效率和质量。
发明内容
有鉴于此，本发明的目的是提供一种芯片厚度减薄的方法，使芯片减薄过程不会破碎现象，并能避免减薄打磨过程中产生硅粉末，防止硅粉末被带入芯片中污染芯片，提高芯片减薄加工效率和质量。
本发明通过以下技术手段解决上述技术问题：
一种芯片厚度减薄的方法，包括以下步骤：
S1、提供一载板及一待处理芯片，载板上开设有尺寸大于待处理芯片的凹槽；
S2、将待处理芯片放入凹槽的中心位置，并使待处理芯片的正面与凹槽底面贴合；
S3、将石蜡熔化形成溶体，然后注入待处理芯片四周的凹槽中，冷却凝固形成石蜡层；
S4、采用背面轨道式腐蚀机利用腐蚀溶液对待处理芯片的背面进行腐蚀，得到减薄芯片；
S5、取出减薄芯片，浸入非极性溶剂将残留在减薄芯片上的石蜡溶解，再用去离子水冲洗，去除减薄芯片上残留的非极性溶剂，然后使用微型热风机将减薄芯片表面的水迹吹干即可。
本发明通过将待处理芯片的正面用石蜡封存在载板上的凹槽中，再通过化学腐蚀的方式减薄芯片背面，减薄完成后通过非极性溶剂将石蜡溶解除去即可。整个减薄过程简单稳定，减薄后待处理芯片表面光滑平整，能够避免机械减薄对待处理芯片的冲击，使芯片减薄过程不会破碎现象，并能避免减薄打磨过程中产生硅粉末，防止硅粉末被带入芯片中污染芯片，提高芯片减薄加工效率和质量。
进一步，载板上凹槽的深度为60～150μm。
进一步，载板由底板和多块回型板构成，底板的四个角落上设置有定位柱，回型板的四个角落上设有与定位柱相匹配的通孔，多块回型板通过通孔与定位柱的配合叠层在底板上。此种载板可根据待处理芯片需减薄厚度进行调节凹槽的深度，使用灵活性更强，在保证将待处理芯片正面完全密封的情况下，将需要减薄出去的厚度层露出石蜡层，保证待处理芯片边缘的正常腐蚀。
进一步，回型板的厚度为10～50μm。10～50μm厚度的回型板可根据待处理芯片需减薄厚度进行匹配性组合，使用灵活性更强，凹槽的深度控制根据精准。
进一步，S3中，注入待处理芯片四周凹槽的石蜡层的厚度略超过凹槽的深度，石蜡层的宽度均向凹槽四周扩展并超出凹槽的宽度。使石蜡层的厚度和宽度超过凹槽的深度和宽度，能够对待处理芯片正面起到更好分密封作用，以防止减薄过程中腐蚀溶液进入芯片中，提高芯片减薄加工效率和质量。
进一步，S4中，腐蚀溶液包括以下体积份数的原料：HNO320～30份、H2SO415～25份、HF10～20份、H3PO415～25份。
进一步，在将减薄芯片从凹槽中取出前，先用去离子水冲洗，以彻底除去减薄过程中残留于芯片表面的腐蚀溶液。防止减薄过程中残留于芯片表面的腐蚀溶液随着非极性溶剂向芯片表面渗透，避免此过程对芯片表面造成污染。
进一步，S5中，非极性溶剂采用汽油、氯仿或者四氯甲烷中的一种或几种。汽油、氯仿及四氯甲烷毒性小，且对石蜡的溶解性好。
本发明的有益效果：本发明通过将待处理芯片的正面用石蜡封存在载板上的凹槽中，再通过化学腐蚀的方式减薄芯片背面，减薄完成后通过非极性溶剂将残留在减薄芯片上的石蜡溶解除去即可，通过石蜡封存待处理芯片的正面，能够防止腐蚀溶液随着非极性溶剂向芯片表面渗透，避免此过程对芯片表面造成污染。整个减薄过程简单稳定，减薄后待处理芯片表面光滑平整，能够避免机械减薄对待处理芯片的冲击，使芯片减薄过程不会破碎现象，并能避免减薄打磨过程中产生硅粉末，能够有效提高芯片减薄加工效率和质量。
附图说明
图1是本发明实施例一中载板的结构示意图；
图2是本发明实施例一中待处理芯片的正面贴合在凹槽底面的结构示意图；
图3是本发明实施例一中在待处理芯片四周的凹槽中形成石蜡层的结构示意图一；
图4是本发明实施例一中在待处理芯片四周的凹槽中形成石蜡层的结构示意图二；
图5是本发明减薄芯片的结构示意图；
图6是本发明实施例二中载板的结构示意图一；
图7是本发明实施例二中载板的结构示意图二；
图8是本发明实施例二中待处理芯片的正面贴合在载板的底板上的结构示意图；
图9是本发明实施例二中在待处理芯片四周的回型板孔洞中形成石蜡层的结构示意图；
其中，载板1、底板11、回型板12、待处理芯片2、凹槽3、石蜡层4、减薄芯片5、定位柱6、通孔7。
具体实施方式
以下将结合实施例对本发明进行详细说明：
一种芯片厚度减薄的方法，包括以下步骤：
S1、提供一载板1及一待处理芯片2，载板1上开设有尺寸大于待处理芯片2的凹槽3；
S2、将待处理芯片2放入凹槽3的中心位置，并使待处理芯片2的正面与凹槽3底面贴合；
S3、将石蜡熔化形成溶体，然后注入待处理芯片2四周的凹槽3中，冷却凝固形成石蜡层4；
S4、采用背面轨道式腐蚀机利用腐蚀溶液对待处理芯片2的背面进行腐蚀，得到减薄芯片5；其中，腐蚀溶液包括以下体积份数的原料：HNO320～30份、H2SO415～25份、HF10～20份、H3PO415～25份。
S5、取出减薄芯片5，浸入非极性溶剂将残留在减薄芯片5上的石蜡溶解，再用去离子水冲洗，去除减薄芯片5上残留的非极性溶剂，然后使用微型热风机将减薄芯片5表面的水迹吹干即可。
采取上述方法通过将待处理芯片2的正面用石蜡封存在载板上的凹槽3中，再通过化学腐蚀的方式减薄芯片背面，减薄完成后通过非极性溶剂将残留在减薄芯片5上的石蜡溶解除去即可，通过石蜡封存待处理芯片2的正面，能够防止腐蚀溶液随着非极性溶剂向芯片表面渗透，避免此过程对芯片表面造成污染。整个减薄过程简单稳定，减薄芯片5表面光滑平整，能够避免机械减薄对待处理芯片2的冲击，使芯片减薄过程不会破碎现象，并能避免减薄打磨过程中产生硅粉末，能够有效提高芯片减薄加工效率和质量。
实施例一
如图1所示，提供一载板1及一厚度为200μm的待处理芯片2，载板1上开设有尺寸大于待处理芯片2的凹槽3，凹槽3的深度为120μm；
如图2所示，将待处理芯片2放入凹槽3的中心位置，并使待处理芯片2的正面与凹槽3底面贴合；
如图3和图4所示，将石蜡熔化形成溶体，然后注入待处理芯片2四周的凹槽3中，冷却凝固形成石蜡层4；注入待处理芯片2四周凹槽3的石蜡层4的厚度略超过凹槽3的深度，石蜡层4的宽度均向凹槽3四周扩展并超出凹槽3的宽度。使石蜡层4的厚度和宽度超过凹槽3的深度和宽度，能够对待处理芯片2正面起到更好分密封作用，以防止减薄过程中腐蚀溶液进入芯片中，提高芯片减薄加工效率和质量。
如图5所示，采用背面轨道式腐蚀机利用腐蚀溶液对待处理芯片2的背面进行腐蚀，得到厚度为150μm的减薄芯片5；其中，腐蚀溶液包括以下体积份数的原料：HNO320份、H2SO415份、HF10份、H3PO415份。
S5、先用去离子水冲洗，以彻底除去减薄过程中残留于减薄芯片5上的腐蚀溶液，然后从凹槽3中取出减薄芯片5，浸入汽油将减薄芯片5上残留的石蜡溶解，再用去离子水冲洗，去除减薄芯片5上残留的汽油，然后使用微型热风机将减薄芯片5表面的水迹吹干即可。
实施例二
如图6和图7所示，提供一载板1及一厚度为200μm的待处理芯片2，载板1由底板11和多块回型板12构成，底板11的四个角落上设置有定位柱6，回型板12的四个角落上设有与定位柱6相匹配的通孔7，多块回型板12通过通孔7与定位柱6的配合叠层在底板11上。选择两块50μm厚的回型板12和一块20μm厚的回型板12，装配到底板11上；
如图8所示，将待处理芯片2放入回型板12中心的孔洞内，并使待处理芯2片的正面与载板1的底板11贴合；
如图9所示，将石蜡熔化形成溶体，然后注入待处理芯片2四周的回型板12孔洞中，冷却凝固形成石蜡层4；注入待处理芯片2四周回型板12孔洞的石蜡层4的厚度略超过回型板12孔洞的深度，石蜡层4的宽度均向回型板12孔洞四周扩展并超出回型板12孔洞的宽度。使石蜡层4的厚度和宽度超过回型板12孔洞的深度和宽度，能够对待处理芯片2正面起到更好分密封作用，以防止减薄过程中腐蚀溶液进入芯片中，提高芯片减薄加工效率和质量。
采用背面轨道式腐蚀机利用腐蚀溶液对待处理芯片2的背面进行腐蚀，得到厚度为150μm的减薄芯片5；其中，腐蚀溶液包括以下体积份数的原料：HNO330份、H2SO425份、HF20份、H3PO425份。
S5、先用去离子水冲洗，以彻底除去减薄过程中残留于减薄芯片5上的腐蚀溶液，然后将回型板12从底板11上取下，再从回型板12的孔洞中取出减薄芯片5，浸入氯仿将石蜡溶解，再用去离子水冲洗，去除减薄芯片5残留的氯仿，然后使用微型热风机将减薄芯片5表面的水迹吹干即可。
本实施例与实施例一的区别在于：本实施例的载板1可根据待处理芯片2需减薄厚度进行匹配性组合，适用于各种厚度芯片减薄，使用灵活性更强，凹槽的深度控制根据精准，在保证将待处理芯片2正面完全密封的情况下，将需要减薄出去的厚度层露出石蜡层，保证待处理芯片边缘的正常腐蚀。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。

Claims (8)

1.一种芯片厚度减薄的方法，其特征在于，包括以下步骤：
S1、提供一载板及一待处理芯片，所述载板上开设有尺寸大于所述待处理芯片的凹槽；
S2、将所述待处理芯片放入凹槽的中心位置，并使待处理芯片的正面与凹槽底面贴合；
S3、将石蜡熔化形成溶体，然后注入待处理芯片四周的凹槽中，冷却凝固形成石蜡层；
S4、采用背面轨道式腐蚀机利用腐蚀溶液对所述待处理芯片的背面进行腐蚀，得到减薄芯片；
S5、从凹槽中取出减薄芯片，浸入非极性溶剂将残留在减薄芯片上的石蜡溶解，再用去离子水冲洗，去除减薄芯片上残留的非极性溶剂，然后使用微型热风机将减薄芯片表面的水迹吹干即可。
2.根据权利要求1所述的一种芯片厚度减薄的方法，其特征在于，所述载板上凹槽的深度为60～150μm。
3.根据权利要求2所述的一种芯片厚度减薄的方法，其特征在于，所述载板由底板和多块回型板构成，所述底板的四个角落上设置有定位柱，所述回型板的四个角落上设有与定位柱相匹配的通孔，多块所述回型板通过通孔与定位柱的配合叠层在底板上。
4.根据权利要求3所述的一种芯片厚度减薄的方法，其特征在于，所述回型板的厚度为10～50μm。
5.根据权利要求4所述的一种芯片厚度减薄的方法，其特征在于，S3中，注入待处理芯片四周凹槽的石蜡层的厚度略超过凹槽的深度，石蜡层的宽度均向凹槽四周扩展并超出凹槽的宽度。
6.根据权利要求5所述的一种芯片厚度减薄的方法，其特征在于，S4中，所述腐蚀溶液包括以下体积份数的原料：HNO320～30份、H2SO415～25份、HF10～20份、H3PO415～25份。
7.根据权利要求6所述的一种芯片厚度减薄的方法，其特征在于，在将所述减薄芯片从凹槽中取出前，先用去离子水冲洗，以彻底除去减薄过程中残留于芯片表面的腐蚀溶液。
8.根据权利要求1～7任意一项所述的一种芯片厚度减薄的方法，其特征在于，S5中，所述非极性溶剂采用汽油、氯仿或者四氯甲烷中的一种或几种。
CN202110436052.3A 2021-04-22 2021-04-22 一种芯片厚度减薄的方法 Withdrawn CN113299538A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110436052.3A CN113299538A (zh) 2021-04-22 2021-04-22 一种芯片厚度减薄的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110436052.3A CN113299538A (zh) 2021-04-22 2021-04-22 一种芯片厚度减薄的方法

Publications (1)

Publication Number Publication Date
CN113299538A true CN113299538A (zh) 2021-08-24

Family

ID=77320306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110436052.3A Withdrawn CN113299538A (zh) 2021-04-22 2021-04-22 一种芯片厚度减薄的方法

Country Status (1)

Country Link
CN (1) CN113299538A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242835A (zh) * 2021-12-08 2022-03-25 西南技术物理研究所 一种用于硅基光敏芯片减薄的方法
CN114559369A (zh) * 2022-02-10 2022-05-31 中国电子科技集团公司第十一研究所 一种红外探测器背减薄的限位粘接模具
CN114720842A (zh) * 2022-06-08 2022-07-08 合肥新晶集成电路有限公司 失效分析结构的制备方法及失效分析方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242835A (zh) * 2021-12-08 2022-03-25 西南技术物理研究所 一种用于硅基光敏芯片减薄的方法
CN114559369A (zh) * 2022-02-10 2022-05-31 中国电子科技集团公司第十一研究所 一种红外探测器背减薄的限位粘接模具
CN114720842A (zh) * 2022-06-08 2022-07-08 合肥新晶集成电路有限公司 失效分析结构的制备方法及失效分析方法

Similar Documents

Publication Publication Date Title
CN113299538A (zh) 一种芯片厚度减薄的方法
KR102391159B1 (ko) 다이 처리
US6245677B1 (en) Backside chemical etching and polishing
KR100865458B1 (ko) 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법
JP5587778B2 (ja) 半導体ダイの製造方法及びこれにより得られる半導体ダイを含む半導体デバイス
CN111063609A (zh) 一种半导体芯片清洗方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
CN112470079A (zh) 清洗方法
JP6261104B1 (ja) プリント基板の製造方法
US20020162579A1 (en) Wet stripping apparatus and method of using
US8765527B1 (en) Semiconductor device with redistributed contacts
US10170295B2 (en) Flux residue cleaning system and method
CN112899765A (zh) 一种中性去溢料电解液及其制备工艺、使用方法
JP3175095B2 (ja) アルミニウム合金のデバーリング液および精密バリ取り方法
TWI821085B (zh) 電子元件之中介層製造方法
TW201919467A (zh) 半導體封裝回收利用方法、回收利用半導體封裝以及夾具
CN117174573B (zh) 一种去除晶圆表面铝金属膜的方法
KR102498148B1 (ko) 반도체 장치의 제조 방법
KR20170067180A (ko) 회로기판 제조방법
Hon et al. Formation of through-silicon-vias by laser drilling and deep reactive ion etching
Li et al. Integrated wafer thinning process with TSV electroplating for 3D stacking
KR100254277B1 (ko) 인쇄회로기판의 홀 가공방법
JP4362324B2 (ja) 微粒子保持プレートとその製造方法
WO2001022476A2 (en) Backside chemical etching and polishing
KR19990084789A (ko) 반도체 패키지 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210824