CN113286423B - 一种多层pcb板及制作方法 - Google Patents
一种多层pcb板及制作方法 Download PDFInfo
- Publication number
- CN113286423B CN113286423B CN202110594433.4A CN202110594433A CN113286423B CN 113286423 B CN113286423 B CN 113286423B CN 202110594433 A CN202110594433 A CN 202110594433A CN 113286423 B CN113286423 B CN 113286423B
- Authority
- CN
- China
- Prior art keywords
- side plate
- outer side
- multilayer pcb
- layer
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种多层PCB板及系统,方法包括:预制作第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,其中,内层板包括第一基材以及设置在第一基材两侧的工艺导电层,第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在第一基材的内部进行间隔,在第一基材的外边缘通过第一工艺边将多个第一工艺区域连接成为第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将相邻多个第一工艺区域进行连通形成一个第二工艺区域;将第一外侧板、第二外侧板以及多个内层板进行压合,得到多层PCB板。本发明可以降低多层PCB板内部的热流密度,使得内层板的工艺导电层的布局更灵活。
Description
技术领域
本发明涉及PCB板领域,尤其涉及一种多层PCB板及制作方法。
背景技术
印刷电路板(PCB,Printed Circuit Board)按布线面的多少来决定工艺难度和加工价格,普通电路板分单面走线和双面走线,俗称单面板和双面板,但是高端的电子产品,因产品空间设计因素制约,除表面布线外,内部可以叠加多层线路,生产过程中,制作好每一层线路后,再通过光学设备定位,压合,让多层线路叠加在一片电路板中,俗称多层电路板。大于或等于2层的电路板,都可以称之为多层电路板,一般层数大于或等于8层的电路板,也被称为高多层电路板。多层电路板就是多层走线层,每两层之间是介质层,介质层可以做的很薄。多层电路板至少有三层导电层,其中两层在外表面,而剩下的一层被合成在绝缘板内。随着电子工业的不断发展,在工业设备、电子通信等领域对高电压、大电流的印刷电路板的需要越来越多、要求越来越高。高多层板可以实现多层线路的布线连通,随着电子产品的复杂化、智能化,越来越多的产品集成度倍增,需要高多层设计。由于电路板的集成度增加,高多层电路板的层数也随之增加,使得高多层电路板的功耗密度也增加,进而极大的增加了电路板的热流密度,因此,现有的多层电路板存在热流密度高的问题。
发明内容
本发明实施例提供一种多层PCB板,通过在多层PCB板中的内层板上设置通槽,使得多个内层板在压合后形成散热空间,从而降低多层PCB板内部的热流密度,同时,能够通过第二基材的填充,使得内层板的工艺导电层的布局更灵活。
第一方面,本发明实施例提供一种多层PCB板,所述多层PCB板包括第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层;
所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域。
可选的,所述第一工艺区域的外边缘设置所述第一工艺边,所述第一工艺区域的槽边设置第二工艺边,所述第二工艺边采用散热工艺得到。
可选的,所述第二工艺边在所述内层板被压合前为可拆卸结构。
可选的,所述相邻两个内层板的第一基材中,所述通槽不完全重合。
可选的,所述通槽为基于所述多层PCB板整体的空洞拓扑优化结构得到。
本发明实施例中,所述多层PCB板包括第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层;所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域。通过在多层PCB板中的内层板上设置通槽,使得多个内层板在压合后形成散热空间,从而降低多层PCB板内部的热流密度,同时,能够通过第二基材的填充,使得内层板的工艺导电层的布局更灵活。
第二方面,本发明实施例还提供一种多层PCB板制作方法,所述方法的具体步骤包括:
预制作第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,其中,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层,所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域;
将所述第一外侧板、所述第二外侧板以及所述多个内层板进行压合,得到所述多层PCB板。
可选的,所述预制作内层板的步骤包括:
根据所述工艺导电层的布图设计,判断是否需要将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域;
若需要,则通过所述第二基材将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域;
根据所述工艺导电层的布图设计,对所述第一工艺区域和/或所述第二工艺区域进行工艺导电层设置,得到所述内层板。
可选的,所述预制作内层板的步骤还包括:
根据所述工艺导电层的布图设计,在所述第一工艺区域和/或所述第二工艺区域的槽边设置第二工艺边,所述第二工艺边采用散热工艺得到。
可选的,所述预制作内层板的步骤还包括:
获取所述多层PCB板的设计参数,根据所述多层PCB板的设计参数对所述多层PCB板整体进行空洞拓扑优化,得到所述多层PCB板整体的空洞拓扑优化结构;
基于所述多层PCB板整体的空洞拓扑优化结构,确定所述第一基材与所述第二基材的形状及结构。
可选的,所述将所述第一外侧板、所述第二外侧板以及所述多个内层板进行压合,得到所述多层PCB板的步骤包括:
根据所述多层PCB板整体的空洞拓扑优化结构,对各个内层板进行排序;
按所述排序对所述各个内层板进行叠放,得到叠放好的内层板;
将述第一外侧板、所述第二外侧板以及所述叠放好的内层板进行压合,得到所述多层PCB板。
本发明实施例中,预制作第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,其中,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层,所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域;将所述第一外侧板、所述第二外侧板以及所述多个内层板进行压合,得到所述多层PCB板。通过在多层PCB板中的内层板上设置通槽,使得压合后的多个内层板形成散热空间,从而降低多层PCB板内部的热流密度,同时,能够通过第二基材的填充,使得内层板的工艺导电层的布局更灵活。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种多层PCB板的结构示意图;
图1a是本发明实施例提供的一种内层板的结构示意图;
图2是本发明实施例提供的一种多层PCB板制作方法的流程示意图;
图3是本发明实施例提供的另一种多层PCB板制作方法的流程示意图。
1、第一外侧板;2、第二外侧板;3、内层板;31、第一工艺边;32、第二工艺边;33、第一基材;34、第二基材;35、通槽。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明中,提出一种多层PCB板,通过在多层PCB板中的内层板上设置通槽,使得多个内层板在压合后形成散热空间,从而降低多层PCB板内部的热流密度,同时,能够通过第二基材的填充,使得内层板的工艺导电层的布局更灵活。
请参见图1和图2,图1是本发明实施例提供的一种多层PCB板的结构图,图2是本发明实施例提供的一种内层板的结构示意图,如图1和图2所示,多层PCB板包括第一外侧板1与第二外侧板2,以及间隔设置在上述第一外侧板1与上述第二外侧板2之间的多个内层板3,上述内层板3包括第一基材33以及设置在上述第一基材33两侧的工艺导电层;上述第一基材33被划分为多个第一工艺区域①,各个第一工艺区域①之间通过通槽35在上述第一基材33的内部进行间隔,在上述第一基材33的外边缘通过第一工艺边31将上述多个第一工艺区域连接成为上述第一基材33,相邻多个第一工艺区域①之间的通槽35可被第二基材34进行填充以将上述相邻多个第一工艺区域①进行连通形成一个第二工艺区域②。
上述多层PCB板的上下两侧分别是第一外侧板1和第二外侧板2,上述多层PCB板由上述第一外侧板1、第二外侧板2以及在第一外侧板1、第二外侧板2之间的多个内层板3压合得到。
上述第一外侧板1和第二外侧板2可以是单面设置工艺导电层,也可以是双面设置工艺导电层。在上述第一外侧板1和第二外侧板2是单面设置工艺导电层时,工艺导电层是设置在第一外侧板1和第二外侧板2的外侧的,以使得多层PCB板的上下两侧均有工艺导电层。在上述第一外侧板1和第二外侧板2是双面设置工艺导电层时,第一外侧板1和第二外侧板2的内侧通过绝缘板与内层板3进行绝缘隔离。
上述工艺导电层可以是根据工艺导电层的布图进行设置的金属导电层,具体的,可以是根据工艺导电层的布图进行设置的铜层。
可选的,上述工艺导电层中包括散热结构,即上述工艺导电层的布图包括散热结构的设计。进一步的,上述工艺导电层的布图可以是经过散热结构拓扑优化设计得到,散热结构拓扑优化即是在给定的散热材料约束下,寻找该散热结构的最优热传导路径。
具体的,由于多层PCB板具有长度、宽度和厚度,在通电后是一个三维立体的自发热体,多层PCB板中的散热结构也可以是三维立体的散热结构,即是将不同层之间的平面散热结构进行串联,形成三维立体的散热结构,从而使得多层PCB板中的散热结构设计问题转变成一个稳态热传导问题,在本发明实施例中,处理稳态热传导问题时,可以只考虑热传导,没有热对流和辐射换流,因此,多层PCB板中的散热结构设计问题可以建立如下热平衡方程:
其中,上述cx,cy,cz分别为多层PCB板三维空间中三维坐标三个方向上的分量,λ为导热系数,q为多层PCB板内热源的强度,T为散热结构的温度向量。
上述多层PCB板中的散热结构设计是基于拓扑优化模型进行的,在本发明实施例中,拓扑优化模型的初始条件可以如下述式子所示:
T0=T(cx,cy,cz)
设定散热结构的边界上的节点温度自由度,构建拓扑优化模型如下述式子所示:
其中,上述Minimize为拓扑优化模型的目标函数,定义为散热弱度,最小散热弱度即为最大散热强度,上述的Subject为约束条件,其中,k0为材料密度为1的单元热传导刚度矩阵,V(X)为散热结构的体积函数,V0为散热材料中原始材料密度为1的总体积,lv为体积约束系数,K为散热结构总体热传导刚度矩阵,P为节点热载荷的列向量,xi为第i个单元的相对密度,ti为第i个单元的温度,上述xmin在0.001到0.005之间进行取值,优选为0.001。
得到上述拓扑优化模型后,可以采用固体各向同性材料惩罚优化模型的求解方法,对上述拓扑优化模型进行计算求解,得到优化结果。
进一步的,上述第一工艺区域①的外边缘设置上述第一工艺边31,上述第一工艺区域①的槽边设置第二工艺边32,上述第二工艺边32采用散热工艺得到。上述第一工艺边31可以是基于第一基材33进行加工得到,进一步的,上述第一工艺边31为密孔结构,可以增加散热面积。可选的,上述第一工艺边31与上述散热结构连接。上述第二工艺边32设置在第一工艺区域①和/或第二工艺区域②的槽边,为多层PCB板内部的工艺边,上述第二工艺边32与上述散热结构连接,上述第二工艺边32采用波纹式散热工艺进行处理,即是在第二工艺边32上设置波纹结构,在通槽35形成内部散热空间后,可以通过波纹结构增加内部散热空间的热对流能力以及提高辐射换流面积。第二工艺边32采用波纹结构,在压合过程中,受压变形后会增加波纹结构的表面积,进一步提高内部散热空间的热对流能力以及提高辐射换流面积。
进一步的,上述第二工艺边32在上述内层板3被压合前为可拆卸结构。在本发明实施例中,第二工艺边32与第二基材34的选择是互斥的,选择第二基材34可以对通槽35进行填充,可以增加工艺区域的面积,就不能选择第二工艺边32。
可选的,上述第二基材34可以是导热系数高于第一基材33的材料,上述第二基材34在对通槽35进行填充时,可以采用紧密配合,便于在第二工艺区域②进行工艺布置。
进一步的,上述相邻两个内层板3的第一基材33中,上述通槽35不完全重合。上述通槽35不完全重合,可以增加多层PCB板内部散热空间的空间表面积,使得各层内层板3的散热效果更好,进一步提高多层PCB板内部散热空间的散热效果。
进一步的,上述通槽35为基于上述多层PCB板整体的空洞拓扑优化结构得到。在本发明实施例中,可以获取上述多层PCB板的设计参数,根据上述多层PCB板的设计参数对上述多层PCB板整体进行空洞拓扑优化,得到上述多层PCB板整体的空洞拓扑优化结构;基于上述多层PCB板整体的空洞拓扑优化结构,确定上述第一基材33与上述第二基材34的形状及结构。具体的,上述多层PCB板整体的空洞拓扑优化结构可以根据有限元分析方法,对多层PCB的通槽35进行优化得到,优化过程中,以上述散热结构的散热强度,上述第一工艺区域①和/或第二工艺区域②的总面积为约束,以上述内部散热空间表面最大的目标函数进行建模,得到空洞拓扑优化模型,通过有限元分析方法,对上述空洞拓扑优化模型进行求解,得到对应的空洞拓扑优化结构。
在本发明实施例中,预制作第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,其中,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层,所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域;将所述第一外侧板、所述第二外侧板以及所述多个内层板进行压合,得到所述多层PCB板。通过在多层PCB板中的内层板上设置通槽,使得压合后的多个内层板形成散热空间,从而降低多层PCB板内部的热流密度,同时,能够通过第二基材的填充,使得内层板的工艺导电层的布局更灵活。
可选的,请参见图2,图2是本发明实施例提供的一种多层PCB板制作方法的流程图,如图2所示,本发明实施例提供的一种多层PCB板制作方法,所述方法的具体步骤包括:
201、预制作第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板。
在本发明实施例中,内层板包括第一基材以及设置在第一基材两侧的工艺导电层,上述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在上述第一基材的内部进行间隔,在上述第一基材的外边缘通过第一工艺边将上述多个第一工艺区域连接成为上述第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将上述相邻多个第一工艺区域进行连通形成一个第二工艺区域。
上述第一外侧板和第二外侧板可以是单面设置工艺导电层,也可以是双面设置工艺导电层。在上述第一外侧板和第二外侧板是单面设置工艺导电层时,工艺导电层是设置在第一外侧板和第二外侧板的外侧的,以使得多层PCB板的上下两侧均有工艺导电层。在上述第一外侧板和第二外侧板是双面设置工艺导电层时,第一外侧板和第二外侧板的内侧通过绝缘板与内层板进行绝缘隔离。
上述工艺导电层可以是根据工艺导电层的布图进行设置的金属导电层,具体的,可以是根据工艺导电层的布图进行设置的铜层。
可选的,上述工艺导电层中包括散热结构,即上述工艺导电层的布图包括散热结构的设计。进一步的,上述工艺导电层的布图可以是经过散热结构拓扑优化设计得到,散热结构拓扑优化即是在给定的散热材料约束下,寻找该散热结构的最优热传导路径。
具体的,由于多层PCB板具有长度、宽度和厚度,在通电后是一个三维立体的自发热体,多层PCB板中的散热结构也可以是三维立体的散热结构,即是将不同层之间的平面散热结构进行串联,形成三维立体的散热结构,从而使得多层PCB板中的散热结构设计问题转变成一个稳态热传导问题,在本发明实施例中,处理稳态热传导问题时,可以只考虑热传导,没有热对流和辐射换流,因此,多层PCB板中的散热结构设计问题可以建立如下热平衡方程:
其中,上述cx,cy,cz分别为多层PCB板三维空间中三维坐标三个方向上的分量,λ为导热系数,q为多层PCB板内热源的强度,T为散热结构的温度向量。
上述多层PCB板中的散热结构设计是基于拓扑优化模型进行的,在本发明实施例中,拓扑优化模型的初始条件可以如下述式子所示:
T0=T(cx,cy,cz)
设定散热结构的边界上的节点温度自由度,构建拓扑优化模型如下述式子所示:
其中,上述Minimize为拓扑优化模型的目标函数,定义为散热弱度,最小散热弱度即为最大散热强度,上述的Subject为约束条件,其中,k0为材料密度为1的单元热传导刚度矩阵,V(X)为散热结构的体积函数,V0为散热材料中原始材料密度为1的总体积,lv为体积约束系数,K为散热结构总体热传导刚度矩阵,P为节点热载荷的列向量,xi为第i个单元的相对密度,ti为第i个单元的温度,上述xmin在0.001到0.005之间进行取值,优选为0.001。
得到上述拓扑优化模型后,可以采用固体各向同性材料惩罚优化模型的求解方法,对上述拓扑优化模型进行计算求解,得到优化结果。
进一步的,上述第一工艺区域的外边缘设置上述第一工艺边,上述第一工艺区域的槽边设置第二工艺边,上述第二工艺边采用散热工艺得到。上述第一工艺边可以是基于第一基材进行加工得到,进一步的,上述第一工艺边为密孔结构,可以增加散热面积。可选的,上述第一工艺边与上述散热结构连接。上述第二工艺边设置在第一工艺区域和/或第二工艺区域的槽边,为多层PCB板内部的工艺边,上述第二工艺边与上述散热结构连接,上述第二工艺边采用波纹式散热工艺进行处理,即是在第二工艺边上设置波纹结构,在通槽形成内部散热空间后,可以通过波纹结构增加内部散热空间的热对流能力以及提高辐射换流面积。第二工艺边采用波纹结构,在压合过程中,受压变形后会增加波纹结构的表面积,进一步提高内部散热空间的热对流能力以及提高辐射换流面积。
进一步的,上述第二工艺边在上述内层板被压合前为可拆卸结构。在本发明实施例中,第二工艺边与第二基材的选择是互斥的,选择第二基材可以对通槽进行填充,可以增加工艺区域的面积,就不能选择第二工艺边。
202、将第一外侧板、第二外侧板以及多个内层板进行压合,得到所述多层PCB板。
在本发明实施例中,上述多层PCB板的上下两侧分别是第一外侧板和第二外侧板,上述多层PCB板由上述第一外侧板、第二外侧板以及在第一外侧板、第二外侧板之间的多个内层板压合得到。上述压合可以是热压合。
可选的,请参见图3,图3是本发明实施例提供的另一种多层PCB板制作方法的流程图,如图3所示,所述预制作内层板的步骤包括:
301、根据工艺导电层的布图设计,判断是否需要将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域。
302、若需要,则通过第二基材将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域。
303、根据工艺导电层的布图设计,对第一工艺区域和/或所述第二工艺区域进行工艺导电层设置,得到所述内层板。
可选的,上述预制作内层板的步骤还包括:根据上述工艺导电层的布图设计,在上述第一工艺区域和/或上述第二工艺区域的槽边设置第二工艺边,上述第二工艺边采用散热工艺得到。
上述预制作内层板的步骤还包括:获取上述多层PCB板的设计参数,根据上述多层PCB板的设计参数对上述多层PCB板整体进行空洞拓扑优化,得到上述多层PCB板整体的空洞拓扑优化结构;基于上述多层PCB板整体的空洞拓扑优化结构,确定上述第一基材与上述第二基材的形状及结构。具体的,上述多层PCB板整体的空洞拓扑优化结构可以根据有限元分析方法,对多层PCB的通槽进行优化得到,优化过程中,以上述散热结构的散热强度,上述第一工艺区域和/或第二工艺区域的总面积为约束,以上述内部散热空间表面最大的目标函数进行建模,得到空洞拓扑优化模型,通过有限元分析方法,对上述空洞拓扑优化模型进行求解,得到对应的空洞拓扑优化结构。
可选的,上述将上述第一外侧板、上述第二外侧板以及上述多个内层板进行压合,得到上述多层PCB板的步骤包括:根据上述多层PCB板整体的空洞拓扑优化结构,对各个内层板进行排序;按上述排序对上述各个内层板进行叠放,得到叠放好的内层板;将述第一外侧板、上述第二外侧板以及上述叠放好的内层板进行压合,得到上述多层PCB板。
在本发明实施例中,预制作第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,其中,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层,所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材,相邻多个第一工艺区域之间的通槽可被第二基材进行填充以将所述相邻多个第一工艺区域进行连通形成一个第二工艺区域;将所述第一外侧板、所述第二外侧板以及所述多个内层板进行压合,得到所述多层PCB板。通过在多层PCB板中的内层板上设置通槽,使得压合后的多个内层板形成散热空间,从而降低多层PCB板内部的热流密度,同时,能够通过第二基材的填充,使得内层板的工艺导电层的布局更灵活。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存取存储器(Random AccessMemory,简称RAM)等。
以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。
Claims (8)
1.一种多层PCB板,其特征在于,所述多层PCB板包括第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层;
所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材;
相邻两个内层板的第一基材中,所述通槽不完全重合。
2.如权利要求1所述的多层PCB板,其特征在于,所述第一工艺区域的外边缘设置所述第一工艺边,所述第一工艺区域的槽边设置第二工艺边,所述第二工艺边采用散热工艺得到。
3.如权利要求2所述的多层PCB板,其特征在于,所述第二工艺边在所述内层板被压合前为可拆卸结构。
4.如权利要求1所述的多层PCB板,其特征在于,所述通槽为基于所述多层PCB板整体的空洞拓扑优化结构得到。
5.一种多层PCB板制作方法,其特征在于,所述方法的具体步骤包括:
预制作第一外侧板与第二外侧板,以及间隔设置在所述第一外侧板与所述第二外侧板之间的多个内层板,其中,所述内层板包括第一基材以及设置在所述第一基材两侧的工艺导电层,所述第一基材被划分为多个第一工艺区域,各个第一工艺区域之间通过通槽在所述第一基材的内部进行间隔,在所述第一基材的外边缘通过第一工艺边将所述多个第一工艺区域连接成为所述第一基材;相邻两个内层板的第一基材中,所述通槽不完全重合;
将所述第一外侧板、所述第二外侧板以及所述多个内层板进行压合,得到所述多层PCB板。
6.如权利要求5所述的多层PCB板制作方法,其特征在于,所述预制作内层板的步骤还包括:
根据所述工艺导电层的布图设计,在所述第一工艺区域的槽边设置第二工艺边,所述第二工艺边采用散热工艺得到。
7.如权利要求6所述的多层PCB板制作方法,其特征在于,所述预制作内层板的步骤还包括:
获取所述多层PCB板的设计参数,根据所述多层PCB板的设计参数对所述多层PCB板整体进行空洞拓扑优化,得到所述多层PCB板整体的空洞拓扑优化结构;
基于所述多层PCB板整体的空洞拓扑优化结构,确定所述第一基材的形状及结构。
8.如权利要求5所述的多层PCB板制作方法,其特征在于,所述将所述第一外侧板、所述第二外侧板以及所述多个内层板进行压合,得到所述多层PCB板的步骤包括:
根据所述多层PCB板整体的空洞拓扑优化结构,对各个内层板进行排序;
按所述排序对所述各个内层板进行叠放,得到叠放好的内层板;
将述第一外侧板、所述第二外侧板以及所述叠放好的内层板进行压合,得到所述多层PCB板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110594433.4A CN113286423B (zh) | 2021-05-28 | 2021-05-28 | 一种多层pcb板及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110594433.4A CN113286423B (zh) | 2021-05-28 | 2021-05-28 | 一种多层pcb板及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113286423A CN113286423A (zh) | 2021-08-20 |
CN113286423B true CN113286423B (zh) | 2022-10-04 |
Family
ID=77282651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110594433.4A Active CN113286423B (zh) | 2021-05-28 | 2021-05-28 | 一种多层pcb板及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113286423B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114143966A (zh) * | 2021-12-01 | 2022-03-04 | 上海御渡半导体科技有限公司 | 一种印刷电路板的拼板结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW542520U (en) * | 2002-10-29 | 2003-07-11 | Inventec Corp | Heat dissipating substrate |
KR20160109743A (ko) * | 2015-03-13 | 2016-09-21 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN112654131A (zh) * | 2019-10-12 | 2021-04-13 | 深南电路股份有限公司 | 一种导热且电绝缘电路板的制作方法及其电路板 |
CN110809358B (zh) * | 2019-10-24 | 2021-07-20 | 广州兴森快捷电路科技有限公司 | 散热pcb板及其制作方法 |
CN211580280U (zh) * | 2019-11-28 | 2020-09-25 | 深南电路股份有限公司 | 线路板 |
-
2021
- 2021-05-28 CN CN202110594433.4A patent/CN113286423B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113286423A (zh) | 2021-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2779810B1 (en) | Printed circuit board package structure and manufacturing method thereof | |
US20090236143A1 (en) | Multilayer wiring board, multilayer wiring board unit and electronic device | |
CN111511129B (zh) | 一种不对称板的制作方法 | |
CN113286423B (zh) | 一种多层pcb板及制作方法 | |
JP2015159240A (ja) | フレキシブルフラット回路体 | |
CN104244582A (zh) | 埋入式高密度互连印刷电路板及其制作方法 | |
CN103369866A (zh) | 一种含有盲孔的印制线路板的制作方法及其印制线路板 | |
WO2024037499A1 (zh) | 线路板组件以及线路板组件的制作方法 | |
CN211063845U (zh) | 一种机械盲孔hdi电路板 | |
US20010016980A1 (en) | Multi-layer circuit board with supporting layers of different materials | |
CN100459078C (zh) | 一种基板的制造方法 | |
CN104681532A (zh) | 半导体封装件及其制法 | |
CN108882568B (zh) | 一种pcb的制作方法 | |
CN109803494A (zh) | 电路板及其制造方法 | |
CN217336008U (zh) | 一种内埋铜基的三阶hdi板 | |
CN103906356B (zh) | 用于印刷电路板结构中嵌入器件的系统和方法 | |
CN209912734U (zh) | 电容器 | |
CN113498252B (zh) | 电子设备、线路板及其制备方法 | |
CN108633193B (zh) | 多层电路板的制作方法 | |
CN110012598A (zh) | 电池保护板 | |
CN218735224U (zh) | 一种lcp内埋式电感电路板 | |
CN215581867U (zh) | 线路板 | |
CN113301716B (zh) | 一种带异型孔的多层pcb板及加工方法 | |
TWI830644B (zh) | 柔性電路板及其製備方法 | |
CN215956723U (zh) | 阶梯槽槽底具阻焊塞孔、线路图形及沉金pad的线路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |