CN113284944A - 嵌埋式柵极顶面接触的场效晶体管结构及其制造方法 - Google Patents

嵌埋式柵极顶面接触的场效晶体管结构及其制造方法 Download PDF

Info

Publication number
CN113284944A
CN113284944A CN202110530881.8A CN202110530881A CN113284944A CN 113284944 A CN113284944 A CN 113284944A CN 202110530881 A CN202110530881 A CN 202110530881A CN 113284944 A CN113284944 A CN 113284944A
Authority
CN
China
Prior art keywords
gate
layer
region
source
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110530881.8A
Other languages
English (en)
Other versions
CN113284944B (zh
Inventor
任炜强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenmaojia Semiconductor Co ltd
Original Assignee
Shenzhen Zhenmaojia Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenmaojia Semiconductor Co ltd filed Critical Shenzhen Zhenmaojia Semiconductor Co ltd
Priority to CN202110530881.8A priority Critical patent/CN113284944B/zh
Publication of CN113284944A publication Critical patent/CN113284944A/zh
Application granted granted Critical
Publication of CN113284944B publication Critical patent/CN113284944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种嵌埋式柵极顶面接触的场效晶体管结构及其制造方法，晶体管包括漏极外延层、位于顶层可割裂为源极金属垫与柵极金属垫的表面金属层以及位于漏极外延层中的嵌入式源极延伸倒鳍与柵极;柵极对准在源极延伸倒鳍上,柵极两侧各形成有成对由表面金属层至漏极外延层内部并联的对称型沟道;利用嵌入式源极延伸倒鳍与柵极同槽不等区的设计,在台面区以外个别导通源极金属垫与柵极金属垫,避免了台面区需要设置接触孔。本发明提供的场效晶体管架构具有减小柵极沟槽间距以提高电子流密度的效果。

Description

嵌埋式柵极顶面接触的场效晶体管结构及其制造方法
技术领域
本发明涉及半导体晶体管的技术领域，尤其是涉及一种嵌埋式柵极顶面接触的场效晶体管结构及其制造方法。
背景技术
场效晶体管结构作为半导体芯片的关键重要器件,目前已有多种结构,主要包括有以下几类:FinFET鳍式场效晶体管、JFET结型场效晶体管、面场效晶体管、穿隧式场效晶体管槽栅场效应管、分裂栅场效应管以及超级结场效应管。其中FinFET鳍式场效晶体管、JFET结型场效晶体管、面场效晶体管以及穿隧式场效晶体管结构都是将源极接点与漏极接点设计在半导体衬底的同一表面，随着晶圆薄化与器件微小化的趋势发展,由晶圆背面漏电流的问题会越来越是一个需要面对与克服的难题。其中,JFET结型场效应晶体管与穿隧式场效晶体管,由于将沟道层设计在半导体衬底的有源区内,漏电流的问题比较严重,FinFET鳍式晶体管是将沟道层以额外沉积的方式设计在突出鳍状的柵极上,漏电流的问题相对较轻,但器件结构与工艺相对复杂。FinFET鳍式晶体管的沟道层以氧化层表面外延方式形成显然不具有如内生方式形成沟道层的单晶结构,故其沟道层电性能稳定性不及JFET结型场效应晶体管、面场效晶体管与穿隧式场效晶体管。槽栅（trench gate）场效应管存在硅极限的限制，导致实现同样导通电阻占用更大的晶圆面积器件的功率密度无法提升。分裂栅场效应管和超级结场效应管虽然可以突破硅极限但工艺制程复杂且工艺控制窗口窄；另外器件容易出现电流集中可靠性差的现象，使器件的性能和可靠性很难兼得。
现有技术中的FinFET鳍式晶体管一般都具有突出于衬底的柵极鳍。现有技术中的JFET结型场效应晶体管则不具有突出于衬底的柵极且沟道层以衬底内掺杂区图案界定。现有技术中的面场效晶体管具有突出于衬底的柵极,单元占据表面积较大。现有技术中的穿隧式场效晶体管为FinFET鳍式晶体管的一种变种,两鳍状结构以外延方式形成图案磊晶层,鳍状结构侧壁覆盖柵极层并予以填埋,将原本鳍状结构的柵极功能变化为沟道功能,同一表面上两鳍状结构的顶部分别作为源极与漏极。
随着半导体器件的场效晶体管结构复杂化发展,在嵌埋式柵极的架构中,源极/漏极与柵极交错叠置的需求越来越高,通常源极/漏极的延伸嵌埋导体需要与表面的源极/漏极金属垫导接,导接接触孔的制程工艺会导致台面区(mesa)的面积减少且影响了柵极排布的微缩化,接触孔的孔径需要加大且绝缘处理以避免误接到柵极,接触孔的制程工艺变得更复杂。
发明内容
本发明的主要目的一是提供一种嵌埋式柵极顶面接触的场效晶体管结构，在接触孔分区处理的构思下主要进步在于源极/漏极与柵极交错叠置的创新晶体管架构中解决场效晶体管的台面区面积受到接触孔的面积缩小影响的问题,能提高台面区嵌埋式柵极的排布密集度,以进一步微缩柵极间距。该晶体管架构还具有提高晶体管电流密度的效果,经研究与接触孔开设于台面区的同架构晶体管结构比较下,电流密度提高30%以上。
本发明的主要目的二是提供一种嵌埋式柵极顶面接触的场效晶体管结构的制造方法，用以实现台面区嵌埋式柵极间隔能微缩化且电子流分布均匀场效晶体管结构的制作。
本发明的主要目的三是提供一种半导体芯片装置，具有源极金属垫与柵极金属垫位于顶面以供覆晶安装芯片或者/以及源极接触孔与柵极接触孔远离台面区且能同时形成的效果。
本发明的主要目的一是通过以下技术方案得以实现的：
提出一种嵌埋式柵极顶面接触的场效晶体管结构，包括：
漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，所述处理表面除了台面区与柵极区还额外定义有接触区，由所述处理表面形成有相互平行的沟槽，所述沟槽的内壁第一次绝缘处理，所述沟槽延伸穿过所述台面区并连接到所述接触区与所述柵极区，所述沟槽的底部内设置源极延伸倒鳍，以分段回蚀所述源极延伸倒鳍方式使所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度凹陷于所述处理表面，所述沟槽的内壁上部两侧与所述源极延伸倒鳍的顶面第二次绝缘处理，在所述台面区与所述柵极区的所述沟槽内设置有位于回蚀后所述源极延伸倒鳍上的柵极，所述源极延伸倒鳍的布局区域与所述柵极重迭在所述台面区与所述柵极区,所述源极延伸倒鳍还相异延伸在所述接触区,使所述源极延伸倒鳍在所述接触区的填槽顶面高度高于所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度;
有源层，形成于所述漏极外延层中，所述有源层的深度小于所述柵极的两侧底缘;
内介电层，形成于所述柵极上,使所述柵极为嵌埋结构,所述内介电层在所述柵极区开设有柵极接触孔;
表面金属层，形成于所述漏极外延层上，所述表面金属层基于所述台面区与所述柵极区的划分割裂为源极金属垫与柵极金属垫，所述源极金属垫除了覆盖所述台面区还覆盖所述接触区，经由所述接触区电连接所述源极延伸倒鳍，所述柵极金属垫覆盖所述柵极区，透过在所述柵极接触孔的填充连接所述柵极。
通过采用上述技术方案，利用嵌埋式柵极的下方还嵌埋有源极延伸倒鳍以及与嵌埋式柵极同沟槽的源极延伸倒鳍还相异延伸在台面区之外额外定义的接触区，使台面区的嵌埋式柵极能更密集的排列，使台面区内多个纵向沟道能排列在所述源极金属垫的覆盖区域内，所述源极金属垫还覆盖接触区，使晶体管在台面区的结构布局不受接触孔应力影响。当嵌埋式柵极在台面区排列越密集(例如但不限于沟槽间距可以减小到0.5um以下),器件的电流密度越高。此外，在一应用上，源极接触孔可以内凹于源极延伸倒鳍顶部，柵极接触孔可以内凹于柵极顶部，柵极接触孔对柵极的顶部形状改变或者/以及源极接触孔对源极延伸倒鳍的顶部形状改变不会使其电性功能产生变化。
本发明在较佳示例中可以进一步配置为：所述有源层由所述漏极外延层的所述处理表面内化形成，所述内介电层凹陷于所述处理表面,所述表面金属层直接覆盖于所述内介电层与所述台面区;所述内介电层还形成于所述源极延伸倒鳍在所述接触区的顶面上,使所述源极延伸倒鳍为嵌埋结构,所述内介电层在所述接触区开设有源极接触孔,所述源极金属垫透过在所述源极接触孔的填充连接所述源极延伸倒鳍。
可以通过采用上述优选技术特点，利用所述漏极外延层内化形成有源层，能以半导体工艺确定有源区的最大厚度，当内介电层凹陷于所述处理表面,沟槽由槽底部到开口提供的深度分别作为电子流分区均匀化、定义沟道纵向长度以及与表面金属层电隔离的作用,处理表面上没有连续的介电厚度,使器件整体高度降低。而利用所述内介电层凹陷于所述处理表面,所述表面金属层能直接覆盖于所述内介电层与所述台面区,多道的自对准工艺得以实施具体用于如效应氧化层、源极延伸倒鳍、柵极、内介电层的图案化。
本发明在较佳示例中可以进一步配置为：所述有源层包括位于顶层的欧姆接触层,分隔于所述沟槽之间且显露于所述处理表面;优选的,所述有源层还包括沟道层、位于所述沟道层在沟槽开口两侧的源极领域结,所述源极领域结具有离子注入形成的收敛底部,用于连接沟槽凹陷区内的所述源极金属垫至对应柵极两侧的沟道层,所述源极领域结的下沉深度大于所述欧姆接触层的厚度且与所述沟道层的极型相反。
通过采用上述优选技术特点，利用所述有源层位于顶层的欧姆接触层，供所述表面金属层的直接结合,并使所述内介电层的图形不连续。优选的,利用源极领域结的下沉深度界定与极型相反于沟道层,使源极领域结作为源极在柵极两侧伸入到有源层的延伸,纵向沟道长度不固定于有源层的厚度而是相对可调整的。因此,纵向沟道长度相当程度取决于有源层的前工艺固定厚度减去源极领域结的后工艺可调深度,或者是该减值和的正关系,视沟槽两侧的垂直度而变化。
本发明在较佳示例中可以进一步配置为：所述源极延伸倒鳍与所述衬底外延层之间的绝缘厚度大于所述柵极的表面至所述衬底外延层的柵氧厚度;所述柵极的底部与所述源极延伸倒鳍之间形成有第一隔离氧化层,所述柵极的顶部与所述表面金属层之间形成有第二隔离氧化层,以分别增加同槽内个别隔离厚度。
通过采用上述优选技术特点，利用源极延伸倒鳍的绝缘厚度大于所述柵极的柵氧厚度，使源极延伸倒鳍具有电子流隔离分区作用但不具有柵极的场效应开关作用;优选配合源极延伸倒鳍顶部形成的第一隔离氧化层与所述柵极顶部形成的第二隔离氧化层，柵极的柵极场效应只作用于柵极的两侧,叠加态的柵极对源极延伸倒鳍与表面金属层不产生或有效减弱场效应作用。
本发明在较佳示例中可以进一步配置为：所述第一隔离氧化层与所述第二隔离氧化层分别由个别的第一自对准硬掩膜层与第二自对准硬掩膜层所构成。
通过采用上述优选技术特点，利用沟槽与沟槽内填入物的顶部在结构上保持凹陷于沟槽的开口,制作所述第一隔离氧化层与所述第二隔离氧化层的自对准工艺得以实施,以省略了隔离氧化层图案化的光刻次数。
本发明在较佳示例中可以进一步配置为：所述有源层位于所述沟槽开口两侧的源极领域结的图形化是基于所述第二自对准硬掩膜层在所述台面区上的自对准掩膜体所定义的。
通过采用上述优选技术特点，利用用于形成所述第二隔离氧化层的所述第二自对准硬掩膜层还提供了台面区上的自对准掩膜体，以供源极领域结的图形化定义,以省略了隔源极领域结图案化的光刻次数。
本发明在较佳示例中可以进一步配置为：所述柵极金属垫通过所述柵极接触孔与所述柵极电连接,所述源极金属垫通过所述源极接触孔与所述源极延伸倒鳍电连接，所述漏极衬底的所述背面设置有漏极金属垫，在所述柵极的两侧纵向沟道效应下，来自所述源极金属垫的电子流在所述处理表面上分流沿着所述沟槽上半部的侧壁轮廓的对称侧移动到所述沟槽下半部之间的所述漏极衬底，均匀在所述漏极衬底的所述背面。
通过采用上述优选技术特点，利用顶部的所述柵极金属垫电连接嵌埋的源极延伸倒鳍以及所述源极金属垫电连接嵌埋的柵极,加上底部设置的漏极金属垫，实现电子流由顶面至底面通过所述漏极外延层在所述沟槽之间的分区均匀化。
本发明的主要目的二是通过以下技术方案得以实现的：
提出一种嵌埋式柵极顶面接触的场效晶体管结构的制造方法，用以制造如上所述任意技术方案可能组合的场效晶体管结构，该制造方法包括：
提供漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，所述处理表面除了台面区与柵极区还额外定义有接触区，由所述处理表面刻蚀形成相互平行的沟槽，所述沟槽延伸穿过所述台面区并连接到所述接触区与所述柵极区;
在所述处理表面与所述沟槽内形成第一效应氧化层，使所述沟槽的内壁第一次绝缘处理;
以沉淀填充方式在所述沟槽的底部内设置源极延伸倒鳍，并以分段回蚀所述源极延伸倒鳍方式去除所述源极延伸倒鳍与所述第一效应氧化层在所述台面区与所述柵极区中包括所述处理表面上与所述沟槽上半部的部位，使所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度凹陷于所述处理表面;
在所述处理表面上与所述沟槽的凹陷空间内形成第二效应氧化层，使所述沟槽的内壁上部两侧与对应的所述源极延伸倒鳍的顶面第二次绝缘处理;
以沉淀填充方式在所述沟槽剩余空间内设置柵极，所述柵极位于所述源极延伸倒鳍上并回蚀凹陷于所述处理表面，所述源极延伸倒鳍的布局区域与所述柵极重迭在所述台面区与所述柵极区,所述源极延伸倒鳍还相异延伸在所述接触区,使所述源极延伸倒鳍在所述接触区的填槽顶面高度高于所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度;
在所述漏极外延层的所述处理表面下以能量注入方式形成有源层，所述有源层的深度小于所述柵极的两侧底缘;
以沉淀覆盖方式在所述柵极与所述源极延伸倒鳍在所述接触区的顶面上形成内介电层,使所述柵极与所述源极延伸倒鳍为嵌埋结构;
所述内介电层在与所述柵极区开设有柵极接触孔;
在所述漏极外延层上形成表面金属层，所述表面金属层基于所述台面区与所述柵极区的划分割裂为源极金属垫与柵极金属垫，所述源极金属垫除了覆盖所述台面区还覆盖所述接触区，经由所述接触区电连接所述源极延伸倒鳍，所述柵极金属垫覆盖所述柵极区，透过在所述柵极接触孔的填充连接所述柵极。
通过采用上述技术方案，利用所述源极延伸倒鳍的预先制作，与柵极相比还额外延伸到额外定义的接触区,减少半导体制程中在漏极外延层的沟槽内填充源极延伸物与接触孔连接的工艺难度，用于形成源极延伸倒鳍的沟槽上还能形成柵极，最终制得嵌埋式柵极排列密集化的场效晶体管。
本发明在较佳示例中可以进一步配置为：
在提供所述漏极衬底的步骤中,所述接触区相对远离所述柵极区,所述沟槽在所述接触区一体相接或不相接;
或/与,在形成所述第一效应氧化层的步骤中,包括：以热氧化方式在所述沟槽内形成所述第一效应氧化层的氧化层;之后以沉淀方式在所述沟槽内形成所述第一效应氧化层的淀积层;具体的，所述漏极衬底为导电型半导体晶圆，所述第一效应氧化层的材质包括氧化硅,所述源极延伸倒鳍的材质包括导电多晶硅;
或/与,在设置所述源极延伸倒鳍的步骤中,所述源极延伸倒鳍与所述第一效应氧化层的去除方法都包括个别的选择性全面刻蚀与图案刻蚀,图案刻蚀中所述接触区被遮盖;具体的,所述源极延伸倒鳍的材质包括导电多晶硅,所述第一效应氧化层的材质包括氧化硅;
或/与,在形成所述第二效应氧化层的步骤中,包括的前置步骤是：在所述处理表面上形成第一硬掩膜层,以遮盖所述处理表面以及所述源极延伸倒鳍具有高低差的顶部;刻蚀所述第一硬掩膜层,以形成位于低区所述源极延伸倒鳍上的第一隔离氧化层;
或/与,在形成所述第二效应氧化层的步骤中,所述第二效应氧化层具体为柵氧化层,以热氧化或热氧化加上淀积方式形成所述柵氧化层于所述沟槽剩余空间的内壁与所述处理表面上;
或/与,在形成所述有源层的步骤后,包括的后置步骤是：在所述处理表面上形成第二硬掩膜沉淀,以形成位于所述柵极上的第二隔离氧化层;所述第二隔离氧化层的形成同时斜角刻蚀,使所述第二硬掩膜沉淀在所述处理表面上形成为自对准掩膜体,所述第二效应氧化层在所述自对准掩膜体与所述第二隔离氧化层之间形成缺口;优选的,在所述自对准掩膜体形成之后,在所述自对准掩膜体与所述第二隔离氧化层的遮挡下透过所述缺口在所述漏极外延层对应所述沟槽开口两侧离子注入用于形成源极领域结的掺杂物;
或/与,在形成所述内介电层的步骤中，包括全面氧化层淀积与全面刻蚀，使所述内介电层的顶面不超过所述处理表面，以露出所述台面区;在形成所述内介电层的步骤后，还包括：对所述台面区离子注入，以形成位于所述有源层顶层的欧姆接触层,分隔于所述沟槽之间且显露于所述处理表面,以供所述表面金属层的接合;所述内介电层还形成于所述源极延伸倒鳍在所述接触区的顶面上,使所述源极延伸倒鳍为嵌埋结构,所述内介电层在所述接触区开设有源极接触孔,所述源极金属垫透过在所述源极接触孔的填充连接所述源极延伸倒鳍;
或/与,在形成所述表面金属层的步骤中，所述表面金属层还覆盖于所述内介电层上;在形成所述表面金属层的步骤后，对所述漏极衬底的背面进行晶背减薄与晶背金属化。
可以通过采用上述优选技术特点，利用上述对应的特征或其组合达到如上所述特征相应的技术效果。此外,利用所述第二效应氧化层在所述自对准掩膜体与所述第二隔离氧化层之间自然形成的缺口，缺口位置对应于所述沟槽开口两侧的角隅，有利于源极领域结的形状形成。示例中,源极领域结具有往沿着柵极侧边的底部收敛的斜边。
本发明的主要目的三是通过以下技术方案得以实现的：
提出一种半导体芯片装置，包括：如上所述任意技术方案可能组合的场效晶体管结构,或者,使用的场效晶体管结构包括:位于处理表面下的漏极外延层、位于所述处理表面上的表面金属层以及嵌入于所述漏极外延层内顶部具有高低差的源极延伸倒鳍、叠置于低区所述源极延伸倒鳍的柵极;所述柵极的两侧各形成有成对由所述表面金属层至所述漏极外延层内部并联的对称型沟道，所述表面金属层割裂为源极金属垫与柵极金属垫，所述源极金属垫接触连接至高区的所述源极延伸倒鳍，所述柵极金属垫接触连接至所述柵极;优选的,所述漏极外延层内形成有源层,所述有源层包括位于底层的沟道层、位于所述沟道层在所述柵极两侧上方的源极领域结,所述源极领域结具有离子注入形成的收敛底部,用于连接沟槽凹陷区内的所述源极金属垫至对应柵极两侧的沟道层;更优选的,所述有源层还包括位于顶层的欧姆接触层,分隔于所述柵极之间且显露于所述处理表面,以供所述表面金属层的接触接合,所述欧姆接触层的厚度小于所述源极领域结的下沉深度。
通过采用上述技术方案，除了带来对应上述特征的效果,或者,利用顶面高低差位差的源极延伸倒鳍,低区的源极延伸倒鳍的上方能在叠置柵极,对位于高区的源极延伸倒鳍的上方不叠置柵极能直接与源极金属垫电接触,使得低区的源极延伸倒鳍的区域晶体管功能不受到源极金属垫的电连接接触影响,位于高区的源极延伸倒鳍的区域不具有晶体管功能。
通过采用上述优选技术特点，利用位于所述沟道层在所述柵极两侧上方的源极领域结具有离子注入形成的收敛底部,连接沟槽凹陷区内的所述表面金属层至对应柵极两侧的沟道层,表面金属层与源极领域结的结合部位位于所述沟槽开口两侧的角隅,达到优于平面结合的接触。
通过采用上述更优选技术特点，利用有源层顶层的欧姆接触层分隔于所述柵极之间且显露于所述处理表面,增加与所述表面金属层的接触接合,所述欧姆接触层的厚度小于所述源极领域结的下沉深度,所述源极领域结的下沉深度小于所述有源层的厚度,使所述有源层的纵向沟道长度为可调整,纵向沟道在所述有源层内能以所述欧姆接触层分离。
综上所述，本发明的技术方案包括以下至少一种对现有技术作出贡献的技术效果：
1.通过处理表面的柵极区与源极接触区的分区隔离以及源极延伸倒鳍在源极接触区相异于柵极的图案延伸，避免了由处理表面的台面(mesa)区中形成接触孔，导致台面(mesa)区的面积减少的问题，相较于接触孔开设于台面区的相同架构可以提升器件的电流密度30%以上;在优选应用上，柵极或沟槽间距能缩小到0.5um以下;
2.实现嵌埋式柵极顶面接触类型的场效晶体管制作的半导体加工工艺简化，第一效应氧化层、源极延伸倒鳍、第二效应氧化层、柵极、内介电层的图案(优选还包括第一隔离氧化层、第二隔离氧化层、有源层的源极领域结的图案)都是通过多次自对准工艺成形,减少光刻对准工艺工序,避免了光刻对准工艺对结构间相对位置影响，场效晶体管加工工艺窗口增大，工序流程减少，半导体芯片生产周期缩短;
3.嵌埋式柵极顶面接触类型的场效晶体管的制作工艺实现方法简单，只通过四次光刻就形成了整个器件，光刻的图形包括沟槽的槽图案、接触区简单遮挡的区图案、表面金属层简单割裂的垫图案、接触孔开设的孔图案，比传统场效晶体管器件的制作减少了一半光刻次数，使加工流程和加工成本大幅下降;
4.利用柵极间距的减少并配合电荷平衡技术，使场效晶体管器件的沟道电阻和漂移区电阻均变小，提升了晶体管单位面积导通能力;
5.利用沟槽内具体如第一隔离氧化层与第二隔离氧化层的两个隔离氧化层(IPO,inter poly oxdie)的形成既减少了底部栅-漏电荷(Qgd)又减少了栅-源电荷(Qgs)，使器件的开关速度提供，动态开关损耗降低;
6.整个场效晶体管器件的台面(mesa)区能与表面金属层直接接触，既提升了电流能力又提升了散热能力使半导体器件的安全工作区域(SOA, Safe operating area)提升。
附图说明
图1绘示本发明一些较佳实施例的场效晶体管结构在源极区与柵极区横切柵极的局部结构示意图；
图2绘示本发明一些较佳实施例的制作场效晶体管结构的过程中所提供漏极衬底在源极区的切面示意图；
图3绘示本发明一些较佳实施例的制作场效晶体管结构的过程中由漏极外延层的处理表面刻蚀形成相互平行的沟槽在源极区的切面示意图；
图4绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面上与沟槽内形成第一效应氧化层在源极区的切面示意图；
图5绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在沟槽内形成源极延伸倒鳍沉淀层在源极区的切面示意图；
图6绘示本发明一些较佳实施例的制作场效晶体管结构的过程中回蚀形成顶面具有高低差的源极延伸倒鳍在源极区的切面示意图；
图7绘示本发明一些较佳实施例的制作场效晶体管结构的过程中形成第一硬掩膜层在处理表面上与源极延伸倒鳍上在源极区的切面示意图；
图8绘示本发明一些较佳实施例的制作场效晶体管结构的过程中回蚀第一硬掩膜层以形成在源极延伸倒鳍上的第一效应氧化层在源极区的切面示意图；
图9绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面上与沟槽的剩余空间内形成第二效应氧化层在源极区的切面示意图；
图10绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面上与沟槽内形成柵极沉淀层在源极区的切面示意图；
图11绘示本发明一些较佳实施例的制作场效晶体管结构的过程中回蚀柵极沉淀层以形成在源极延伸倒鳍上的柵极在源极区的切面示意图；
图12绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面下以能量注入方式形成有源层在源极区的切面示意图；图13绘示本发明一些较佳实施例的制作场效晶体管结构的过程中由第二硬掩膜沉淀形成为在柵极上的第二隔离氧化层以及同时在所述处理表面上形成自对准掩膜体在源极区的切面示意图；
图14绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在自对准掩膜体遮挡下以离子注入形成源极领域结在源极区的切面示意图；
图15绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以沉淀覆盖方式在处理表面上形成内介电层沉淀层在源极区的切面示意图；
图16绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以回蚀内介电层沉淀层方式形成在柵极上与高区源极延伸倒鳍上的内介电层在源极区的切面示意图；
图17绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以离子注入方式形成位于有源层顶层的欧姆接触层在源极区的切面示意图；
图18绘示本发明一些较佳实施例的制作场效晶体管结构的过程中对内介电层处理形成在源极接触区的源极接触孔与在柵极区的柵极接触孔在源极区与柵极区的切面示意图；图19绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面上形成表面金属层在源极区与柵极区的切面示意图；
图20绘示本发明一些较佳实施例中所制得的场效晶体管结构在使用状态中电子流流动示意图。
附图标记: 1、漏极衬底;10、漏极外延层;11、处理表面;12、背面;13、沟槽; 14、表面氧化膜;15、主体区; 17、参杂浓度清晰变化水平面;20、源极延伸倒鳍; 21、低区顶面;22、高区顶面;30、柵极; 40、有源层;41、沟道层;42、源极领域结;43、欧姆接触层; 50、内介电层;51、源极接触孔;52、柵极接触孔; 60、表面金属层;61、源极金属垫;62、柵极金属垫;71、第一效应氧化层;72、第二效应氧化层;73、缺口; 81、第一隔离氧化层;82、第二隔离氧化层; 81A、第一硬掩膜层;82B、自对准掩膜体;90、漏极金属垫。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本发明的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本发明中的实施例，本领域普通技术人员在理解本发明的发明构思前提下所获得的所有其他实施例，都属于本发明保护的范围内。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本发明的技术方案,以下将本发明的嵌埋式柵极顶面接触的场效晶体管结构及其制造方法做进一步详细描述与解释，但不作为本发明限定的保护范围。以下实施例中以N型场效晶体管表示,在不同示例变化上也可以调整为P型场效晶体管,并且,本领域技术人员应当知道说明书所指的源极与漏极是一种相对概念,不是绝对概念,在变化例具体应用中,示例的源极可以作为漏极连接使用,示例的漏极可以作为源极连接使用,当说明书中记载的源极作为源极连接,当说明书中记载的漏极必然作为漏极连接;当说明书中记载的源极作为漏极连接,当说明书中记载的漏极必然作为源极连接。为了方便理解本申请的技术方案,说明书与保护范围仍使用“源极”与“漏极”,实际上不限定于于源极与漏极,而是使用上代表两个不同电位极的第一电极与第二电极。此外,说明书中记载的“反极”即是与基础极相反的电极,例如源漏极的基础极是N型,则反极是P型,反之亦然。因此,本领域技术人员在理解本发明的技术方案后能把半导体器件的“源极”与“漏极”进行互换,也能把N型源漏极与P型沟道的组合更换为P型源漏极与N型沟道的组合,本发明的保护范围自然也包含这样的等效互换。
此外,文中提及的“效应氧化层”与“隔离氧化层”的区别在于,柵极或隔离柵透过“效应氧化层”还能发挥电效应作用,“隔离氧化层”是隔离了电效应作用。通常“隔离氧化层”的厚度是大于作为柵氧功能的“效应氧化层”的厚度,而与其他非用于柵氧功能的“效应氧化层”的厚度没有决定关系。“隔离氧化层”的隔离功能不单纯只考虑个别厚度,而要是与其他叠层绝缘层相加下能发挥场效应隔离作用也称之为“隔离氧化层”。
图1绘示本发明一些较佳实施例的场效晶体管结构在横切柵极的局部结构示意图,图2至图19绘示本发明一些较佳实施例的场效晶体管结构在制程个别步骤的示意图,图20绘示本发明一些较佳实施例的场效晶体管结构在使用状态的示意图。附图所示包括多个实施例具有共性的部分，变化例具有差异或区别的部分另以文字方式描述。因此，应当基于产业特性与技术本质，熟知本领域的技术人员应正确且合理的理解与判断以下所述的个别技术特征或其任意多个的组合是否能够表征到同一实施例，或者是多个技术本质互斥的技术特征仅能分别表征到不同变化实施例。
参照图1，为本发明实施例公开的一种嵌埋式柵极顶面接触的场效晶体管结构，主要包括:具有漏极外延层10的漏极衬底1、用于分区电子流的源极延伸倒鳍20、对准在源极延伸倒鳍20上的柵极30、位于漏极外延层10中用于开关电子流的有源层40、位于柵极30上用于隔离柵极30与表面金属层60的内介电层50、以及位于顶部的表面金属层60,以实现场效晶体管电子流开关的功能。本实施例以N型场效应晶体管表示,在变化例中本领域技术人员应当能理解可以调整为P型场效应晶体管。源极延伸倒鳍20位于柵极30的下方但不贯穿漏极外延层10,而呈反置倒鳍型。
漏极衬底1在半导体制程中是半导体晶圆,在产品中是切单后的芯片基础层，漏极衬底1的基础材质通常是硅,也可以是碳化硅(SiC)、III-V族或II-VI化合物,在掺杂电子提供物质或电洞提供物质后具有导电性,掺杂区域在芯片有效区,可以全面也可以区块状,示例是重N型掺杂。漏极衬底1通常是单晶结构,就N型晶体管具体例如是N+单晶硅。漏极外延层10是由漏极衬底1磊晶外延生长的功能层,通常与漏极衬底1具有相同的晶向,也是单晶结构,就N型晶体管具体例如N-单晶硅,导电性低于漏极衬底1。漏极外延层10的一个作用是在漏极外延层10与漏极衬底1之间提供掺杂浓度清晰变化的水平面17,以利于沟道竖立式场效晶体管的半导体制作。处理表面11是半导体工艺的处理表面，背面12是相反于处理表面11的表面。沟槽13由处理表面11形成,表示沟槽13的开口朝向处理表面11，沟槽13的底部朝向背面12,沟槽13没有贯通漏极外延层10。图中绘示的虽然只有数个沟槽13,但实际上是两条以上的多条,沟槽数量可以调整,图1中纵向虚线右侧在台面区两个沟槽13的结构可以适当的重复展开;较优的沟槽形状在处理表面111上是多个平行直条状,但也可以是平行具有相同间隔的各种弯曲形状。使用上源极延伸倒鳍20应与源极保持相同的场电压,源极延伸倒鳍20为导电性,材质优选为多晶态的导电硅或其他导电性半导体材料,能与漏极外延层10有着相同或相近的热膨胀适配性;在其他示例中也可以是半导体工艺中使用的导电材料,例如：钨、铜、铝,常用为钨。源极延伸倒鳍20的结构可以如图1所示的单层结构也可以是多层叠加结构。
漏极衬底1具有由漏极外延层10提供的处理表面11与对应的背面12，所述处理表面11除了台面区与柵极区还额外定义有接触区。如图1所示的示例中，图1右侧分离延伸的区域是柵极区，并以图1纵向穿过所述处理表面11的虚线进行划界，图1纵向虚线的右边是台面区，图1纵向虚线的左边是接触区;接触区相比于台面区的区别是不具有晶体管功能,额外划分出的区域,通常位于芯片主动面侧边的IC设计无功能区;柵极区是柵极接触，通常位于芯片主动面在晶体管功能区之间的中间区域。
由所述处理表面11形成有相互平行的沟槽13，所述沟槽13延伸穿过所述台面区并连接到所述接触区与所述柵极区;一种具体方式，所述沟槽13穿过所述台面区的一端先穿过柵极区再延伸到接触区，使接触区内源极接触孔与柵极区内漏极接触孔集中管理;另一种具体方式，所述沟槽13穿过所述台面区的两端分别延伸到柵极区与接触区,使接触区相对远离柵极区。所述沟槽13的相互平行是指在台面区的相互平行,在接触区或/柵极区可以不具备晶体管功能,所述沟槽13在接触区或/柵极区还可以有相互串接的变化示例,所述沟槽13在接触区或/柵极区之间的间距也可以不要求一致。沟槽13对各区的连接关系,优选为：接触区-台面区-柵极区,在接触区遮盖的半导体生产工艺上变为容易,且拉大源极接触与柵极接触的距离;不同变化示例中,沟槽13连接关系也可以是：台面区-接触区-柵极区,或是台面区-柵极区-接触区。
所述沟槽13的内壁应当绝缘处理，具体是两次或两次以上的绝缘处理，在所述沟槽13的内壁侧面第一次绝缘处理可参照图1中的第一效应氧化层71。所述沟槽13的底部设置源极延伸倒鳍20，所述沟槽13的深度不超过所述漏极外延层10的厚度。以分段回蚀所述源极延伸倒鳍20方式使所述源极延伸倒鳍20在所述台面区与所述柵极区的填槽顶面高度凹陷于所述处理表面11，具体是所述源极延伸倒鳍20的图案形成不需要线路图案的光刻，在回蚀过程中到达所述源极延伸倒鳍20在所述接触区的顶面高度后,以区块方式遮盖住所述接触区,继续回蚀在所述台面区与所述柵极区的源极延伸倒鳍20,区段在所述台面区与所述柵极区的沟槽13内最后凹陷于所述处理表面11的空间足以容纳柵极30。在所述沟槽13的内壁侧面第二次绝缘处理可参照图1中的第二效应氧化层72。
在所述台面区与所述柵极区的所述沟槽13内设置有位于回蚀后所述源极延伸倒鳍20上的柵极30，所述源极延伸倒鳍20的布局区域与所述柵极30重迭在所述台面区与所述柵极区,所述源极延伸倒鳍20还相异延伸在所述接触区,使所述源极延伸倒鳍20在所述接触区的填槽顶面高度高于所述源极延伸倒鳍20在所述台面区与所述柵极区的填槽顶面高度。当柵极30不布局于所述接触区，所述接触区不具备晶体管的沟道效应。示例中，同槽叠置的所述源极延伸倒鳍20与所述柵极30具有不同的形状轮廓。所述源极延伸倒鳍20阻绝了所述柵极30底部的沟道效应。
有源层40形成于所述漏极外延层10中，所述有源层40的深度略小于所述柵极30的两侧底缘。当所述有源层40的深度大于所述柵极30的两侧底缘,所述有源层40的沟道层41在受到所述柵极30的驱动上将变得较为困难。有源层40的一部分(沟道层41,相当于有源层40的主体)是受到柵极30的电场作用形成电子流的开通与关闭的作用。在本优选实施例中,有源层40是由漏极外延层10内生形成,例如对漏极外延层10进行反极型离子植入或还包括同极型的离子植入,有源层40与漏极外延层10有一体适配的晶格结构;在一变化示例中，有源层40是由漏极外延层10表面外延生长。柵极30不超过处理表面11而为柵极嵌埋形态。柵极30为导电性,材质优选为多晶态的导电硅或其他导电性半导体材料,能与漏极外延层10有着相同或相近的热膨胀适配性;在其他示例中也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、铝,常用为钨。柵极30的结构可以如图1所示的单层结构也可以是多层叠加结构。柵极30的底部形状与源极延伸倒鳍20的底部形状可以不相同;例如，源极延伸倒鳍20的底部形状为往下突出的圆弧形切面，柵极30的底部形状为弧角相对平缓的切面。
内介电层50形成于所述柵极30上,使所述柵极30为嵌埋结构。内介电层50为绝缘性质,基本作用是用于隔离柵极30与表面金属层60。所述内介电层50在所述柵极区开设有柵极接触孔52。具体的，所述内介电层50还形成于所述源极延伸倒鳍20在所述接触区的顶面上,使所述源极延伸倒鳍20为嵌埋结构,所述内介电层50在所述接触区开设有源极接触孔51,所述源极金属垫61透过在所述源极接触孔51的填充连接所述源极延伸倒鳍20。由于所述源极延伸倒鳍20与源极金属垫61原本即需要电接触,当回蚀后内介电层50不形成于所述源极延伸倒鳍20在所述接触区的顶面上,即可不需要开设源极接触孔51。内介电层50的材质具体可为氧化硅、PSG（磷硅玻璃）或BPSG（硼磷硅玻璃）,以有效隔离源极与柵极。图中绘示的内介电层50虽然只有一层,在不同变化示例中可以是多层叠加的绝缘结构。基本上,源极延伸倒鳍20与表面金属层60的接触连接以及柵极30与表面金属层60的接触连接都不位于处理表面111的台面(mesa)区域。在接触区内直接接触孔贯穿内介电层50，使源极延伸倒鳍20与表面金属层60等电位连接，不需要额外设置控制信号线与控制电极。
表面金属层60形成于所述漏极外延层10上，所述表面金属层60基于所述台面区与所述柵极区的划分割裂为源极金属垫61与柵极金属垫62，所述源极金属垫61除了覆盖所述台面区还覆盖所述接触区，经由所述接触区电连接至所述源极延伸倒鳍20，用于等电位连接所述源极延伸倒鳍20;所述柵极金属垫62覆盖所述柵极区，透过在所述柵极接触孔52的填充连接所述柵极30。所述场效晶体管的沟道分别位于所述柵极30的绝缘壁外两侧,沟道为多个纵向并联且成对形态，能取代现有技术中以有源层40的厚度方向定义场效晶体管的沟道长度，以提供竖立向于处理表面11且在源极延伸倒鳍20之间的多个且短距离的并联晶体管沟道。本实施例中，源极金属垫61实质覆盖了处理表面11的台面区，但不覆盖柵极区，前述的割裂包括了表面金属层60形成时即让源极金属垫61与柵极金属垫62分离形成的一种制作,也包括了表面金属层60先形成后再以刻蚀形成源极金属垫61与柵极金属垫62之间的间隙。基本上是以相同工序制作源极金属垫61与柵极金属垫62,源极金属垫61与柵极金属垫62的金属材质与结构层数通常是相同。表面金属层60的材质优选为铝或其他导电金属材料,具有金属垫的作用,以省略金属垫的制作;在其他示例中表面金属层60也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、多晶态的导电硅。该表面金属层60的结构可以如图1所示的单层结构也可以是多层叠加结构。有源区30的主体层是反型注入层,即沟道层41,该层厚度方向具体可作为晶体管沟道的长度方向。
实施例的基础原理为：利用嵌埋式柵极30的下方还嵌埋有源极延伸倒鳍20以及与嵌埋式柵极30同沟槽13的源极延伸倒鳍20还相异延伸在台面区之外额外定义的接触区，使台面区的嵌埋式柵极30能更密集的排列，使台面区内多个纵向沟道能排列在所述源极金属垫61的覆盖区域内，所述源极金属垫61还覆盖接触区，使晶体管在台面区的结构布局不受接触孔应力影响。当嵌埋式柵极30在台面区排列越密集(沟槽13间距可以减小到0.5um以下),器件的电流密度越高。此外，在一应用上，源极接触孔51可以内凹于源极延伸倒鳍20顶部，柵极接触孔52可以内凹于柵极30顶部，源极接触孔51对源极延伸倒鳍20的顶部形状改变以及柵极接触孔52对柵极30的顶部形状改变不会使其电性功能产生变化。
此外,以柵极30与源极延伸倒鳍20可以具有不同的形状轮廓,分别由沟槽13的中段形状与底部形状定义形成,有源区30内在柵极30两侧外各形成纵向沟道,沟道下方即受到源极延伸倒鳍20的影响,使漏极外延层10或/与漏极衬底1的电子流不易跨过以源极延伸倒鳍20形成的隔离柵。
漏极衬底1的背面12可作为漏极金属垫90的接触,电子流的移动是由处理表面11到漏极外延层10的背面12,过程中是经过了对应柵极30两侧的每一侧绝缘处理的其中一侧沟道的多个半柵极开关导通以及源极延伸倒鳍20的分区隔开,在源极延伸倒鳍20的分区的场效应分区流动在漏极衬底1的背面12,实现了分区内相邻源极分路下的半柵晶体管两侧沟道导通在漏极衬底1的背面12,使原本衬底背面漏电流的缺陷转换成有益与有意义的漏极输出,并且避免了电子流如熔丝效应集中于漏极衬底1的背面12的局部区域。
此外,利用表面金属层60与源极延伸倒鳍20制程上分离设计与结构上导通,提供了漏极外延层10内隔离柵的作用,工艺上表面金属层60只需要在器件台面之外设置接触孔连接即可,而不需要额外制作其他沟槽,源极延伸倒鳍20的材质选择具有更多自由度,以克服工艺填孔填槽的困难、提高源极延伸倒鳍20与漏极外延层10的热膨胀适配度。
关于表面金属层60与有源层40结合关系的具体化,在较佳示例中,所述有源层40由所述漏极外延层10的所述处理表面11内化形成，所述内介电层50凹陷于所述处理表面11,所述表面金属层60直接覆盖于所述内介电层50与所述台面区。由于所述漏极外延层10内化形成有源层40，能以半导体工艺确定有源区的最大厚度，当内介电层50凹陷于所述处理表面11,沟槽13由槽底部到开口提供的深度分别作为电子流分区均匀化、定义沟道纵向长度以及与表面金属层60电隔离的作用,处理表面11上没有连续跨过沟槽之间的介电厚度,使器件整体高度降低。而利用所述内介电层50凹陷于所述处理表面11,所述表面金属层60能直接覆盖于所述内介电层50与所述台面区,多道的自对准工艺得以实施具体用于如效应氧化层、源极延伸倒鳍20、柵极30、内介电层50的图案化。
关于有源层40的具体化,较佳示例中,所述有源层40包括位于顶层的欧姆接触层43,分隔于所述沟槽13之间且显露于所述处理表面11;优选的,所述有源层40还包括沟道层41、位于所述沟道层41在沟槽13开口两侧的源极领域结42,所述源极领域结42具有离子注入形成的收敛底部,用于连接沟槽13凹陷区内的所述源极金属垫61至对应柵极30两侧的沟道层41,所述源极领域结42的下沉深度大于所述欧姆接触层43的厚度且与所述沟道层41的极型相反。利用所述有源层40位于顶层的欧姆接触层43，供所述表面金属层60的直接结合,并使所述内介电层50的图形不连续,所述表面金属层60与所述有源区30之间在台面区为欧姆接触的结合,器件结构中少了内介电层50在处理表面11上的沉淀厚度而能更薄。优选的,利用源极领域结42的下沉深度界定与极型相反于沟道层41,使源极领域结42作为源极在柵极30两侧伸入到有源层40的延伸,纵向沟道长度不固定于有源层40的厚度而是相对可调整的。因此,纵向沟道长度相当程度取决于有源层40的前工艺固定厚度减去源极领域结42的后工艺可调深度,或者是该减值和的正关系,视沟槽13两侧的垂直度而变化。
关于沟槽13内绝缘处理的具体化,较佳示例中,所述源极延伸倒鳍20与所述衬底外延层10之间的绝缘厚度大于所述柵极30的表面至所述衬底外延层10的柵氧厚度;所述柵极30的底部与所述源极延伸倒鳍20之间形成有第一隔离氧化层81,所述柵极30的顶部与所述表面金属层60之间形成有第二隔离氧化层82,以分别增加同槽内个别隔离厚度。利用源极延伸倒鳍20的绝缘厚度大于所述柵极30的柵氧厚度，使源极延伸倒鳍20具有电子流隔离分区作用但不具有柵极30的场效应开关作用;优选配合源极延伸倒鳍20顶部形成的第一隔离氧化层81与所述柵极30顶部形成的第二隔离氧化层82，柵极30的柵极30场效应只作用于柵极30的两侧,叠加态的柵极30对源极延伸倒鳍20与表面金属层60不产生或有效减弱场效应作用。关于沟槽13内部叠加结构的更具体化,在较佳示例中,所述柵极30的顶部与所述表面金属层60之间形成的第二隔离氧化层82位于内介电层50的底部,以增加埋入式柵极30与源极金属垫61的隔离厚度,柵极30的柵极场效应只作用于柵极30的两侧,叠加态的源极延伸倒鳍20与柵极30之间产生效应隔离作用。
关于上述两隔离氧化层制作的一种具体化,较佳示例中,所述第一隔离氧化层81与所述第二隔离氧化层82分别由个别的第一自对准硬掩膜层与第二自对准硬掩膜层所构成。利用沟槽13与沟槽13内填入物的顶部在结构上保持凹陷于沟槽13的开口,制作所述第一隔离氧化层81与所述第二隔离氧化层82的自对准工艺得以实施,以省略了隔离氧化层图案化的光刻次数。关于源极领域结42制作的具体化,较佳示例中,所述有源层40位于所述沟槽13开口两侧的源极领域结42的图形化是基于所述第二自对准硬掩膜层在所述台面区上的自对准掩膜体82B所定义的。利用用于形成所述第二隔离氧化层82的所述第二自对准硬掩膜层还提供了台面区上的自对准掩膜体82B，以供源极领域结42的图形化定义,以省略了隔源极领域结42图案化的光刻次数。
关于金属垫与电子流关系的具体化,较佳示例中,所述柵极金属垫62通过所述柵极接触孔52与所述柵极30电连接,所述源极金属垫61通过所述源极接触孔51与所述源极延伸倒鳍20电连接，所述漏极衬底1的所述背面12设置有漏极金属垫90，在所述柵极30的两侧纵向沟道效应下，来自所述源极金属垫61的电子流在所述处理表面11上分流沿着所述沟槽13上半部的侧壁轮廓的对称侧移动到所述沟槽13下半部之间的所述漏极衬底1，均匀在所述漏极衬底1的所述背面12。利用顶部的所述柵极金属垫62电连接嵌埋的源极延伸倒鳍20以及所述源极金属垫61电连接嵌埋的柵极30,加上底部设置的漏极金属垫90，实现电子流由顶面至底面通过所述漏极外延层10在所述沟槽13之间的分区均匀化。
示例中,沟槽13的宽度介于 0.1～3.0um,沟槽13由处理表面11起的深度介于0.5～10um;当台面区沟槽13的宽度介于 0.1～0.3um,沟槽13的间距可达到0.5um以下。在另一变化示例中,所述有源层40可以外延方式磊晶形成,无论是内生方式还是外延方式形成的沟道层都是单晶结构,沟道电性能稳定,但内生方式漏极外延层10内形成的沟道层具有与漏极外延层10较优的晶格匹配度。示例中,有源层40的厚度介于0.5～3um,使沟槽13贯穿有源层40但不贯穿漏极外延层10,沟槽13的深度是基于不大于漏极外延层10的厚度进行减缩。
在N型晶体管的示例结构中,沟道层41为P-型掺杂区,源极领域结42为N+型掺杂区,欧姆接触层43为P+型掺杂区,其中就P型掺杂浓度而言,欧姆接触层43高于沟道层41;故沟道层41在柵极30两侧会有晶体管沟道效应,欧姆接触层43在表面金属层60的表面不会有晶体管沟道效应,欧姆接触层43倾向于具有导电性。而沟道层41的P型掺杂物质具体可以是硼(B),沟道层41的沟道作用产生于厚度向,而非与处理表面11相同或平行的表面向。在另一变化示例中,所述有源层40可以只包括：位于底层的沟道层41、位于所述沟道层41上的源极领域结42;欧姆接触层43的作用是与表面金属层60产生欧姆接触的结合,具有与沟道层41相同但是浓度更高的反型掺杂,这是为了避免沟道层41受到源极领域结42正型掺杂的影响而过度改变电性能。示例中,沟道层41的厚度介于 0.1～2um ,源极领域结42的厚度介于0.05～1um,欧姆接触层43的厚度介于 0.05 ～ 1um。
此外，配合参阅图2至图19,本发明另一些实施例提出一种嵌埋式柵极顶面接触的场效晶体管结构的制造方法，用于制造上述任意技术方案组合的场效晶体管结构,工艺步骤S2至S19采用与附图标号相同对应的方式以方便理解并说明如后。
首先参照图2，对应步骤S2是提供漏极衬底1，具有由漏极外延层10提供的处理表面11与对应的背面12，所述处理表面11除了台面区与柵极区还额外定义有接触区，图2中左侧垂直纵向虚线与右侧垂直纵向虚线之间的区域代表为台面区，图2中右侧垂直纵向虚线的右侧代表为柵极区，图2中左侧垂直纵向虚线的左侧代表为接触区，接触区相比台面区更接近芯片的侧边，位于芯片电路设计或非晶体管功能的无用区;该步骤中，漏极衬底1通常为晶圆形态,具体是硅晶圆。漏极外延层10的处理表面11上形成有一表面氧化膜14,具有硬掩膜的作用，以利后工艺中沟槽13的形成。示例中,具有漏极外延层10的漏极衬底1具体是EPI晶圆(Epitaxy wafer),基于半导体生产链的分工,EPI漏极衬底1是能直接购买而得,漏极衬底1的基础层具体是硅衬底但不限于该材质,SIC、III-V、II-VI族化合物也是可能的材质,该基础层对应到图2中的主体区15,用于提供单晶结构,主体区15以上至处理表面11是外延生长的磊晶结构,即漏极外延层10,使得漏极外延层10作为处理表面11与背面12之间的外延结构部位具有功能性导电并具备如硅衬底晶圆一样的单晶结构与晶向,而主体区15为半导体材质的导电性。在N型场效晶体管结构中,主体区15具体是N+单晶硅,漏极外延层10具体是N-单晶硅,所述漏极外延层10的具体如N型的正向型特性是外延生长时即加入正向型物质生长形成。主体区15与漏极外延层10之间能形成一个参杂浓度清晰变化水平面17,与处理表面11平行向,以利于保持竖立向沟道的产率与良率。此外,所述表面氧化膜14具体可以是表面淀积掩蔽膜层,其材质可以是但不限于SIO2或SIN,其厚度介于1000A～8000A,表面氧化膜14的一种具体制造方法可以是先生长200A～1000A热氧厚度层,然后淀积厚度不大于7000A的叠加膜层;当热氧厚度层的厚度足够(至少大于1000A),叠加膜层的淀积可以不实施,使所述表面氧化膜14具有挖设沟槽的掩膜作用。本步骤S2不需要一道光刻操作。
图3至图19的后续工艺至晶背研磨之前可以都具有主体区15,但图中是省略表现,主体区15的存在是维持衬底作为制程载体的基础物理结构,晶背研磨(所述晶背研磨包括机械研磨、化学减薄、本体区脱离的任一种变化)之后主体区15的厚度大幅减少或甚至于消除主体区15,优选是不损及所述漏极外延层10,芯片产品中减薄后的主体区15可以保留也可以不保留。根据器件阻断电压和器件参数要求选择合适的上述外延结构，漏极外延层10的外延结构是N型但不限于N型，晶向<100>但不限于此晶向。
另外,图3至图17的后续工艺中还省略了柵极区的表示，这是因为到接触孔开设之前的中间步骤,柵极区与台面区在沟槽13内的结构大致相同,故省略绘示。
参照图3，对应步骤S3是由所述处理表面11刻蚀形成相互平行的沟槽13,所述沟槽13延伸穿过所述台面区并连接到所述接触区与所述柵极区，优选示例中，所述接触区相对远离所述柵极区,所述沟槽13在所述接触区一体相接或不相接;沟槽13形成后移除表面氧化膜14。以光刻与刻蚀方式选定区域掩蔽膜的图案,屏蔽体场板沟槽刻蚀，沟槽13的深宽比应大于2：1;在此基础上，根据器件的特性不同，由处理表面11往内计算，沟槽13刻蚀深度具体介于0.5～10um,沟槽13刻蚀宽度具体介于0.1～3um,更具体是介于0.1～0.3um,通常沟槽13不贯穿所述漏极外延层10。在沟槽13的挖槽形成过程,表面氧化膜14有可能被部分消耗。本步骤S3需要一道沟槽图案的光刻操作,表面氧化膜14的最后移除方法可采用刻蚀后湿法。
参照图4，对应步骤S4是在所述处理表面11与所述沟槽13内形成第一效应氧化层71，使所述沟槽13的内壁第一次绝缘处理。第一效应氧化层71具体是热氧化层或/与淀积氧化层，但不限于此两种，氧化层厚度根据器件参数要求可以介于500～13000A。第一效应氧化层71的隔离作用是隔离反向于沟道的较弱场效应,不需要薄至柵氧厚度,通常第一效应氧化层71的隔离厚度通常大于第二效应氧化层72的柵氧厚度(如图9所示)。S4具体示例但不限于的次步骤包括：S41、形成厚度在200～1000A的牺牲热氧化层,生长温度700～1200℃;S42、湿法腐蚀牺牲氧化层，去除后清洗甩干;S43、形成屏蔽作用的第一效应氧化层71;其中,牺牲热氧化层的形成与去除是为了保证沟槽13的内壁清洁度,避免沟槽刻蚀后的悬浮颗粒附着于沟槽13内。S43包括但不限于通过生长热氧化层，或包括先生长热氧化层再形成淀积氧化层，热氧化层的生长温度700～1150℃;如只通过热氧化层形成，热氧化层的总厚度根据器件参数要求为500～13000A;如通过热生长加淀积方式形成，则先热生长200～7000A再淀积氧化层100～12000A，第一效应氧化层71的总厚度根据器件参数要求为500～13000A。当热氧化层的厚度未达到第一效应氧化层71的目标厚度值,则再淀积厚度在100～12000A的淀积氧化层。本步骤S4不需要一道光刻操作。
参照图5，以沉淀填充方式在所述沟槽13的底部内设置源极延伸倒鳍20。图5对应步骤S5是源极延伸倒鳍20无光刻下沉淀层的大面积形成。步骤S5的一种示例但不限于的工艺条件包括：S51、以例如LPCVD(低压力化学气相沉积法)方式多晶硅(Poly)淀积于所述沟槽13内并形成于处理表面11上,多晶硅在处理表面11上的厚度介于1000～15000A;S52、in-stu掺杂(In-situ doping,原位掺杂)方式或注入掺杂物(implant doping)方式，致使多晶硅具有导电性，掺杂浓度介于1018～ 1021 ions/cm3，掺杂类型示例是N型,但也可以是P型。S52后多晶硅能填满所述沟槽13，多晶硅在沟槽13底部的部分即构成所述源极延伸倒鳍20。本步骤S5不需要一道光刻操作。
参照图6，对应步骤S6是以分段回蚀所述源极延伸倒鳍20方式去除所述源极延伸倒鳍20与所述第一效应氧化层71在所述台面区与所述柵极区中包括所述处理表面11上与所述沟槽13上半部的部位，使所述源极延伸倒鳍20在所述台面区与所述柵极区的填槽顶面高度凹陷于所述处理表面11。分段回蚀具体示例是以处理表面11或略低于处理表面11作为形成源极延伸倒鳍20的蚀刻分段边界,先表面蚀除处理表面11上的多晶硅,再区块遮挡住接触区,后蚀除台面区与柵极区在沟槽13内的多晶硅上半部;而第一效应氧化层71也可以是如上所述步骤的分段蚀刻但选用不同的刻蚀工作介质,如硅的半导体物质与氧化层原本就是不同材料特性,可以互为选择性刻蚀的遮挡层。图6对应步骤S6中关于源极延伸倒鳍20具有顶面高低位差的一种示例但不限于的后段工艺条件包括：S61、通过光刻定义下分离出接触区或接触孔区域;S62、对于台面区与柵极区的光刻胶去除区域的多晶硅部分进行部分回蚀，保留剩下的多晶硅的顶面距离处理表面11的深度为0.3 ～ 10um，以形成源极延伸倒鳍20;之后去除处理表面11上与沟槽13外露侧壁的第一效应氧化层71，保留侧壁氧化层可以高于、等于或低于源极延伸倒鳍20的低区顶面21的高度，第一效应氧化层71的顶部端高度有更大的制造工艺窗,由后续的隔离氧化与沟槽第二绝缘处理进行补强。本步骤S6使用的光刻图案可以是但不限于区图形。步骤S6需要一道区图案的光刻操作。
参照图7，对应步骤S7是在形成第二效应氧化层72之前的前置可选步骤一，在所述处理表面11上形成第一硬掩膜层81A,以遮盖所述处理表面11以及所述源极延伸倒鳍20具有高低差的顶部;第一硬掩膜层81A作为表面淀积掩蔽膜层,材质具体是但不限于氧化硅(SIO2)，厚度介于1000A～8000A。第一硬掩膜层81A的优选形成方法是高密度等离子化学气相淀积法（HDP-CVD）,使第一硬掩膜层81A能填满沟槽13内的剩余空间。本步骤S7不需要一道光刻操作。
参照图8，对应步骤S8是在形成第二效应氧化层72之前的前置可选步骤二，刻蚀所述第一硬掩膜层81A,以形成位于低区所述源极延伸倒鳍20上的第一隔离氧化层81。步骤S8的一种示例但不限于的工艺条件包括：S81、刻蚀例如HDP oxide的第一硬掩膜层81A，沟槽13中保留的隔离氧化层的厚度为500～8000A;S82、以HF:H2O（1：50）的清洗液体去除表面残留氧化层并清洗甩干，第一隔离氧化层81的顶面至处理表面11的深度为介于0.5～2um。由于第一硬掩膜层81A在台面区与柵极区中的沟槽13内原本就有较大的填充厚度,处理表面11上的第一硬掩膜层81A被移除后,在沟槽13内还会有第一硬掩膜层81A的残留,以作为第一隔离氧化层81。故第一隔离氧化层81的形成步骤S8不需要一道光刻操作。
参照图9，对应步骤S9是在所述处理表面11上与所述沟槽13的凹陷空间内形成第二效应氧化层72，使所述沟槽13的内壁上部两侧与对应的所述源极延伸倒鳍20的顶面第二次绝缘处理。在形成所述第二效应氧化层72的步骤S9中,所述第二效应氧化层72具体为柵氧化层,以热氧化方式或热氧化加上淀积方式形成所述柵氧化层于所述沟槽13剩余空间的内壁与所述处理表面11上;柵氧化层的氧化温度700～1100℃，第二效应氧化层72的厚度介于200～1500A。当第二效应氧化层72选用两段式形成,热氧化的厚度介于50～500A,淀积氧化层的厚度介于50～1400A。本步骤S9不需要一道光刻操作。
参照图10，对应步骤S10是以沉淀填充方式在台面区与柵极区的所述沟槽13剩余空间内设置柵极30，柵极30的沉淀层还形成于处理表面11上,具体形成方法可如同所述源极延伸倒鳍20的制作。步骤S10的一种示例但不限于的工艺条件包括：S101、以例如LPCVD(低压力化学气相沉积法)方式多晶硅(Poly)淀积于位于台面区与柵极区的所述沟槽13内并形成于处理表面11上,多晶硅在处理表面11上的厚度介于1000～15000A;S102、in-stu掺杂(In-situ doping,原位掺杂)方式或注入掺杂物(implant doping)方式，致使多晶硅具有导电性，掺杂浓度介于1018～ 1021 ions/cm3，掺杂类型示例是N型,但也可以是P型。S102后多晶硅能填满所述沟槽13，多晶硅在沟槽13上半部的部分即构成所述柵极30。本步骤S10不需要一道光刻操作。
参照图11，对应步骤S11是以回蚀所述柵极30的沉淀层,以形成所述柵极30,在所述台面区与所述柵极区中所述柵极30位于所述源极延伸倒鳍20上并回蚀凹陷于所述处理表面11;具体是在刻蚀去除处理表面11上的多晶硅,继续对于台面区与柵极区的沟槽13内的多晶硅部分进行部分回蚀，保留剩下的多晶硅的顶面距离处理表面11的深度为0.1 ～1.5um，以形成源柵极30。在步骤S11后,所述源极延伸倒鳍20的布局区域与所述柵极30重迭在所述台面区与所述柵极区,所述源极延伸倒鳍20还相异延伸在所述接触区,使所述源极延伸倒鳍20在所述接触区的填槽顶面高度高于所述源极延伸倒鳍20在所述台面区与所述柵极区的填槽顶面高度。由于所述第二效应氧化层72还覆盖于接触区具有高区顶面的源极延伸倒鳍20,在回蚀所述柵极30的过程,源极延伸倒鳍20不受影响,故不需要分段回蚀的遮挡。本步骤S11不需要一道光刻操作。
参照图12，对应步骤S12是在所述漏极外延层10的所述处理表面11下以反型能量注入方式形成有源层40，所述有源层40的底面深度小于所述柵极30的两侧底缘。在形成所述有源层40的步骤中,一种示例但不限于的工艺条件是：S121、由处理表面11注入B11等P型掺杂物,可含多次注入,以形成P-body区，注入能量20～800kev，注入剂量1012～1014 ions/cm2，以形成有源层40。所述有源层40的底层高度应低于柵极30的顶面高度。本步骤S12可不需要一道光刻操作。
此外,步骤S12关于有源层40的形成可以有多种制程顺序上的弹性选择,可以在步骤S1中EPI加工过程中通过外延生长加掺杂方式形成，也可以通过在第一表面硬掩膜形成步骤S7之前(即对应图6的步骤S6之后)通过注入形成，也可以实施在步骤S8中HDP表面氧化物刻蚀剩余100-800A时通过注入形成,对应图8的步骤S8之后。
参照图13，作为一个选置步骤S13，在形成所述有源层40的步骤后,包括的后置步骤是：在所述处理表面11上形成第二硬掩膜沉淀,以形成位于所述柵极30上的第二隔离氧化层82;所述第二隔离氧化层82的形成同时斜角刻蚀,使所述第二硬掩膜沉淀在所述处理表面11上形成为自对准掩膜体82B,所述第二效应氧化层72在所述自对准掩膜体82B与所述第二隔离氧化层82之间形成缺口73,类似于Bosch工艺,但运用于表面硬掩膜与槽内隔离层的同时制作。在形成所述第二隔离氧化层82的步骤S13中,一种示例但不限于的工艺条件是：S131、处理表面11通过高低差形成自对准定义的区域，以HDP-CVD淀积氧化层;S132、在淀积的同时进行10～80°角度刻蚀，台面区与柵极区中较为下沉的沟槽13内形成第二隔离氧化层82,厚度介于200～5000A，且在处理表面11上形成的自对准掩膜体82B可形成有三角形切面，同时沟槽13内保留的第二效应氧化层72厚度小于1500A。本步骤S13可不需要一道光刻操作。
参照图14，作为一个选置步骤S14，在有源层40中进行正极型注入,以形成有源层40中的源极领域结42，在位于所述处理表面11上的自对准掩膜体82B与所述第二隔离氧化层82的遮挡下透过所述缺口73在所述漏极外延层10对应所述沟槽13开口两侧离子注入用于形成源极领域结42的掺杂物。步骤S14一种示例但不限于的工艺条件包括：S141、由处理表面11进行N+注入,包括多次注入,注入掺杂物具体为砷(As)或磷(P)等VA族元素,以形成N+型源极层,作为源极领域结42，注入能量20～100kev，注入角度5～85°，注入剂量1014～1016 ions/cm2，沟槽13之间的两个相邻的N+源极层还形成有被自对准掩膜体82B遮挡的距离，源极领域结42具体为斜边朝向沟槽内部逐渐收敛,源极领域结42的深度应超过所述柵极30的顶面。源极领域结42位于所述沟道层41上且在沟槽13的开口两侧。本步骤S14可不需要一道光刻操作。
参照图15，步骤S15包括以沉淀覆盖方式在所述柵极30与所述源极延伸倒鳍20在所述接触区的顶面上形成内介电层50,使所述柵极30与所述源极延伸倒鳍20为嵌埋结构。在形成所述内介电层50的步骤中，包括全面氧化层淀积与全面刻蚀，使所述内介电层50的顶面不超过所述处理表面11，以露出所述台面区。步骤S15中,内介电层50还沉淀覆盖在所述有源层40的台面区上,并包覆了自对准掩膜体82B。内介电层50的一种示例但不限定的形成方式是CVD氧化层淀积,淀积介质层具体为LTO(低温氧化硅)或HTO(高温氧化硅)加上BPSG(硼磷硅玻璃)或PSG(磷硅玻璃)的组合。本步骤S15不需要一道光刻操作。
参照图16，步骤S16作为一个选置步骤，包括对内介电层50的形状加工，以露出源极领域结42;优选的，内介电层50的顶面不超过所述处理表面11。步骤S16的一种示例但不限定的方法包括：S161、CMP(化学机械研磨)去掉所述处理表面11上的内介电层50与自对准掩膜体82B，除了CMP也可以使用或还包括干法刻蚀或湿法刻蚀的方法;S162、局部刻蚀所述处理表面11以下的内介电层50,使内介电层50的上表面低于所述处理表面11,在柵极30上最终得到的内介电层50还具有不低于300A的厚度且其表面凹陷于对应的所述沟槽13中。在步骤S16后,所述有源区30的上表面为露出。利用所述第二效应氧化层72在所述自对准掩膜体82B与所述第二隔离氧化层82之间自然形成的缺口73，缺口73位置对应于所述沟槽13开口两侧的角隅，有利于源极领域结42的形状形成。示例中,源极领域结42具有往沿着柵极30侧边的底部收敛的斜边。本步骤S16不需要一道光刻操作。
参照图17，步骤S17作为一个选置步骤，对所述台面区离子注入，以形成位于所述有源层40顶层的欧姆接触层43,分隔于所述沟槽13之间且显露于所述处理表面11,以利与表面金属层60的结合。欧姆接触层43位于有源区30的顶层,分隔于所述源极领域结42之间且显露于所述处理表面11。步骤S17的一种示例但不限定的方法包括：S171、以注入BF2或B11等反型掺杂物在所述源极领域结42之间形成P+区域，此作为欧姆接触层43的一种示例具体化;或者,先通过注入B11再注入BF2;或者,通过多次注入B11\BF2形成，注入能量20～100kev，注入剂量1011～ 1014 ions/cm2。利用处理表面上自对准掩膜体82B与内介电层50的选择性刻蚀,本步骤S17可不需要一道光刻操作。
参照图18，对应步骤S18是对所述内介电层50在所述接触区与所述柵极区各开设有源极接触孔51与柵极接触孔52;当接触区上没有内介电层50,源极接触孔51的开设为非必要操作。步骤S18的一种示例但不限定的方法包括：S181、光刻定义源极接触孔51与柵极接触孔52的位置;S182、刻蚀所述内介电层50,使柵极区的柵极30顶面由柵极接触孔52露出,示例中,接触区的所述源极延伸倒鳍20顶面由源极接触孔51露出。本步骤S18需要一道孔图案的光刻操作。
参照图19，对应步骤S19是在所述漏极外延层10上形成表面金属层60，所述表面金属层60透过所述源极接触孔51连接所述源极延伸倒鳍20，透过所述柵极接触孔52连接所述柵极30，所述表面金属层60基于所述台面区与所述柵极区的划分割裂为源极金属垫61与柵极金属垫62，所述源极金属垫61除了覆盖所述台面区还覆盖所述接触区，所述柵极金属垫62覆盖所述柵极区。所述场效晶体管的沟道分别位于所述柵极30的两侧。在形成所述表面金属层60的步骤S19中，所述表面金属层60还覆盖于沟槽13开口上的所述内介电层50，并与欧姆接触层43产生结合,更导电连接至所述源极领域结42，所述表面金属层60的材质为金属;所述表面金属层60由淀积金属层形成，具体可包括但不限于金属阻挡层和导电金属层两层，具体金属材料可以是但不限于以下的选择组合:Ti\TiN\Ta\TaN\TiW\W与AL\AlCu\AlSiCu等，步骤S19包括：S191,形成包括表面金属层60的淀积金属层，金属层厚度可介于1～10um;S192，经过退火淀积金属层与欧姆接触层43形成欧姆接触;之后S193，通过光刻定义出表面金属层60的隔离图形,分别对应台面区和柵极区;S194,再以刻蚀方式形成源极金属垫61与柵极金属垫62。本步骤S19需要一道垫图案的光刻操作。
再参照图1，在形成所述表面金属层60的步骤S19后，步骤S20是对所述漏极衬底1的背面12进行晶背减薄与晶背金属化。场效晶体管的下方是漏极接触垫90,由背面12金属化形成,场效晶体管的结构即位于源漏极的金属垫之间。
方法实施例的基础原理为：利用所述源极延伸倒鳍20的预先制作，与柵极30相比所述源极延伸倒鳍20还额外延伸到额外定义的接触区,接触区内的源极延伸倒鳍20具有高区顶面22,高于台面区与柵极区内的源极延伸倒鳍20的低区顶面21,减少半导体制程中在漏极外延层10的沟槽13内填充源极延伸物与接触孔连接的工艺难度，用于形成源极延伸倒鳍20的沟槽13上还能形成柵极30，最终制得嵌埋式柵极30排列密集化的场效晶体管。
本发明的实施例还提出一种半导体芯片装置，包括：如上所述任意技术方案可能组合的场效晶体管结构;或者,其他实施例包括配合参阅图20使用的场效晶体管结构包括:位于处理表面11下的漏极外延层10、位于所述处理表面11上的表面金属层60以及嵌入于所述漏极外延层10内顶部具有高低差的源极延伸倒鳍20、叠置于低区所述源极延伸倒鳍20的柵极30;所述柵极30的两侧各形成有成对由所述表面金属层60至所述漏极外延层10内部并联的对称型沟道，所述表面金属层60割裂为源极金属垫61与柵极金属垫62，所述源极金属垫61接触连接至高区的所述源极延伸倒鳍20，所述柵极金属垫62接触连接至所述柵极30;优选的,所述漏极外延层10内形成有源层40,所述有源层40包括位于底层的沟道层41、位于所述沟道层41在所述柵极30两侧上方的源极领域结42,所述源极领域结42具有离子注入形成的收敛底部,用于连接沟槽13凹陷区内的所述源极金属垫61至对应柵极30两侧的沟道层41;更优选的,所述有源层40还包括位于顶层的欧姆接触层43,分隔于所述柵极30之间且显露于所述处理表面11,以供所述表面金属层60的接触接合,所述欧姆接触层43的厚度小于所述源极领域结42的下沉深度。
实施例的基础原理为：利用顶面高低差位差的源极延伸倒鳍20,图中具有低区顶面21的源极延伸倒鳍20的上方能在叠置柵极30,图中具有高区顶面22的源极延伸倒鳍20的上方不叠置柵极30,而能直接与源极金属垫61电接触,使得具有低区顶面21的源极延伸倒鳍20的区域晶体管功能不受到源极金属垫61的电连接接触影响,具有高区顶面22的源极延伸倒鳍20的区域不具有晶体管功能。
优选示例中,通过位于所述沟道层41在所述柵极30两侧上方的源极领域结42具有离子注入形成的收敛底部,连接沟槽13凹陷区内的所述表面金属层60至对应柵极30两侧的沟道层41,表面金属层60与源极领域结42的结合部位位于所述沟槽13开口两侧的角隅,达到优于平面结合的接触。
优选示例中,通过有源层40顶层的欧姆接触层43分隔于所述柵极30之间且显露于所述处理表面11,增加与所述表面金属层60的接触接合,所述欧姆接触层43的厚度小于所述源极领域结42的下沉深度,所述源极领域结42的下沉深度小于所述有源层40的厚度,使所述有源层40的纵向沟道长度为可调整,纵向沟道能在所述有源层40内以所述欧姆接触层43分离。
本具体实施方式的实施例均作为方便理解或实施本发明技术方案的较佳实施例，并非依此限制本发明的保护范围，凡依本发明的结构、形状、原理所做的等效变化，均应被涵盖于本发明的请求保护范围内。

Claims (10)

1.一种嵌埋式柵极顶面接触的场效晶体管结构，其特征在于，包括：
漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，所述处理表面除了台面区与柵极区还额外定义有接触区，由所述处理表面形成有相互平行的沟槽，所述沟槽的内壁第一次绝缘处理，所述沟槽延伸穿过所述台面区并连接到所述接触区与所述柵极区，所述沟槽的底部内设置源极延伸倒鳍，以分段回蚀所述源极延伸倒鳍方式使所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度凹陷于所述处理表面，所述沟槽的内壁上部两侧与所述源极延伸倒鳍的顶面第二次绝缘处理，在所述台面区与所述柵极区的所述沟槽内设置有位于回蚀后所述源极延伸倒鳍上的柵极，所述源极延伸倒鳍的布局区域与所述柵极重迭在所述台面区与所述柵极区,所述源极延伸倒鳍还相异延伸在所述接触区,使所述源极延伸倒鳍在所述接触区的填槽顶面高度高于所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度;
有源层，形成于所述漏极外延层中，所述有源层的深度小于所述柵极的两侧底缘;
内介电层，形成于所述柵极上,使所述柵极为嵌埋结构,所述内介电层在所述柵极区开设有柵极接触孔;
表面金属层，形成于所述漏极外延层上，所述表面金属层基于所述台面区与所述柵极区的划分割裂为源极金属垫与柵极金属垫，所述源极金属垫除了覆盖所述台面区还覆盖所述接触区，经由所述接触区电连接至所述源极延伸倒鳍，所述柵极金属垫覆盖所述柵极区，透过在所述柵极接触孔的填充连接所述柵极。
2.根据权利要求1所述的场效晶体管结构，其特征在于，所述有源层由所述漏极外延层的所述处理表面内化形成，所述内介电层凹陷于所述处理表面,所述表面金属层直接覆盖于所述内介电层与所述台面区;所述内介电层还形成于所述源极延伸倒鳍在所述接触区的顶面上,使所述源极延伸倒鳍为嵌埋结构,所述内介电层在所述接触区开设有源极接触孔,所述源极金属垫透过在所述源极接触孔的填充连接所述源极延伸倒鳍。
3.根据权利要求2所述的场效晶体管结构，其特征在于，所述有源层包括位于顶层的欧姆接触层,分隔于所述沟槽之间且显露于所述处理表面;优选的,所述有源层还包括沟道层、位于所述沟道层在沟槽开口两侧的源极领域结,所述源极领域结具有离子注入形成的收敛底部,用于连接沟槽凹陷区内的所述源极金属垫至对应柵极两侧的沟道层,所述源极领域结的下沉深度大于所述欧姆接触层的厚度且与所述沟道层的极型相反。
4.根据权利要求1所述的场效晶体管结构，其特征在于，所述源极延伸倒鳍与所述衬底外延层之间的绝缘厚度大于所述柵极的表面至所述衬底外延层的柵氧厚度;所述柵极的底部与所述源极延伸倒鳍之间形成有第一隔离氧化层,所述柵极的顶部与所述表面金属层之间形成有第二隔离氧化层,以分别增加同槽内个别隔离厚度。
5.根据权利要求4所述的场效晶体管结构，其特征在于，所述第一隔离氧化层与所述第二隔离氧化层分别由个别的第一自对准硬掩膜层与第二自对准硬掩膜层所构成。
6.根据权利要求5所述的场效晶体管结构，其特征在于，所述有源层位于所述沟槽开口两侧的源极领域结的图形化是基于所述第二自对准硬掩膜层在所述台面区上的自对准掩膜体所定义的。
7.根据权利要求1-6中任一项所述的场效晶体管结构，其特征在于，所述柵极金属垫通过所述柵极接触孔与所述柵极电连接,所述源极金属垫通过所述源极接触孔与所述源极延伸倒鳍电连接，所述漏极衬底的所述背面设置有漏极金属垫，在所述柵极的两侧纵向沟道效应下，来自所述源极金属垫的电子流在所述处理表面上分流沿着所述沟槽上半部的侧壁轮廓的对称侧移动到所述沟槽下半部之间的所述漏极衬底，均匀在所述漏极衬底的所述背面。
8.一种嵌埋式柵极顶面接触的场效晶体管结构的制造方法，其特征在于，包括：
提供漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，所述处理表面除了台面区与柵极区还额外定义有接触区，由所述处理表面刻蚀形成相互平行的沟槽，所述沟槽延伸穿过所述台面区并连接到所述接触区与所述柵极区;
在所述处理表面与所述沟槽内形成第一效应氧化层，使所述沟槽的内壁第一次绝缘处理;
以沉淀填充方式在所述沟槽的底部内设置源极延伸倒鳍，并以分段回蚀所述源极延伸倒鳍方式去除所述源极延伸倒鳍与所述第一效应氧化层在所述台面区与所述柵极区中包括所述处理表面上与所述沟槽上半部的部位，使所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度凹陷于所述处理表面;
在所述处理表面上与所述沟槽的凹陷空间内形成第二效应氧化层，使所述沟槽的内壁上部两侧与对应的所述源极延伸倒鳍的顶面第二次绝缘处理;
以沉淀填充方式在所述沟槽剩余空间内设置柵极，所述柵极位于所述源极延伸倒鳍上并回蚀凹陷于所述处理表面，所述源极延伸倒鳍的布局区域与所述柵极重迭在所述台面区与所述柵极区,所述源极延伸倒鳍还相异延伸在所述接触区,使所述源极延伸倒鳍在所述接触区的填槽顶面高度高于所述源极延伸倒鳍在所述台面区与所述柵极区的填槽顶面高度;
在所述漏极外延层的所述处理表面下以能量注入方式形成有源层，所述有源层的深度小于所述柵极的两侧底缘;
以沉淀覆盖方式在所述柵极上形成内介电层,使所述柵极为嵌埋结构;
所述内介电层在所述柵极区形成柵极接触孔;
在所述漏极外延层上形成表面金属层，所述表面金属层基于所述台面区与所述柵极区的划分割裂为源极金属垫与柵极金属垫，所述源极金属垫除了覆盖所述台面区还覆盖所述接触区，经由所述接触区电连接至所述源极延伸倒鳍，所述柵极金属垫覆盖所述柵极区，透过在所述柵极接触孔的填充连接所述柵极。
9.根据权利要求8所述的场效晶体管结构的制造方法，其特征在于，
在提供所述漏极衬底的步骤中,所述接触区相对远离所述柵极区,所述沟槽在所述接触区一体相接或不相接;
或/与,在形成所述第一效应氧化层的步骤中,包括：以热氧化方式在所述沟槽内形成所述第一效应氧化层的氧化层;之后以沉淀方式在所述沟槽内形成所述第一效应氧化层的淀积层;具体的，所述漏极衬底为导电型半导体晶圆，所述第一效应氧化层的材质包括氧化硅,所述源极延伸倒鳍的材质包括导电多晶硅;
或/与,在设置所述源极延伸倒鳍的步骤中,所述源极延伸倒鳍与所述第一效应氧化层的去除方法都包括个别的选择性全面刻蚀与图案刻蚀,图案刻蚀中所述接触区被遮盖;具体的,所述源极延伸倒鳍的材质包括导电多晶硅,所述第一效应氧化层的材质包括氧化硅;
或/与,在形成所述第二效应氧化层的步骤中,包括的前置步骤是：在所述处理表面上形成第一硬掩膜层,以遮盖所述处理表面以及所述源极延伸倒鳍具有高低差的顶部;刻蚀所述第一硬掩膜层,以形成位于低区所述源极延伸倒鳍上的第一隔离氧化层;
或/与,在形成所述第二效应氧化层的步骤中,所述第二效应氧化层具体为柵氧化层,以热氧化或热氧化加上淀积方式形成所述柵氧化层于所述沟槽剩余空间的内壁与所述处理表面上;
或/与,在形成所述有源层的步骤后,包括的后置步骤是：在所述处理表面上形成第二硬掩膜沉淀,以形成位于所述柵极上的第二隔离氧化层;所述第二隔离氧化层的形成同时斜角刻蚀,使所述第二硬掩膜沉淀在所述处理表面上形成为自对准掩膜体,所述第二效应氧化层在所述自对准掩膜体与所述第二隔离氧化层之间形成缺口;优选的,在所述自对准掩膜体形成之后,在所述自对准掩膜体与所述第二隔离氧化层的遮挡下透过所述缺口在所述漏极外延层对应所述沟槽开口两侧离子注入用于形成源极领域结的掺杂物;
或/与,在形成所述内介电层的步骤中，包括全面氧化层淀积与全面刻蚀，使所述内介电层的顶面不超过所述处理表面，以露出所述台面区;在形成所述内介电层的步骤后，还包括：对所述台面区离子注入，以形成位于所述有源层顶层的欧姆接触层,分隔于所述沟槽之间且显露于所述处理表面,以供所述表面金属层的接合;所述内介电层还形成于所述源极延伸倒鳍在所述接触区的顶面上,使所述源极延伸倒鳍为嵌埋结构,所述内介电层在所述接触区开设有源极接触孔,所述源极金属垫透过在所述源极接触孔的填充连接所述源极延伸倒鳍;
或/与,在形成所述表面金属层的步骤中，所述表面金属层还覆盖于所述内介电层上;在形成所述表面金属层的步骤后，对所述漏极衬底的背面进行晶背减薄与晶背金属化。
10.一种半导体芯片装置，其特征在于，包括：如权利要求1-7中任一项所述的一种嵌埋式柵极顶面接触的场效晶体管结构,或者,使用的场效晶体管结构包括:位于处理表面下的漏极外延层、位于所述处理表面上的表面金属层以及嵌入于所述漏极外延层内顶部具有高低差的源极延伸倒鳍、叠置于低区所述源极延伸倒鳍的柵极;所述柵极的两侧各形成有成对由所述表面金属层至所述漏极外延层内部并联的对称型沟道，所述表面金属层割裂为源极金属垫与柵极金属垫，所述源极金属垫接触连接至高区的所述源极延伸倒鳍，所述柵极金属垫接触连接至所述柵极;优选的,所述漏极外延层内形成有源层,所述有源层包括位于底层的沟道层、位于所述沟道层在所述柵极两侧上方的源极领域结,所述源极领域结具有离子注入形成的收敛底部,用于连接沟槽凹陷区内的所述源极金属垫至对应柵极两侧的沟道层;更优选的,所述有源层还包括位于顶层的欧姆接触层,分隔于所述柵极之间且显露于所述处理表面,以供所述表面金属层的接触接合,所述欧姆接触层的厚度小于所述源极领域结的下沉深度。
CN202110530881.8A 2021-05-15 2021-05-15 嵌埋式栅极顶面接触的场效晶体管结构及其制造方法 Active CN113284944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110530881.8A CN113284944B (zh) 2021-05-15 2021-05-15 嵌埋式栅极顶面接触的场效晶体管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110530881.8A CN113284944B (zh) 2021-05-15 2021-05-15 嵌埋式栅极顶面接触的场效晶体管结构及其制造方法

Publications (2)

Publication Number Publication Date
CN113284944A true CN113284944A (zh) 2021-08-20
CN113284944B CN113284944B (zh) 2022-03-18

Family

ID=77279317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110530881.8A Active CN113284944B (zh) 2021-05-15 2021-05-15 嵌埋式栅极顶面接触的场效晶体管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113284944B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725300A (zh) * 2021-08-30 2021-11-30 深圳真茂佳半导体有限公司 多源mos管共用栅极的芯片结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740395A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 半导体组件以及制造方法
CN102299078A (zh) * 2010-06-23 2011-12-28 株式会社东芝 半导体器件的制造方法
JP2012124425A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 縦型ゲート半導体装置の製造方法および縦型ゲート半導体装置
CN104022043A (zh) * 2014-06-16 2014-09-03 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
CN105702739A (zh) * 2016-05-04 2016-06-22 深圳尚阳通科技有限公司 屏蔽栅沟槽mosfet器件及其制造方法
CN105742185A (zh) * 2016-02-23 2016-07-06 深圳尚阳通科技有限公司 屏蔽栅功率器件及其制造方法
CN108649072A (zh) * 2018-02-09 2018-10-12 江苏捷捷微电子股份有限公司 一种低导通电阻的沟槽mosfet器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740395A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 半导体组件以及制造方法
CN102299078A (zh) * 2010-06-23 2011-12-28 株式会社东芝 半导体器件的制造方法
JP2012124425A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 縦型ゲート半導体装置の製造方法および縦型ゲート半導体装置
CN104022043A (zh) * 2014-06-16 2014-09-03 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
CN105742185A (zh) * 2016-02-23 2016-07-06 深圳尚阳通科技有限公司 屏蔽栅功率器件及其制造方法
CN105702739A (zh) * 2016-05-04 2016-06-22 深圳尚阳通科技有限公司 屏蔽栅沟槽mosfet器件及其制造方法
CN108649072A (zh) * 2018-02-09 2018-10-12 江苏捷捷微电子股份有限公司 一种低导通电阻的沟槽mosfet器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725300A (zh) * 2021-08-30 2021-11-30 深圳真茂佳半导体有限公司 多源mos管共用栅极的芯片结构及其制造方法

Also Published As

Publication number Publication date
CN113284944B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
JP5118270B2 (ja) 埋め込みゲートを有するｍｏｓゲート装置
US7906388B2 (en) Semiconductor device and method for manufacture
TWI485852B (zh) 帶有很高的基體-閘極擊穿和嵌入式雪崩箝位二極體的橫向超級接面元件
WO2019217445A1 (en) Shielded trench devices
US11594613B2 (en) Sawtooh electric field drift region structure for planar and trench power semiconductor devices
US7989886B2 (en) Alignment of trench for MOS
US20110156140A1 (en) Method for manufacturing a power device being integrated on a semiconductor substrate, in particular having a field plate vertical structure and corresponding device
EP1052690A2 (en) Process or forming MOS-gated devices having self-aligned trenches
JP2008546216A (ja) 電荷平衡電界効果トランジスタ
KR20190013455A (ko) 비휘발성 메모리(nvm)를 로직 또는 양극성 cmos dmos(bcd) 기술에 통합하는 밀봉 방법
US10249721B2 (en) Semiconductor device including a gate trench and a source trench
CN113410307B (zh) 场效晶体管结构及其制造方法、芯片装置
US11705506B2 (en) Lateral trench transistor device
JP2002026323A (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
CN113284944B (zh) 嵌埋式栅极顶面接触的场效晶体管结构及其制造方法
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
US20190221644A1 (en) Top Structure of Super Junction MOSFETS and Methods of Fabrication
US20230100800A1 (en) Shielded trench devices
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
CN113241374B (zh) 功率晶体管结构及其制造方法
CN104600119A (zh) 能实现电流双向流通的功率mosfet器件及其制造方法
CN113113473B (zh) 场效晶体管结构及其制造方法、芯片装置
CN215377415U (zh) 场效晶体管结构与芯片装置
TWI808856B (zh) 帶有遮罩電極的底部源極溝槽mosfet
US20230268421A1 (en) Method for auto-aligned manufacturing of a trench-gate mos transistor, and shielded-gate mos transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant