CN113284793B - 与p型碳化硅形成欧姆接触的方法 - Google Patents

与p型碳化硅形成欧姆接触的方法 Download PDF

Info

Publication number
CN113284793B
CN113284793B CN202110150064.XA CN202110150064A CN113284793B CN 113284793 B CN113284793 B CN 113284793B CN 202110150064 A CN202110150064 A CN 202110150064A CN 113284793 B CN113284793 B CN 113284793B
Authority
CN
China
Prior art keywords
silicon carbide
ions
type silicon
plasma
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110150064.XA
Other languages
English (en)
Other versions
CN113284793A (zh
Inventor
G·阿尔菲里
V·桑达拉莫西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Co ltd filed Critical Hitachi Energy Co ltd
Publication of CN113284793A publication Critical patent/CN113284793A/zh
Application granted granted Critical
Publication of CN113284793B publication Critical patent/CN113284793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种与p型碳化硅层(1)形成欧姆接触的方法包括：提供具有第一主侧面(18)和与第一主侧面(18)相反的第二主侧面(19)的p型碳化硅层(1)的步骤；从第一主侧面(18)向p型碳化硅层(1)注入离子，在第一主侧面(18)附近形成注入层(11)的步骤。该方法特征在于，通过等离子体浸没离子注入来执行将离子注入到p型碳化硅层(1)中的步骤，其中，将p型碳化硅层(1)浸没在包括第一离子(31)和第二离子(32)的等离子体(3)中，第一离子(31)是离子化的铝原子，第二离子(32)不同于第一离子(31)。

Description

与P型碳化硅形成欧姆接触的方法
技术领域
本发明涉及一种与p型碳化硅层形成欧姆接触的方法，尤其涉及一种无需退火即可与p型碳化硅层形成欧姆接触的方法。
背景技术
众所周知，碳化硅(SiC)具有用于大功率、高温和高频电子器件的引人注目的化学，物理和电子特性。特别地，与硅(Si)中的相应值比较，在碳化硅的4H多型体结构(4H-SiC)和碳化硅的6H多型体结构(6H-SiC)中更高的击穿电场强度、更高的导热率、更低的固有载流子浓度和更高的饱和漂移速度，使4H-SiC和6H-SiC成为功率半导体器件的理想材料。
为了能够在电子器件中使用碳化硅或将此类器件连接到电路中，必须在碳化硅和用于承载电流的金属(例如印刷电路、电线或任何其他适当的金属元件)之间建立适当的接触。适当的接触可使电荷轻松地在金属和碳化硅之间双向流动，而不会由于整流而阻塞或由于电压阈值而导致功耗过大。这种接触称为欧姆接触。欧姆接触的特点是对于施加的正电压和负电压具有线性和对称的电流-电压特性，以及相对较低的电阻。相反，肖特基接触具有整流特性，并且仅允许电流以一种极性流动。
金属与半导体之间的结是否表现为欧姆接触取决于肖特基势垒的高度(接触电势)，肖特基势垒为电子从半导体传递到金属所需的额外能量设定了阈值。为了形成出色的欧姆接触，必须最小化肖特基势垒，这需要使接触金属的功函数与半导体的功函数匹配。更具体地，为了用作与特定半导体的欧姆接触，理想地，接触金属的功函数应大于半导体的电子亲和力和带隙。
对于常见的多型体结构，碳化硅具有约2.8电子伏特(eV)至3.3eV的宽带隙，并且具有约4eV的高电子亲和力。因此，取决于载流子浓度，其功函数较大，其值为6eV以上。相反，大多数金属的功函数在4eV至5.5eV的范围内。因此，通过在碳化硅上沉积金属层而形成的接触通常会导致剩余的肖特基势垒高度的值为1eV或更高，因此具有非欧姆特性。对于例如硒化锌(ZnSe)、氮化镓(GaN)、金刚石、氮化硼(BN)、磷化镓(GaP)和氮化铝(AlN)的其他宽带隙半导体材料，也存在相同的问题。
因此，与碳化硅形成欧姆接触的方法通常包括在将金属层沉积在碳化硅上之后的高温退火过程(例如，在900℃或更高的温度下)。退火导致金属与碳化硅反应并形成硅化物、碳化物和/或三元相。这些化合物可以具有与碳化硅接近的电子亲和力，并且因此可以降低肖特基势垒高度和/或势垒厚度，从而获得触点的欧姆表现。
就结构特征和电性能而言，已经研究过多种用于与碳化硅形成欧姆接触的材料。镍(Ni)通常用于与n型碳化硅形成欧姆接触。沉积在n型碳化硅上并在大约900℃至1000℃的温度范围内进行退火的Ni膜可以提供良好的欧姆接触，其比接触电阻率值可低至约1·10-6Ωcm2。
由于肖特基势垒高度的值较大，因此与n型碳化硅相比，与p型碳化硅形成欧姆接触更困难。铝(Al)、钛(Ti)或它们的组合(例如，Al/Ti叠层或Al/Ti合金)被认为是p型碳化硅的潜在接触金属，并且经过1000℃以上的高温退火后，可以产生具有在1·10-4Ωcm2-1·10-5Ωcm2之间的比接触电阻率的欧姆接触。(参见J.Crofton等人的“Titanium andAluminum-Titanium ohmic contacts to p-type SiC”，《固态电子学》41，(1997)1725-1729；B.J.Johnson等人的“Mechanism of ohmic behavior of Al/Ti contacts to p-type 4H-SiC after annealing”，J.Appl.PHYS期刊，第95卷，(2004)5616-5620)。
但是，在已经高于800℃的退火温度下，铝基触点(Al触点)的顶层也容易氧化，即使在气流下进行快速热退火时，也会对触点的电气性能产生负面影响。(参见F.La Via等人的“Ohmic contacts to SiC”，《国际高速电子与系统杂志》，15 04，(2005)781-820)。为了形成抗氧化的基于Al/Ti的触点，已经提出了包含钯(Pd)的叠层序列，因为它具有很高的抗氧化能力(参见K.Vassilevski等人的“Phase formation at rapid thermal annealingof Al:Ti:Ni ohmic contacts on 4H-SiC”，材料科学工程B 80，(2001)370-373)。
此外，当与p型碳化硅层形成基于Al/Ti的接触时，由于需要高退火温度，因此存在尖峰的问题。尖峰是指由于硅(Si)扩散到金属化层中以及Al扩散到p型碳化硅层中而在p型碳化硅层中形成Al填充腔(称作尖峰)。当穿过下面的p-n结时，这些尖峰会对p-n结的质量产生负面影响，并可能导致泄漏电流增加或击穿电压降低。
具有如此高的退火温度的另一不利效果是，这可能导致触点的粗糙度增加，并且这在光刻对准期间会带来严重的问题。
而且，许多半导体器件，例如金属氧化物半导体场效应晶体管(MOSFET)，需要一层半导体氧化物(例如二氧化硅)。然而，与接触金属退火过程相关的高退火温度在这些氧化物层上施加高应力，这会损坏氧化物层或半导体-氧化物界面。可替代地，在形成氧化物层之前形成欧姆接触是不切实际的，因为用于形成氧化物层的氧化环境对金属接触具有不利影响。
鉴于上述问题，已经研究了旨在降低退火温度的多种替代方法，但是仅取得了相当有限的成功。例如，Ge/Ti/Al触点在超高真空下于600℃退火后已经显示出欧姆表现(平均比接触电阻率为1·10-4Ωcm2)，但是它们呈现出光致抗蚀剂加工所不希望的高表面粗糙度(参见T.Sakai的，“Ternary TiAlGe ohmic contacts for p-type 4H-SiC”，J.Appl.Phys期刊，第95卷，(2004)2187-2189)。通过依次蒸发Si/Co结构，通过在真空中的两步退火过程(分别在500℃和900℃)烧结而制成的结构，在4·10-6Ωcm2范围内实现了较低的比接触电阻率。但是，在1100℃的高温可靠性测试后，观察到烧结的Co/Si/SiC触点的电性能下降，这很可能是CoSi2层形态变化的结果(参见N.Lundberg等人的“Thermallystable low ohmic contacts to p-type 6H-SiC using cobalt silicides”，《固态电子》，第39卷，(1996)1559-1565)。
从US 5 409 859 A中进一步已知一种与碳化硅的欧姆接触，其中使用铂(Pt)代替Al作为接触金属，并且由于其作为贵金属的特性，这种接触金属可以经受退火同时保持欧姆接触的欧姆特性。其中，碳化硅在与铂的界面处以足够高的掺杂剂浓度(>1·1019cm-3)包括重掺杂的p型层，以减小铂和重掺杂层之间的界面处的耗尽区的宽度，以允许载流子(电子)隧穿界面传输。重掺杂层可以是外延层，或者可以通过例如US 5 087 576 A中所述的高温离子注入形成。根据该方法，在离子注入期间，将碳化硅加热到600℃或更高的温度，以防止在离子轰击期间碳化硅晶格的非晶化并最小化其损害。注入步骤之后，将掺杂层在1500℃的温度下退火，以促使注入的掺杂离子移动并占据取代的晶格位置，从而电活化注入的掺杂离子(活化步骤)。离子注入步骤可以在沉积铂的步骤之前或之后。此外，在将铂层沉积在碳化硅上之后，在例如高达900℃的温度下执行额外的铂退火步骤以形成硅化铂被认为是有利的。然而，该离子注入技术所需的设备是专用且昂贵的，并且与铝相比，铂也是专用且昂贵的。
鉴于上述情况，仍然需要一种与p型碳化硅层形成欧姆接触的方法，该方法可以减少器件的热预算。此外，需要一种有效且经济的与p型碳化硅层形成欧姆接触的方法。
发明内容
因此，本发明的目的是提供一种与p型碳化硅层形成欧姆接触的方法，该方法不一定需要退火步骤并且是有效且经济的。本发明的又一个目的是提供一种通过这种方法制造的半导体器件。
本发明的目的通过根据独立权利要求1的与p型碳化硅层形成欧姆接触的方法来实现。在从属权利要求中规定了本发明的进一步开发。
在根据本发明的方法的第一步骤中，提供具有第一主侧面和与第一主侧面相反的第二主侧面的p型碳化硅层。在第二步骤中，从第一主侧面向p型碳化硅层注入第一离子和第二离子，以在第一主侧面附近形成注入层。通过等离子体浸没离子注入(PIII)来执行将离子注入到p型碳化硅层中的步骤，其中，将p型碳化硅层(至少部分地)浸没在包括第一离子和第二离子的等离子体中，该第一离子是离子化的铝(Al)原子，该第二离子不同于该第一离子。该注入层和该p型碳化硅层之间的结是欧姆接触。
当使用包含离子化的铝原子和第二离子的等离子体通过等离子体浸没离子注入将离子注入p型碳化硅层时(例如，包含元素铝(Al)的离子化分子，包含元素Al的离子化化合物和/或不包含元素Al的离子化分子)，然后，即使不执行高温退火步骤，如此形成的注入层也与p型碳化硅层形成欧姆接触。这是令人惊讶的，因为当使用常规的离子束注入技术将铝离子注入到p型碳化硅层中时(例如，US 5 087 576 A中描述的那一种)，如果不执行高温退火步骤(活化步骤)，就无法观察到这种表现。
如本领域技术人员所知，常规使用的离子束注入技术是高精度的注入工具，其以精确的能量注入已限定荷质比的离子。在常规的离子束注入技术中，通过从等离子体中提取离子并使用跨单个或多个孔径栅格系统的电场来加速离子，从离子束源中获得高能离子束。为了仅注入特定种类的离子(例如仅离子化的铝原子)，提取的离子还经历磁离子电荷和质量分离。由于离子束的横截面通常比要注入的目标区域小，因此离子束在目标的表面区域上进行光栅扫描以获得具有足够剂量均匀性的较大注入区域。由于该技术的视线性质，需要操纵器平台，该操纵器平台可以支撑目标以使其在光束中旋转，从而可以注入目标的所有侧面。这增加了成本和复杂性，限制了可注入目标的最大尺寸，并且增加了获得相对较大目标的所有目标表面令人满意的注入所需的总时间。
等离子体浸没离子注入(PIII)已发展为具有降低的复杂性的替代注入方法。在等离子体浸没离子注入技术中，将要注入的目标浸没在从源产生的等离子体中，并施加负高压，以便在目标和等离子体之间形成保形的电护套(空间电荷层)。位于护套中的离子或从等离子体侧进入护套的离子会被护套的电场加速并在它们撞击目标时被注入目标。鉴于本发明，并且与常规离子束注入技术相反，在PIII中不进行质量和/或电荷分离，其结果是包含在等离子体中并受到电场作用的各种带正电的离子(例如第一离子和第二离子)被注入目标中。迄今为止，等离子体浸没离子注入技术仅被认为是掺杂技术，但尚未用于形成与p型碳化硅层的欧姆接触。
尽管发明人不希望受任何特定理论的束缚，但似乎在等离子体浸没离子注入技术中从源产生的铝等离子体(即包含铝离子的等离子体)除离子化的铝原子(第一离子)外，还包括其他几种离子种类(第二离子，例如离子化的化合物、原子和/或分子)，当与离子化的铝原子一起注入p型碳化硅层中时，形成具有欧姆特性的铝和碳化硅基接触(Al/SiC触点)。可以理解发生这种情况的原因是，当这些第一离子和这些第二离子一起注入时，会形成铝基化合物(例如硅化物、碳化物和/或三元相)，并且具有更好的电子亲和力，例如更靠近p型碳化硅层之一的电子亲和力，从而降低了肖特基势垒的高度。然而，当由于基于质量和/或电荷的分离而出现常规离子束注入技术中的情况时，即仅注入单一类型的离子(例如，离子化的铝原子)时，不会形成此类化合物，并因此会出现整流表现。
鉴于上述内容，在一个示例性实施方式中，通过等离子体浸没离子注入将离子注入碳化物层的步骤包括：将p型碳化硅层放置在封闭室中的步骤；从包含铝的源中产生浸没p型碳化硅层的包含所述第一离子和所述第二离子的所述等离子体的步骤；独立于产生等离子体的步骤，在p型碳化硅层和地电势之间施加负电压，使等离子体中的第一离子和第二离子从包围p型碳化硅层的等离子体朝着p型碳化硅层以足够将第一离子和第二离子注入到p型碳化硅层中的离子能量加速的步骤。
在一个示例性实施方式中，第二离子包括碳和氢中的至少一个，并且等离子体中碳和氢中的至少一个的浓度等于或高于等离子体中铝的浓度。
在此以及随后的内容中，特定元素(例如Al、H或C)的浓度是指定义的体积中该元素的原子数(包括该元素的离子化的原子)除以定义的体积。
在示例性实施方式中，源是气体，并且至少包括铝和碳。该气体还可包含氢。例如，气体包括三甲基铝、三乙基铝、三-1-丁基铝和三甲基(三仲丁氧基)铝中的一种或其任意混合物。
根据本发明的示例性实施方式，等离子体包括氮(N)和氯(Cl)，并且氮浓度为等离子体中的铝浓度的10％以下，并且等离子体中的氯的浓度小于等离子体中铝的浓度。当将氮和/或氯注入到p型碳化硅层中时，可以引起补偿效果。通过将等离子体中氮和氯的浓度保持在上述值以下，可以防止或至少减轻这些补偿效果。
根据本发明的示例性实施方式，加速的离子以小于10keV的能量撞击第一主侧面。
根据本发明的示例性实施方式，所施加的电压在1kV和10kV之间，例如在3kV和7kV之间。
根据本发明的示例性实施方式，注入层形成为具有至少1·1018cm-3或至少1·1019cm-3的最小铝浓度。当注入层的铝浓度至少为1·1018cm-3时，可以改善由此形成的欧姆接触的电性能。
根据本发明的示例性实施方式，在所述离子注入步骤之后，还有在与注入层直接接触的第一主侧面上形成金属层的步骤。金属层包括本领域已知的接触金属之一，例如，铝(Al)、铂(Pt)、钛(Ti)、铜(Cu)、金(Au)、镍(Ni)等，或其混合物或合金。与现有技术相比，不一定需要金属层来实现触点的欧姆特性，而可以例如用作连接界面，如用于促进第二器件的连接。因此，与现有技术相比，金属层也不一定需要退火，因此例如可以可移除地连接到注入层，例如，它可以是不经退火的就压在注入层上的金属板或金属丝。然而，如果需要的话，金属层也可以不可移除地连接到注入层，例如沉积在注入层上或结合到注入层上，如通过铜(Cu)进行引线键合。本发明提供的这种灵活性在器件设计和制造中提供了显著的优点。
如上所述，根据本发明的方法，在离子注入步骤之后不需要高温退火步骤来活化注入的离子。令人惊讶地，如发明人所发现的，这样的高温活化步骤甚至可能使触电的欧姆表现变差，或完全阻止其欧姆表现。尽管发明人不希望受任何特定理论的束缚，但似乎这可能是由于以下事实：在等离子体浸没离子注入步骤中在注入层中形成的化合物(例如碳化铝)具有较低的热稳定性，因此它们在活化步骤中的高温下会分解。
因此，根据本发明的一方面，在注入步骤期间和之后以及在形成金属层的步骤之前，将p型碳化硅层的温度保持在1300℃以下或1000℃以下。换句话说，不执行活化步骤。根据一个示例性实施方式，在离子注入步骤期间和之后，p型碳化硅层的温度始终保持在1300℃以下或1000℃以下。
如上所述，与现有技术相比，当形成欧姆接触时，金属层也不一定需要退火以获得欧姆表现。并且，由于离子能量低于常规离子束注入技术中的离子能量，因此无需将p型碳化硅层加热到高温以防止在离子注入过程中p型碳化硅层的晶格的非晶化并使对晶格的破坏最小化。因此，根据本发明的一方面，在离子注入步骤期间，将p型碳化硅层的温度保持在500℃以下或100℃以下，并且在金属层形成步骤之后保持在800℃以下或100℃以下。根据示例性实施方式，在离子注入步骤期间和之后，p型碳化硅层的温度超过500℃或100℃的累积持续时间小于两分钟。
根据另一个示例性实施方式，金属层中铝的浓度小于1·1013cm-3，钛的浓度小于2·1011cm-3，镍的浓度小于1·1011cm-3，或金属层中没有铝、钛或镍。
根据本发明的一方面，该方法是用于制造功率半导体器件的欧姆接触，该功率半导体器件例如是p-i-n二极管、肖特基二极管、结势垒肖特基二极管(JBS)、绝缘栅双极型晶体管(IGBT)、双极结型晶体管(BJT)或晶闸管。
根据本发明的一个方面，本发明涉及一种包括根据本发明的方法制造的欧姆接触的功率半导体器件。
附图说明
在考虑以下结合附图对本发明的详细描述后，本发明的前述和其他目的、优点和特征，以及实现本发明的方式将变得更加显而易见，其中：
图1A示出了提供p型碳化硅层的步骤的截面图；
图1B示出了在p型碳化硅层的第一主侧面处注入离子的步骤的截面图；
图1C示出了包括注入层的p型碳化硅层的截面图；
图1D示出了在与注入层直接接触的p型碳化硅层的第一主侧面上形成金属层的步骤的截面图；
图2示出了示例性等离子体浸没离子注入装置的截面图；
图3示出了根据本发明的方法形成的Al/SiC触点的I-U图，并与通过常规离子束注入形成的Al/SiC触点进行了比较；
图4示出了作为根据本发明的方法制造的功率半导体器件的示例的p-i-n二极管的截面图。
附图中使用的附图标记及其含义总结在附图标记列表中。通常，在整个说明书中相似的元件具有相同的附图标记。所描述的实施方式仅作为示例，并不限制本发明的范围。
具体实施方式
图1A-1D示出了根据示例性实施方式的与p型碳化硅层形成欧姆接触的方法的步骤。在图1A所示的第一步骤中，提供具有第一主侧面18和与第一主侧面相反的第二主侧面19的p型碳化硅层1。p型碳化硅层1可以包括体单晶和/或外延层，并且可以是任何多型体结构，例如4H-SiC或6H-SiC。p型碳化硅层1例如掺杂有铝和/或硼。p型碳化硅层1的p型掺杂可以通过任何已知方法来执行，例如离子注入，通过在生长室中包括p型掺杂剂源气体在生长期间共掺杂，在未掺杂的碳化硅层上沉积(例如通过溅射、化学气相沉积、蒸发等)掺杂剂并接着进行退火以将掺杂剂扩散到未掺杂的碳化硅层中，等等。p型碳化硅层1的峰值掺杂浓度可以例如在1·1014cm-3至1·1018cm-3的范围内。
在图1B所示的第二步骤中，从第一主侧面向p型碳化硅层1注入第一离子和第二离子，以在第一主侧面18上形成注入层11(如图1C所示)。离子注入通过等离子体浸没离子注入(PIII)完成，并且等离子体包含第一离子31和第二离子32。第一离子31是离子化的铝原子。第二离子32与第一离子31不同，并且是例如包含铝的离子化的分子，不包含铝的离子化的分子或不是铝的离子化的原子。鉴于此，应当理解，第二离子32可以包括几种不同的离子种类，而第一离子31由离子化的铝原子组成。
在图2中描绘了示例性等离子体浸没离子注入(PIII)装置的示意图。该装置包括具有例如不锈钢或铝的导电壁的封闭室2。封闭室2的内部通过与封闭室2的内部连通的真空泵(未示出)被抽空到封闭室2内的工作压力达到例如大约1·10-4mbar的量级。组成封闭室2的所有壁都电连接在一起，并通过电线81连接到地8。将目标15(例如，p型碳化硅层1)安装在封闭室2的内部，与封闭室2的所有壁间隔开，并安装在导电支撑臂92的端部的平台91上。支撑臂92将目标15保持在固定位置，并且例如通过电夹具(未示出)与目标15电接触。支撑臂92和平台91的部分可以被电绝缘覆盖，从而离子不会被它们吸引。支撑臂92通过绝缘体(未示出)与支撑臂92所通过的封闭室2的导电壁电绝缘，绝缘体还形成为对支撑臂92所通过的封闭室2的壁提供气密密封。电压源7用于通过电线82向支撑臂92施加电压(例如恒定电压或重复电压脉冲)，以相对于封闭室2的壁对目标15产生负偏压。因此，在目标15和地电势之间施加负电压，由于该负电压，包含在目标15周围的等离子体3(例如，将目标15浸没其中的等离子体3)中的正离子(例如，第一离子31和第二离子32)朝着目标15加速并在撞击时注入到目标15中。施加的电压确定注入能量。施加的负电压可以例如使得离子(例如第一离子和第二离子32)被加速以具有小于10keV的能量，例如在5keV和10keV之间的范围内。施加的负电压例如在1kV至10kV的范围内。注入剂量例如在1·1014cm-2至1·1017cm-2的范围内。
目标15周围的等离子体3由等离子体生成系统26产生。如本文中所理解的，等离子体3是在随机方向上移动的自由带电粒子的集合，并且平均(即，总体上)是电中性的，但是具有高导电性。目标15周围的等离子体3包含离子化的铝原子(第一离子31)，并且可以通过离子化包含要注入的所需种类的中性源气体(前体)生成，例如，通过加热或使源气体经受强电磁场。等离子体3还可包括中性原子和/或中性分子。除第一离子31外，等离子体3还包括第二离子32。第二离子32取决于所使用的源气体，并且可以包括不同的离子种类。例如，第二离子32可以以离子化的原子的形式和/或以离子化的分子的形式包括碳(C)和/或氢(H)，并且等离子体3中C和/或H的浓度可以是等于或高于等离子体3中Al的浓度。由于目标15被等离子体3包围(浸没)，所以等离子体3中包含的第一离子31和第二离子32不能被电荷和/或质量分开(与传统的离子束注入比)，也因此，它们被一起注入目标15中(这也在图1B中示出)。换句话说，第一离子31和第二离子32同时被注入到目标15中。这里，同时并不一定意味着每个第一离子31都在与将第二离子32注入到目标15中时完全相同的时间点注入到目标15中，而是区别于首先注入第一离子31然后仅在注入第一离子31之后才注入第二离子32的注入方式。
而且，在示例性实施方式中，等离子体中的氮(N)浓度可以为等离子体中Al的浓度的10％或更少，并且等离子体中的氯(Cl)浓度可以小于等离子体中的Al的浓度。这样，由于N和Cl是SiC中的施主，并且可以补偿在其上形成欧姆接触的p型碳化硅层1中的受主，因此可以改善接触的电性能。
如图2所示，等离子体3可以远离目标15而产生，或者可以通过使目标15周围的源气体离子化而产生。由此，目标15可以用作电极。产生等离子体3所基于的源气体包括Al，以及例如，C和H，并且可以是例如三甲基铝、三乙基铝、三-1-丁基铝和三甲基(三仲丁氧基)铝中的一种，或其任何混合物。也可以想到其他的包含Al的金属有机化合物。由三甲基铝产生的等离子体3可以包括例如Al、Al(CH3)3、Al2H7-、Al(CH3)3H-。从源气体产生等离子体的各种方式在本领域中是已知的，并且可以在本文中用于等离子体生成系统26。示例是热离子放电、脉冲辉光放电、RF等离子体放电、微波等离子体放电等。热离子放电基于来自热阴极的电子发射，其通过背景气体的离子化产生等离子体。在RF等离子体放电中，通过在源气体中电容性或电感性地耦合电功率来产生等离子体。在辉光放电中，通过电流经过气体形成等离子体，在微波放电中，通过微波生成等离子体。
在注入工艺期间和之后，p型碳化硅层1的温度保持在1300℃以下或1000℃以下，以防止注入到注入层11中的离子的活化。如果需要，也可以在500℃以下或100℃以下的温度或室温下进行注入。由于用于在注入期间加热目标的设备昂贵，因此在如此低的温度下执行注入的能力可以降低成本并提高工艺效率。此外，当将p型碳化硅层1加热至高温时，必须以不产生裂纹的速率对其进行加热和冷却，从而减慢制造过程。
图1C示出了通过等离子体浸没离子注入(PIII)过程注入到p型碳化硅层1中的注入层11。注入层11包含Al。注入层11中的Al的浓度例如为至少1·1018cm-3或至少1·1019cm-3，但是，由于溶解度的原因低于1·1021cm-3。注入层11的厚度，例如小于30nm。此处及之后的层厚度是指该层的上表面和下表面之间的距离，厚度方向是指垂直于该层的方向，即垂直于p型碳化硅层1的第一主侧面18和第二主侧面19的方向。
在离子注入步骤之后，如果需要，可以在与注入层11接触的p型碳化硅层1的第一主侧面18上形成金属层21。金属层21例如形成为使得其不可移除地连接至注入层11，例如通过溅射、化学气相沉积、键合或本领域通常使用的其他工艺。在不同的实施方式中，金属层21可以例如被压靠在注入层11上，使得其可移除地连接到注入层11。金属层21可以例如是电路金属化或导线。金属层21的金属几乎可以是通常用于形成电接触的任何金属，其具有适当高的熔点和蒸气压并且不会与基板材料发生不利的相互作用。例如，金属层21可以包括铝(Al)、铂(Pt)、钛(Ti)、铜(Cu)、金(Au)、镍(Ni)等中的一种，或其组合(混合物或合金)。
根据另一个示例性实施方式，金属层21基本上没有铝、钛和镍。例如，在金属层21中，铝的浓度小于1·1013cm-3，钛的浓度小于2·1011cm-3，镍的浓度小于1·1011cm-3。根据另一个示例性实施方式，金属层21也可以完全没有铝、钛和镍。
重要的是，当形成欧姆接触时，不需要对金属层21进行退火以实现接触的欧姆表现。然而，如果需要，可以设置金属层21，只要将热负荷保持得足够低以防止通过等离子体浸没离子注入在注入层11中形成的化合物的分解。可以在不破坏其欧姆特性的情况下，在例如1000℃或更低的温度下退火10分钟。因此，在器件设计和制造方面增加了的灵活性。
图3显示了根据本发明的通过在室温(RT)下使用三甲基铝作为前体通过5kV等离子体浸没离子注入(PIII)处理具有p型导电性(～3-5·1015cm-3)的成长的4H-SiC样品而形成的铝/碳化硅(Al/SiC)触点的I-U图。注入剂量为1·10-16cm-2。没有进行退火。还示出了没有执行退火步骤的情况下通过常规离子束注入(IBI)形成的Al/SiC触点的I-U图。欧姆表现仅在通过根据本发明的方法注入的样品中发现。
图4示出了作为根据本发明的方法制造的包括欧姆接触的功率半导体器件的示例性实施方式的p-i-n二极管100。二极管100包括SiC衬底14，从衬底14的第一侧到衬底14的与第一侧相反的第二侧依次包括p型层1、n-型层12和n型层13。其中，n-型碳化硅层12具有比n型碳化硅层13更低的掺杂浓度。在第二侧，在n型层13上，二极管100包括阴极层22，其与n型碳化硅层13形成欧姆接触。可以通过常规方法制造。二极管100在p型碳化硅层1的第一侧上包括阳极层23，阳极层23根据本发明的方法被制造以形成与p型层1的欧姆接触。根据该方法，阳极层23是注入层11。另外，如果需要，可以在注入层11上形成如上所述的附加金属层(图4中未示出)，以促进与器件的连接。
另外，在另一个示例性实施方式中，与p型碳化硅层1形成欧姆接触的方法可以是制造功率半导体的方法的一部分，该功率半导体例如是肖特基二极管、结势垒肖特基二极管、绝缘栅双极型晶体管、双极结型晶体管或晶闸管。
应当注意，术语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除复数。同样，可以组合结合不同实施方式描述的元件。
附图标记列表
1 p型碳化硅层
2 封闭室(PIII装置的)
3 等离子体(目标周围)
7 电压源
8 地
11 注入层
12 n-型碳化硅层
13 n型碳化硅层
15 目标
18 第一主侧面
19 第二主侧面
21 金属层
22 阴极层
23 阳极层
26 等离子体发生器
31 第一离子
32 第二离子
81 电线
82 电线
91 平台
92 支撑臂
100 p-i-n二极管

Claims (15)

1.一种与p型碳化硅层形成欧姆接触的方法，所述方法包括以下步骤：
提供具有第一主侧面(18)和与所述第一主侧面(18)相反的第二主侧面(19)的所述p型碳化硅层(1)；
从所述第一主侧面(18)向所述p型碳化硅层(1)注入第一离子(31)和第二离子(32)，以在所述第一主侧面(18)处形成注入层(11)；
其特征在于，通过等离子体浸没离子注入来执行将所述离子注入到所述p型碳化硅层(1)中的步骤，其中，将所述p型碳化硅层(1)浸没在包括所述第一离子(31)和所述第二离子(32)的等离子体(3)中，所述第一离子(31)是离子化的铝原子，所述第二离子(32)不同于所述第一离子(31)。
2.根据权利要求1的方法，其中将所述离子注入到所述p型碳化硅层(1)中的步骤包括：
将所述p型碳化硅层(1)放置在封闭室(2)中；
从包含铝的源中产生包含所述第一离子(31)和所述第二离子(32)的所述等离子体(3)，所述p型碳化硅层(1)浸没在所述等离子体中；
然后，独立于产生所述等离子体(3)的步骤，在所述p型碳化硅层(1)和地电势(8)之间施加负电压，使所述等离子体(3)中的所述第一离子(31)和所述第二离子(32)从包围所述p型碳化硅层(1)的所述等离子体(3)朝着所述p型碳化硅层(1)以足够将所述第一离子(31)和所述第二离子(32)注入到所述p型碳化硅层(1)中的离子能量加速。
3.根据权利要求2所述的方法，其中，所述源是包括铝和碳的气体。
4.根据权利要求3所述的方法，其中，所述气体包括三甲基铝、三乙基铝、三-1-丁基铝和三甲基(三仲丁氧基)铝中的至少一种。
5.根据前述权利要求中任一项所述的方法，其中，所述第二离子(32)包括碳和氢中的至少一个，并且所述等离子体(3)中碳和氢中的至少一个的浓度等于或高于所述等离子体(3)中铝的浓度。
6.根据权利要求5所述的方法，其中，所述等离子体(3)包括氮和氯，并且所述等离子体中的氮的浓度为所述等离子体(3)中的铝浓度的10％或更低，并且所述等离子体(3)中的氯的浓度小于所述等离子体中铝的浓度。
7.根据权利要求2至4中任一项所述的方法，其中，被加速的离子以小于10keV的能量撞击到所述第一主侧面(18)上。
8.根据权利要求1至4中的任一项所述的方法，其中，所述注入层(11)形成为具有至少1·1018cm-3的最小铝浓度。
9.根据权利要求1至4中任一项所述的方法，其中，在所述离子注入步骤之后，进一步包括在与所述注入层(11)接触的所述第一主侧面(18)上形成金属层(21)的步骤。
10.根据权利要求9所述的方法，其中，在所述离子注入步骤期间和之后以及在形成所述金属层的步骤之前，将所述p型碳化硅层(1)的温度保持在1300℃以下或1000℃以下。
11.根据权利要求9所述的方法，其中，所述金属层(21)没有铝、钛和镍。
12.根据权利要求9所述的方法，其中，所述金属层(21)包括铝、钛和镍，并且所述金属层(21)中的铝的浓度小于1·1013cm-3，所述金属层(21)中钛的浓度小于2·1011cm-3，并且所述金属层(21)中的镍的浓度小于1·1011cm-3。
13.根据权利要求10所述的方法，其中，在所述离子注入步骤期间，将所述p型碳化硅层(1)的温度保持在500℃以下或100℃以下；并且其中，在所述金属层形成步骤之后，将所述p型碳化硅层(1)的温度保持在800℃以下或100℃以下。
14.一种用于制造功率半导体器件的制造方法，所述制造方法包括根据权利要求1至13中的任一项所述的方法。
15.根据权利要求14所述的制造方法，其中，所述功率半导体器件是p-i-n二极管、肖特基二极管、结势垒肖特基二极管、绝缘栅双极型晶体管、双极结型晶体管或晶闸管。
CN202110150064.XA 2020-02-03 2021-02-02 与p型碳化硅形成欧姆接触的方法 Active CN113284793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20155173.6 2020-02-03
EP20155173.6A EP3859767B1 (en) 2020-02-03 2020-02-03 Method for forming an ohmic contact to p-type silicon carbide

Publications (2)

Publication Number Publication Date
CN113284793A CN113284793A (zh) 2021-08-20
CN113284793B true CN113284793B (zh) 2024-03-26

Family

ID=69467436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110150064.XA Active CN113284793B (zh) 2020-02-03 2021-02-02 与p型碳化硅形成欧姆接触的方法

Country Status (4)

Country Link
US (1) US11456175B2 (zh)
EP (1) EP3859767B1 (zh)
JP (1) JP7031030B2 (zh)
CN (1) CN113284793B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439721A (en) * 1987-08-06 1989-02-10 Fuji Electric Co Ltd Introduce method for impurity to semiconductor
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
CN1071636A (zh) * 1991-10-16 1993-05-05 罗纳-普朗克农业有限公司 封口包装
WO1994006153A1 (en) * 1992-09-10 1994-03-17 Cree Research, Inc. Ohmic contact structure between platinum and silicon carbide
JPH0982663A (ja) * 1995-09-13 1997-03-28 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2004158702A (ja) * 2002-11-07 2004-06-03 C Tekku:Kk 半導体装置製造方法
WO2010065099A1 (en) * 2008-12-02 2010-06-10 University Of Central Florida Energy conversion device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357225Y2 (zh) * 1987-09-03 1991-12-26
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US6406998B1 (en) 1996-02-05 2002-06-18 Micron Technology, Inc. Formation of silicided contact by ion implantation
US7754605B2 (en) * 2006-06-30 2010-07-13 Sandisk 3D Llc Ultrashallow semiconductor contact by outdiffusion from a solid source
JP6988216B2 (ja) * 2017-07-12 2022-01-05 富士電機株式会社 半導体装置の製造方法
US11211248B2 (en) * 2018-02-28 2021-12-28 Abb Power Grids Switzerland Ag SiC electronic device fabricated by Al/Be co-implantation
CN111785620A (zh) * 2020-07-13 2020-10-16 同辉电子科技股份有限公司 一种P型SiC欧姆接触电极的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439721A (en) * 1987-08-06 1989-02-10 Fuji Electric Co Ltd Introduce method for impurity to semiconductor
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
CN1071636A (zh) * 1991-10-16 1993-05-05 罗纳-普朗克农业有限公司 封口包装
WO1994006153A1 (en) * 1992-09-10 1994-03-17 Cree Research, Inc. Ohmic contact structure between platinum and silicon carbide
JPH0982663A (ja) * 1995-09-13 1997-03-28 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2004158702A (ja) * 2002-11-07 2004-06-03 C Tekku:Kk 半導体装置製造方法
WO2010065099A1 (en) * 2008-12-02 2010-06-10 University Of Central Florida Energy conversion device

Also Published As

Publication number Publication date
EP3859767B1 (en) 2022-06-15
US20210242021A1 (en) 2021-08-05
EP3859767A1 (en) 2021-08-04
JP2021125685A (ja) 2021-08-30
CN113284793A (zh) 2021-08-20
JP7031030B2 (ja) 2022-03-07
US11456175B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
EP1633004B1 (en) Guard ring for semiconductor devices
Hu et al. Beveled Fluoride Plasma Treatment for Vertical $\beta $-Ga 2 O 3 Schottky Barrier Diode With High Reverse Blocking Voltage and Low Turn-On Voltage
EP1743373B1 (en) Schottky diode with durable contact on silicon carbide and method of fabrication
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20220157607A1 (en) Method for Annealing a Gate Insulation Layer on a Wide Band Gap Semiconductor Substrate
WO2015072210A1 (ja) 半導体装置の製造方法
JP2018186125A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2002289550A (ja) 不純物イオン注入層の活性化法
WO1996022611A1 (en) A method of producing an ohmic contact and a semiconductor device provided with such ohmic contact
US3927225A (en) Schottky barrier contacts and methods of making same
CN113284793B (zh) 与p型碳化硅形成欧姆接触的方法
US20200027683A1 (en) Diamond Semiconductor Device
US11557506B2 (en) Methods for processing a semiconductor substrate
Youn et al. Low-resistance ohmic contacts to AlGaN/GaN heterostructure using Si/Ti/Al/Cu/Au multilayer metal scheme
Davanloo et al. High-power photoconductive semiconductor switches treated with amorphic diamond coatings
Carlson et al. Wide-bandgap semiconductor based power electronic devices for energy efficiency
US9917149B1 (en) Diode and method of making the same
CN117080056A (zh) 一种低受主电离能P型GaN薄膜及其制备方法和应用
Anderson et al. Improved vertical GaN diodes with Mg ion implanted junction termination extension
Higashiwaki et al. Ion Implantation Doping Technology for Ga 2 O 3 and Its Application to Device Fabrication
JP2023046389A (ja) 吸収層を含む半導体層の形成方法
WO2024056193A1 (en) Method for improving the channel mobility in a sic mosfet
Liu et al. Vertical GaN-on-GaN Trench Junction Barrier Schottky Diodes With a Slanted Sidewall
CN117995663A (zh) 一种阴离子掺杂调控氧化镓半导体材料施主浓度的方法
JP2024039952A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20240109

Address after: Zurich, SUI

Applicant after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Applicant before: Hitachi energy Switzerland AG

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant