CN113282233B - 修改存储器库操作参数子集 - Google Patents

修改存储器库操作参数子集 Download PDF

Info

Publication number
CN113282233B
CN113282233B CN202110180637.3A CN202110180637A CN113282233B CN 113282233 B CN113282233 B CN 113282233B CN 202110180637 A CN202110180637 A CN 202110180637A CN 113282233 B CN113282233 B CN 113282233B
Authority
CN
China
Prior art keywords
memory
information
parameter
global
trim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110180637.3A
Other languages
English (en)
Other versions
CN113282233A (zh
Inventor
C·G·维杜威特
A·J·威尔逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113282233A publication Critical patent/CN113282233A/zh
Application granted granted Critical
Publication of CN113282233B publication Critical patent/CN113282233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0692Multiconfiguration, e.g. local and global addressing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • G11C29/4401Indication or identification of errors, e.g. for repair for self repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1016Performance improvement
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本申请案针对于修改存储器库操作参数子集。第一全局修整信息可被配置成调整存储器系统内的存储器库集的第一操作参数子集。第二全局修整信息可被配置成调整所述存储器库集的第二操作参数子集。局部修整信息可用于调整存储器库子集的所述操作参数的所述子集中的一个。为调整所述操作参数的所述子集中的一个,所述局部修整信息可与所述第一或第二全局修整信息中的一个组合以得到用以调整所述存储器库子集处的所述操作参数的对应子集的额外局部修整信息。

Description

修改存储器库操作参数子集
交叉引用
本专利申请案主张Wieduwilt等人在2020年2月20日申请的标题为“修改存储器库操作参数子集(MODIFYING SUBSETS OF MEMORY BANK OPERATING PARAMETERS)”的美国专利申请案第16/796,860号的优先权,其转让给本受让人并且明确地以全文引用的方式并入本文中。
技术领域
技术领域涉及修改存储器库操作参数子集。
背景技术
下文大体上涉及操作存储器系统,且更具体来说,涉及修改存储器库操作参数子集。
存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说,二进制存储器单元可编程到常常由逻辑1或逻辑0来标示的两个支持状态中的一个。在一些实例中,单个存储器单元可支持多于两个状态,可存储所述状态中的任一个。为了存取所存储的信息,装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息,装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性的或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置可当与外部电源断开连接时丢失其所存储的状态。
发明内容
本文中公开一种方法。所述方法可包含针对具有第一操作参数和第二操作参数的多个存储器库,识别所述第一操作参数的第一值和所述第二操作参数的第二值;针对所述多个存储器库中的存储器库,识别用于调整所述第一值或所述第二值中的一个的信息;针对所述存储器库,接收对所述用于调整的信息是与所述第一操作参数相关联的指示;针对所述存储器库,至少部分地基于接收到所述指示而将所述用于调整的信息与所述第一值组合,其中至少部分地基于所述组合而将所述第一操作参数的所述第一值调整到所述存储器库处的第三值;和通过所述存储器库至少部分地基于应用而执行存储器操作,其中在所述存储器操作期间,所述存储器库处的所述第一操作参数的量值至少部分地基于所述第三值。
本文中公开另一方法。所述方法可包含针对多个存储器库,存储第一全局修整参数和第二全局修整参数;针对所述多个存储器库中的存储器库,存储用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的信息,其中用于所述存储器库的第一局部修整参数和第二局部修整参数是至少部分地基于用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的所述信息而产生的;在所述存储器库处确定所述信息是用于调整所述第一全局修整参数的值;和至少部分地基于所述确定而将所述用于调整的信息与所述第一全局修整参数组合,其中所述第一局部修整参数是至少部分地基于所述组合而产生的。
本文中公开一种设备。所述设备可包含多个存储器库,其具有多个操作参数;第一多个锁存器,其为所述多个存储器库所共有且被配置成存储所述多个操作参数的第一多个值;第二多个锁存器,其与所述多个存储器库中的存储器库相关联且被配置成存储所述多个操作参数的第二多个值;第一锁存器,其与所述存储器库相关联且被配置成存储用于调整所述第一多个值的子集以产生所述第二多个值的信息;第二锁存器,其被配置成存储所述第一多个值的所述子集的指示;和多路复用组件,其被配置成接收所述指示并且将所述用于调整的信息用信号传送到所述第一多个值的所述所指示子集。
附图说明
图1说明根据本文所公开的实例的支持修改存储器库操作参数子集的示范性存储器系统的方面。
图2说明根据本文所公开的实例的支持修改存储器库操作参数子集的示范性存储器系统的方面。
图3A说明根据本文所公开的实例的用于修改存储器库操作参数子集的示范性存储器库的方面。
图3B说明根据本文中所公开的各种实例的用于修改存储器库操作参数子集的示范性时序图。
图4示出根据本文所公开的实例的支持修改存储器库操作参数子集的存储器阵列的框图。
图5和6示出说明根据本文所公开的实例的支持修改存储器库操作参数子集的一或多种方法的流程图。
具体实施方式
存储器系统可配置有多个存储器库。存储器系统也可配置有可用于调整存储器系统的操作参数(例如,时序、电压和/或电流参数)的电路系统。在一些情况下,用于调整操作参数的电路系统可以被称作“修整电路系统”。修整电路系统可基于所接收的信息调整存储器系统的操作参数,所述信息可以被称作“修整信息”。在一些情况下,一种类型的修整信息(可以被称作“全局修整信息”)可用于调整存储器系统内的大部分或全部存储器库的操作参数。在一些实例中,单个全局修整信息集可用于调整存储器系统中的单个操作参数集。在一些情况下,另一类型的修整信息(可以被称作“局部修整信息”)可用于调整存储器系统内的存储器库子集的操作参数。在一些实例中,单个局部修整信息集可用于调整存储器库子集的单个操作参数集。
通过使用全局修整信息和局部修整信息调整操作参数,可改进存储器系统的性能。也就是说,使用全局修整信息调整存储器系统的一或多个操作参数可提高存储器系统的性能。并且在使用全局修整信息调整存储器系统中的大部分或全部存储器库的一或多个操作参数之后,可使用局部修整信息(或全局修整信息和局部修整信息的组合)调整存储器系统中的存储器库子集的一或多个操作参数,从而进一步改进存储器系统的性能。
使用第一全局修整信息集调整第一操作参数子集并且使用第二全局修整信息集单独地调整第二操作参数子集可增加存储器系统的性能增强。因此,为增加存储器系统的性能,可产生多个全局修整信息集以单独地调整存储器系统的多个操作参数集。类似地,在使用多个全局修整信息集调整存储器系统中的存储器库的操作参数之后,可使用多个局部修整信息集(或多个全局修整信息集和局部修整信息集的组合)进一步调整存储器系统中的存储器库子集的一或多个操作参数集,从而进一步改进存储器系统的性能。在一些实例中,可在存储器系统中包含额外电路系统以支持多个局部修整信息集和全局修整信息集的组合。
在一些情况下,为减少当使用多个全局修整信息集时存储器系统的复杂性,可产生单个局部修整信息集并且用以调整存储器库子集的多个操作参数集中的一个。可产生单个局部修整信息集以调整特定操作参数(例如,电压参数)集,这基于确定对特定操作参数集的调整相对于对其它操作参数(例如,时序参数和/或电流参数)集的调整可引起存储器库子集的较大性能增加。在一些实例中,可在存储器系统中包含额外电路系统以支持单个局部修整信息集与用于与局部修整信息调整同一操作参数集的对应全局修整信息集的组合。在一些实例中,额外电路系统包含确定哪个全局修整信息集将与局部修整信息集组合的路由逻辑(例如,多路分用器)。路由逻辑可将局部修整信息提供给使全局修整信息集与局部修整信息集组合的电路系统。
下文在存储器系统的上下文中进一步描述本公开的上文介绍的方面。描述用于存储器阵列的电路系统和存储器阵列的示范性操作的具体实例,所述存储器阵列包含多个存储器库并且支持修改存储器库操作参数的子集。通过涉及修改存储器库操作参数子集的设备图和流程图说明并且参考所述设备图和流程图描述本公开的方面。
图1说明根据本文所公开的实例的支持修改存储器库操作参数子集的示范性存储器系统的方面。存储器系统100可用于存储数字信息(例如,二进制信息)并且也可被称作电子存储器设备。存储器系统100包含行解码器120、感测组件125、列解码器130、输入/输出135、存储器控制器140和存储器阵列145。
存储器阵列145可包含存储器单元(例如存储器单元105)、存取线110和数字线115。存储器单元可为可编程的以存储不同状态。举例来说,存储器单元105可为可编程的以存储两个状态,标示为逻辑0和逻辑1。在一些情况下,存储器单元105被配置成存储大于两个逻辑状态。
存储器单元105可包含具有可编程状态的存储器元件。DRAM或FeRAM架构中的存储器单元105可将表示可编程状态的电荷存储在电容器中;例如,带电荷和不带电荷的电容器可分别表示两个逻辑状态。DRAM架构通常可使用这类设计并且可使用包含介电材料并且具有线性电极化性质的电容器作为存储器元件。FeRAM架构也可使用这类设计,但用作存储器元件的电容器可包含具有非线性极化性质的铁电材料。PCM或基于隔离的存储器(SBM)架构中的存储器单元105可改变材料的电阻率(例如,电阻或阈值电压),其中不同电阻率可表示不同逻辑状态。PCM和/或SBM架构可使用具有电可编程电阻的硫族化物材料作为存储器元件。在一些情况下,通过改变存储器材料的相来编程PCM架构中的存储器单元105。在一些情况下,通过致使存储器材料内的离子移动来编程SBM架构中的存储器单元105。
通过激活或选择适当的存取线110和数字线115可在存储器单元105上执行例如读取和写入的操作。存取线110也可被称作字线110或行线110,且数字线115也可被称作位线115或列线115。激活或选择字线110或数字线115可包含将电压施加到相应线。字线110和数字线115由导电材料制成。举例来说,字线110和数字线115可以由金属(例如,铜、铝、金、钨等)、金属合金、其它导电材料等制成。根据图1的实例,每一行的存储器单元105连接到单个字线110,且每一列的存储器单元105连接到单个数字线115。通过激活一个字线110和一个数字线115(例如,将电压施加到字线110或数字线115),可在其相交点存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110与数字线115的相交点可称为存储器单元的地址。
在一些架构中,单元(例如,电容器)的逻辑存储装置可通过选择组件与数字线电隔离。字线110可连接到选择组件且可控制选择组件。举例来说,选择组件可以是晶体管,且字线110可以连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。可随后存取数字线以读取或写入存储器单元105。
可通过行解码器120和列解码器130控制对存储器单元105的存取。在一些实例中,行解码器120从存储器控制器140接收行地址,且基于接收到的行地址激活适当的字线110。类似地,列解码器130从存储器控制器140接收列地址并激活适当数字线115。举例来说,存储器系统100可包含标记为WL_1到WL_M的多个字线110,以及标记为DL_1到DL_N的多个数字线115,其中M和N取决于阵列大小。因此,通过激活字线110和数字线115,例如WL_3和DL_N,可存取其相交点处的存储器单元105。
在存取后,感测组件125可即刻读取或感测存储器单元105以确定存储器单元105的所存储的状态。举例来说,在存取存储器单元105之后,存储器单元105的电容器可放电到其对应数字线115上。使电容器放电可基于施偏压或施加电压于电容器。放电可诱发数字线115的电压的改变,感测组件125可将所述电压改变与参考电压(未示出)进行比较以便确定存储器单元105的所存储的状态。举例来说,如果数字线115具有比参考电压更高的电压,那么感测组件125可确定存储器单元105中的所存储状态是逻辑1,且反之亦然。相对于包含铁电电容器的存储器单元105,读取存储器单元可包含对铁电电容器的极板施加偏压,例如将电压施加到铁电电容器的极板。
感测操作的可靠性可取决于由读取存储器单元105产生的感测窗。举例来说,与较小感测窗相比,较大感测窗可与较少位错误相关联。感测窗可确定为当存储逻辑1时由读取存储器单元105引起的数字线115的电压与当存储逻辑0时由读取存储器单元引起的数字线115的电压之间的差。感测组件125可包含各种晶体管或放大器以便检测和放大信号差(可以被称作锁存)。存储器单元105的所检测到的逻辑状态接着可作为输出135通过列解码器130输出。
存储器单元105可通过激活相关字线110和数字线115来设置或写入。如本文中所论述,激活字线110会将对应存储器单元行105电连接到其相应数字线115。通过在激活字线110时控制相关数字线115,可写入存储器单元105,例如,逻辑值可存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据,例如输入135。
存储器控制器140可通过例如行解码器120、列解码器130和感测组件125的各种组件控制存储器单元105的操作(例如,读取、写入、重写、刷新等)。存储器控制器140可产生行和列地址信号,以便激活所要字线110和数字线115。存储器控制器140还可产生并控制在存储器系统100的操作期间使用的各种电压电势。一般来说,本文中所论述的所施加电压的幅值、形状或持续时间可经调整或变化且对于操作存储器系统100的各种操作可以是不同的。此外,可同时存取存储器系统100内的一个、多个或所有存储器单元105;例如可在重置操作期间同时存取存储器系统100的多个或全部单元,在所述操作中,所有存储器单元105或存储器单元105的群组被设置为单个逻辑状态。
在一些实例中,存储器系统100可形成于集成电路上。集成电路可包含单一半导体材料上的电子电路的多个副本。举例来说,集成电路可包含存储器系统100的多个物理副本。
包含电子电路(例如存储器系统100)的多个物理副本的集成电路可分割成个别集成电路裸片(或“裸片”),其中每一裸片可包含电子电路的单个副本。在一些实例中,集成电路的特定裸片的至少一些组件(例如,导电迹线、电容元件、电阻元件、晶体管、驱动器和电路逻辑等)可以由存储器系统100的组件表示。
在一些情况下,例如归因于过程变化和/或制造缺陷,集成电路的一个裸片上的电子电路的特性可不同于集成电路的另一裸片上的电子电路的特性。举例来说,一个裸片上的存储器系统100的物理实施方案可具有不同于另一裸片的传播延迟、回转速率和/或所要操作电压。在一些情况下,用以操作一个裸片上的电子电路的组件的操作参数(例如,时序、电压电平和/或电流电平)对于另一裸片上的电子电路的组件可为效率较低或不足的。
在一些情况下,可针对特定裸片调整(或“修整”)集成电路的裸片内的特性,使得操作参数可用以操作特定裸片上的组件。举例来说,用以存取特定裸片上的存储器单元的电压可相对于用以存取同一集成电路的其它裸片上的存储器单元的默认电压而经修改(例如,增加或减小)。在另一实例中,用于存取特定裸片上的存储器单元的所施加电压或电流的时序可相对于用于施加电压或电流以存取同一或不同集成电路的裸片上的存储器单元的默认时序而经修改,例如可增加或减小第一电压施加和第二电压施加之间的持续时间。
为调整用以操作特定裸片的组件的操作参数,用于调整操作参数(或“修整信息”或“修整参数”)的信息可存储于裸片中并且广播到电子电路的相关装置(例如,在通电时)。接收所述信息的相关装置可基于所接收的信息,例如通过,激活延迟组件或修改驱动器的输出电压,更改施加至裸片中的组件(例如,存储器单元)的信号的量值或时序。在一些情况下,修整信息可在整个裸片中适用并且可以被称作“全局修整信息”或“全局修整参数”。
在一些情况下,可在确定用于特定裸片的操作参数调整之前测试特定裸片。在测试期间,可确定特定裸片的特性并且相应地可识别对裸片的操作参数的可能调整。举例来说,可在测试阶段期间观察施加至某些存储器单元的电压量值、传播延迟和存储器系统100中的读取/写入错误,且可确定将使存储器系统100出现较少读取/写入错误的电压和延迟调整。在一些情况下,可选择时序参数和电压参数,使得可在所要时序约束内或在所要错误率内存取例如存储器单元105的存储器单元。在一些情况下,对应于针对特定裸片确定的操作参数调整(例如,修整信息或修整参数)的信息可存储于如上文和本文中所论述的电子电路/裸片的组件中。
在一些实例中,在测试阶段期间,有缺陷或与有缺陷存储器单元耦合的行线110、列线115和/或板线可与对应行、列或板地址一起被识别。在一些情况下,对应于有缺陷存取线或存储器单元的存储器地址(或“修复信息”)可存储于如上文和本文中所论述的电子电路/裸片的组件中。在一些情况下,这类测试贯穿特定裸片的整个寿命,且也可在裸片的整个寿命中基于持续测试的结果改变操作参数。在其它情况下,可在不执行先前测试操作的情况下确定修整信息和修复信息,例如以校正已知的或预测的问题。
在一些情况下,裸片的修整或修复信息可存储于非易失性存储元件(或“熔丝”)中。熔丝可以是或包含可(半永久地或永久地)设置为高或低电阻状态的装置。举例来说,熔丝可为在熔丝中的长丝熔融之后永久地存储高电阻状态的模拟熔丝或具有可编程为高电阻或低电阻的可变电阻的电子熔丝。在一些实例中,熔丝可为在施加高于阈值的电压之后永久地存储低电阻状态的反熔丝的实例。
包含多个熔丝的电子电路可为某些类型的信息指定某些熔丝。举例来说,对于包含存储器系统100的组件和熔丝的电子电路,熔丝(或“选项熔丝”)中的一些可用于存储修整信息,所述修整信息致使根据知道特定裸片确定的特定时序和/或加偏压参数来存取存储器系统100中的存储器单元105。虽然可使用其它熔丝(或“修复熔丝”存储修复信息,所述修复信息例如对应于存储器系统100中的被识别为有缺陷或与存储器系统100中的被识别为有缺陷的存储器单元105耦合的行线110、列线115和/或板线的行地址、列地址和/或板地址。
在一些实例中,存储修整信息可包含识别(例如,在测试期间)时序参数或电压参数或这两者以用于存取存储器系统100中的存储器单元并确定将存储于选项熔丝中的对应修整参数(例如,“01”)。在一些情况下,修整参数也可被称作“修整码”。在一些情况下,可选择修整参数以确保例如通过使用用于存取存储器单元的特定时序和电压值,可在所要时序约束条件内并且以所要错误率存取存储器单元。类似地,可识别有缺陷或与有缺陷存储器单元耦合的行线110、列线115和/或板线,且对应行、列或板地址可存储于修复熔丝中。
在一些情况下,裸片被配置成使得裸片中的大部分或全部熔丝定位于熔丝阵列中,例如以简化制造过程。熔丝阵列可包含一或多个熔丝集,每一熔丝集包含多个熔丝。在一些情况下,基于用以传达存储于熔丝集中的信息的位数来确定熔丝集中的熔丝的数目。举例来说,包含在一或多个熔丝集中的熔丝的数目可大于或等于用以传达将存储于熔丝集中的某一类型的信息的最大位数,例如如果使用16位传达第一类型的信息(例如行地址),那么每一熔丝集可包含16个熔丝。类似地,可基于熔丝的数目和/或用以传达存储于熔丝集中的信息的最大位数来确定电子通信总线的大小,例如如果使用16位传达第一类型的信息(例如行地址),那么总线可能能够并行传达16位的信息。
在一些情况下,裸片还可包含实施存储于熔丝中的信息与裸片的特定组件之间的映射的熔丝逻辑组件。举例来说,熔丝逻辑组件可将存储于选项熔丝中的修整信息映射到对应选项锁存器并且将修复信息映射到对应的修复锁存器。
可在整个裸片中(例如,在通电时)广播(例如,依序)存储于熔丝集中的操作信息,并且可根据操作信息操作裸片的方面。广播存储器系统100中的熔丝数据可包含将熔丝令牌从一个存储器区段传送到另一存储器区段并且将相关信息写入到其中熔丝令牌处于作用中的存储器区段中的锁存器。举例来说,对于包含存储器系统100的组件和熔丝集的裸片,存储于选项熔丝中的修整参数可广播到整个裸片中的选项锁存器,且可使用对应于修整参数的时序、电压和/或电流来存取存储器单元105。在另一实例中,有缺陷存储器地址可广播到整个裸片中的修复锁存器。稍后,存储器系统100可接收对存取存储器单元105的请求中的存储器地址。可将所述存储器地址与锁存的有缺陷存储器地址进行比较,并且当所述存储器地址匹配有缺陷存储器地址时,可存取不同的冗余存储器单元集105。
裸片还可包含多个存储器库,每一存储器库包含散布在裸片上的存储器单元的一部分。在一些实例中,当存储器系统包含多个存储器库时,裸片上的大部分或全部熔丝可位于相对于存储器库位于中心的熔丝阵列中,例如以简化制造过程,增加存储器系统密度等。在一些情况下,特定熔丝(例如,选项熔丝)可存储存储器阵列中的大部分或全部存储器库的信息(例如,全局修整信息)。在一些情况下,熔丝阵列中的特定熔丝(例如,选项熔丝和修复熔丝两者)和/或熔丝集可映射到特定存储器库并且存储特定的信息(例如,修复信息)。在一些实例中,可递送存储于与特定存储器库相关联的熔丝集中的信息并且存储于特定存储器库局部的锁存器处。在一些情况下,例如在通电时,存储于熔丝中的信息可广播到整个存储器系统中的局部锁存器。
在一些实例中,存储器系统100包含熔丝阵列和多个存储器库。如本文中所论述,跨集成电路的过程变化可引起跨集成电路的不同裸片的变化。类似地,过程变化可引起跨不同存储器库的变化。在一些情况下,某些存储器库当使用特定操作参数操作时可满足时序、电压和/或可靠性标准,而其它存储器库可能不满足所述时序、电压和/或可靠性标准。在一些实例中,用以调整存储器系统中的大部分或全部存储器库的操作参数的全局修整信息可增强存储器系统100中的一些存储器库的操作,而阻碍或极小地影响存储器系统100中的其它存储器库。举例来说,将全局修整参数“10”应用于大部分或全部存储器库可引起全部但有两个除外的存储器库在规范内执行。
因此,除了用于调整整个存储器系统的操作参数的信息之外或替代地,也就是说,除了全局修整信息之外,还可确定并存储用于调整特定存储器库或存储器库群组的操作参数的信息(或“局部修整信息”)。可基于存储器库的测试或所预测行为来确定局部修整信息。举例来说,在应用全局修整参数之后将局部修整参数“01”应用于未能满足规范的两个存储器库可将所述两个存储器库带到规范内。因此,在这类实例中,如果全局修整参数“10”应用于存储器系统中的大部分存储器库且局部修整参数“01”应用于另两个存储器库,那么全部存储器库可在规范内操作。
在一些情况下,局部修整信息可存储于额外熔丝集中。举例来说,用于第一存储器库或存储器库群组的第一局部修整信息可存储于第一熔丝集中,用于第二存储器库或存储器库群组的第二局部修整信息可存储于第二熔丝集中等。局部修整信息可广播到整个存储器系统100中的锁存器。举例来说,用于第一存储器库并且存储于第一熔丝集中的局部修整信息可发射到位于第一存储器库内或附近的局部修整锁存器。在一些情况下,广播来自额外熔丝集的信息可增加熔丝广播时段,原因是每一额外熔丝集可为个别地锁存的。
在一些情况下,在全局调整存储器库集的单个操作参数集并且在局部调整存储器库子集的单个操作参数集可将存储器阵列中的全部存储器库带入操作规范内。然而,在一些情况下,在全局和在局部调整单个操作参数集可能不会将全部存储器库带入操作规范内。并且即使当全部存储器库被带入操作规范内时,在一些情况下,如果针对某些存储器库修改操作参数子集,那么可进一步改进某些存储器库的性能。也就是说,对于某些存储器库,在局部调整单个操作参数集子集而非调整单个操作参数集可进一步改进某些存储器库的性能并且可改进存储器装置的总体性能。
为实现一或多个存储器库的操作参数子集的局部调整,存储器阵列可被配置成利用多个全局修整参数。在一些情况下,每一全局修整参数可被配置成修改存储器阵列中的存储器库集的不同操作参数。在一些实例中,第一全局修整参数可被配置成调整存储器库集的第一操作参数(例如,时序参数),且第二全局修整参数可被配置成调整存储器库集的第二操作参数(例如,电压参数)。在一些实例中,第一全局修整参数可被配置成调整源自第一振荡器的信号的操作参数集(例如,电压、时序和电流),且第二全局修整参数可被配置成调整源自第二振荡器的信号的同一操作参数集。通过将不同全局调整应用于不同操作参数集,而非应用单个全局调整来调整单个操作参数集,可增加存储器阵列的性能。
在一些情况下,局部修整技术可与全局修整技术组合使用以实现特定存储器库处的特定操作参数的调整。举例来说,在确定多个全局修整参数之后,存储器系统100可均匀应用地多个全局修整参数以调整存储器系统100中的每一存储器库的对应操作参数集。在一些情况下,可使用每一全局修整参数修改存储器系统100中的存储器库的相应操作参数(或操作参数集)。在使用全局修整参数调整操作参数之后,一或多个存储器库的性能可被识别为低于阈值,且可确定将一或多个存储器库带入操作规范内的局部修整信息。在一些实例中,可确定对一或多个存储器库处的操作参数子集的调整相对于对一或多个存储器库处的单个操作参数集(例如,大部分或全部操作参数)的调整而增加一或多个存储器库的性能。因此,可确定引起局部修整参数产生的局部修整信息,其中存储器系统100可使用局部修整信息修改存储器库处的操作参数子集,而非单个操作参数集。在一些情况下,存储器系统100可将局部修整信息存储在一或多个熔丝集中,例如存储用于一或多个存储器库的修复信息的熔丝集中。
在存储局部修整信息之后,存储器系统100可将局部修整信息提供到相应存储器库(例如,在广播操作期间),且存储器库可存储并使用相应局部修整信息调整操作参数。在一些情况下,局部修整信息提供给用以将局部修整信息与对应全局修整信息集(例如,用以调适共同操作参数的全局修整信息)组合的电路系统。
存储器库可使用局部修整信息覆写所选择的全局修整参数。举例来说,存储器库可基于接收到的第一全局修整参数(例如,“10”)调整第一操作参数并且基于接收到的第二全局修整参数(例如,“11”)调整第二操作参数。在调整第一和第二操作参数之后,存储器库可接收用于第一操作参数的呈局部修整参数形式的局部修整信息并且可基于局部修整参数(例如,“01”)而非第一全局修整参数来调整第一操作参数。在这类情况下,局部修整信息可等效于局部修整参数。
存储器库可基于将异或运算(或XOR运算)通过用于操作参数的全局修整参数应用于局部修整信息而产生用于操作参数子集的局部修整参数,且产生的局部修整参数可覆写全局修整参数。举例来说,可通过具有值“11”的局部修整信息来XOR具有值“10”的第一全局修整参数以产生具有值“01”的局部修整参数。并且产生的局部修整参数可用于调整存储器库处的操作参数子集。在一些实例中,如果局部修整信息的值是“00”,那么全局修整参数不会发生改变。
存储器库可使用局部修整信息为所选择的全局修整参数添加分辨率。举例来说,存储器库可基于接收到的第一全局修整参数(例如,“10”)来调整第一操作参数并且基于接收到的第二全局修整参数(例如,“11”)来调整第二操作参数。在使用第一和第二全局修整参数调整操作参数之后,存储器系统100可测试存储器库并且确定存储器库的性能低于阈值并且额外的修整将是有利的。存储器库接着可接收局部修整信息(例如,“11”)并且基于局部修整信息与第一全局修整参数的组合产生局部修整参数(例如,“1011”)。以此方式,可相对于应用于存储器系统100中的每一存储器库的全局调整来调整存储器库的第一操作参数。
多路分用器可用于将用于第一操作参数子集的局部修整信息路由到接收用于第一操作参数子集的全局修整信息的电路系统并且远离接收用于不同操作参数子集的全局修整信息的电路系统。在一些实例中,多路分用器将空信号发送到(或制止用信号传送到)接收用于不同操作参数子集的全局修整信息的电路系统。
图2说明根据本文所公开的实例的支持修改存储器库操作参数子集的示范性存储器系统的方面。存储器系统200可被配置成存储逻辑值并且可包含图1中论述的存储器系统100的方面。存储器系统200可包含熔丝阵列205、熔丝数据总线220、熔丝逻辑组件225、广播总线230、第一存储器库235、第二存储器库240和锁存器245。
熔丝阵列205可被配置成存储存储器系统200的操作信息。在一些情况下,操作信息可包含用于调整存储器系统200的操作参数的信息。举例来说,熔丝阵列205可包含可用于调整在整个存储器系统200中施加的电压或电流的时序和电平的修整信息。熔丝阵列205还可包含可用于指示特定行、列或板线有缺陷或与有缺陷存储器单元相关联的修复信息。在一些情况下,熔丝阵列205相对于存储器系统200中的存储器库位于中心。
在一些情况下,熔丝阵列205可分割成多个熔丝集,包含熔丝集210。在一些情况下,熔丝集可被配置成存储不同类型的信息。举例来说,熔丝阵列205的熔丝集可被配置成修复熔丝集250或选项熔丝集255。修复熔丝集250可存储识别特定存储器库中的有缺陷存储器元件(例如,列、行、板和/或存储器单元)的存储器地址。选项熔丝集255可存储修整信息。在一些情况下,多个选项熔丝集255可用于存储大部分或全部存储器库所共用的多个全局修整信息集。举例来说,第一选项熔丝集可存储用于第一操作参数的全局修整信息且第二选项熔丝集可存储用于第二操作参数的全局修整信息。在一些情况下,选项熔丝集255还可以用于存储对于存储器库子集(例如,一个存储器库)是唯一的局部修整信息。
在一些实例中,每一熔丝集可包含相同数目个熔丝,所述数目可以由N表示。举例来说,每一熔丝集可包含足以支持最大数据类型的数目个熔丝,例如如果行地址是15位,列地址是6位,且板地址是13位,那么熔丝阵列205中的每一熔丝集可包含至少15个熔丝。由于熔丝集可被配置成支持最大数据类型,有时,熔丝集可具有比将存储于熔丝集中的数据位数目更多的熔丝,例如14位列地址可存储于含有16个熔丝的熔丝集中。在这类情况下,熔丝集中的某些熔丝可能未被使用。为完全利用熔丝集中的全部熔丝,熔丝集可被配置成存储用于特定存储器库或存储器库群组的修复和/或修整信息,例如熔丝集210可存储第一存储器库235的缺陷行、列或板地址且/或熔丝集210可存储用于第一存储器库235或用于包含第一存储器库235的存储器库群组的修整参数。在一些情况下,存储较小数据类型的熔丝集可被配置成还存储修整信息(例如,局部修整信息)。
熔丝集210可包含多个熔丝,包含熔丝215。如本文中在上文所述,包含在熔丝集210中的熔丝的数目可基于将存储于熔丝阵列205中的最大数据类型。熔丝215可被配置成存储一个位的数据,例如熔丝215可存储一个位的15位列地址。在一些情况下,熔丝215可暂时或永久地被编程为具有可分别对应于逻辑0和逻辑1的高电阻或低电阻或反过来也如此。在一些情况下,通过熔融熔丝215中的导电材料直到电流无法再流过熔丝215为止,以此将熔丝215永久地编程为具有高电阻。
熔丝数据总线220可被配置成单向或双向地传送操作信息进出熔丝阵列205。在一些情况下,熔丝数据总线220被配置成支持存储于单个熔丝集的的全部熔丝中的信息位的并行用信号传送以及存储于每一熔丝集中的数据的串行用信号传送,例如熔丝数据总线220可同时用信号传送来自一个熔丝集的16位信息,同时用信号传送来自另一熔丝集的16位信息等。为支持存储于熔丝集中的全部信息位的并行用信号传送,熔丝数据总线220的大小可被配置成足够大以支持将存储于熔丝阵列205中的最大数据类型。另外或替代地,熔丝数据总线220的大小可被配置成至少与熔丝阵列205中的熔丝集一样大。在一些情况下,熔丝数据总线220包含多个导电迹线,所述多个导电迹线可以由数目N表示,例如如果熔丝集210包含16个熔丝,那么熔丝数据总线220可包含16个导电迹线。熔丝数据总线220可将存储于熔丝阵列205中的信息传送到熔丝逻辑组件225。
熔丝逻辑组件225可被配置成处理存储于熔丝阵列205中的信息并且将所述信息分布到整个存储器系统200中的适当方位。举例来说,熔丝逻辑组件225可存取存储于特定熔丝集中的数据并且将所述数据发射到整个存储器系统200中的特定锁存器。熔丝逻辑组件225可确保通过发射在整个存储器系统200中传送的激活信号(或“令牌”)和指示何时锁存数据的一系列脉冲,将恰当信息发送到恰当锁存器和/或存储器库,如本文中参考图3A和3B更详细地论述。举例来说,当熔丝集210存储用于第一存储器库235的修复信息时,熔丝逻辑组件225可确保修复信息递送到包含在锁存器245中的修复锁存器。熔丝逻辑组件225可在广播总线230上发射激活信号和脉冲。类似地,当熔丝集260存储全局修整信息时,熔丝逻辑组件225可确保全局修整信息提供给存储器系统200中的每一选项锁存器。在一些情况下,将存储于熔丝阵列205的熔丝集中的数据分布在整个存储器系统200中的过程可以被称作广播。
广播总线230可被配置成将熔丝数据与信令(例如,激活信号和时钟信号)一起递送到位于整个存储器系统200中的特定锁存器,以确保恰当熔丝数据存储于恰当锁存器方位中。
存储器系统200包含多个存储器库,例如第一存储器库235和第二存储器库240。在一些情况下,存储器系统200中的存储器库分组成存储器库群组,例如第一存储器库235可与第一存储器库群组相关联且第二存储器库240可与第二存储器库群组相关联。每一存储器库群组可包含存储器系统200中所包含的存储器库子集。
第一存储器库235可被配置成存储电子数据(例如,用户数据)。第一存储器库235可包含可布置成行和列的多个存储器单元。第一存储器库235中的存储器单元也可与行线、列线和/或板线耦合并且经由行线、列线和/或板线可存取。在一些情况下,例如归因于制造故障、过热等等,某些存储器单元、行线、列线和/或板线可被识别为受损或有缺陷。第二存储器库240可类似地构造为第一存储器库235。
锁存器245可被配置成存储用于操作第一存储器库235的信息。在一些情况下,锁存器245可包含修复锁存器和/或选项锁存器。在一些实例中锁存器245中的修复锁存器可存储对应于第一存储器库235中识别的有缺陷存储器元件(例如缺陷行、缺陷列、缺陷板或缺陷存储器单元)的存储器地址。另外或替代地,锁存器245中的选项锁存器可存储用于调整施加至第一存储器库235的组件的电压或电流的时序或量值的修整参数。在一些情况下,第一选项锁存器被配置成存储第一全局修整参数且第二选项锁存器被配置成存储第二全局修整参数。
为增加存储器系统的性能,全局修整参数可用于调整存储器系统的操作参数。然而,在一些情况下,全局修整参数的应用可增加大部分存储器库的性能,而略增加(或阻碍)其它存储器库的性能。举例来说,在应用全局修整参数之后,经调整操作参数(例如,经调整电压电平和时序)可用于成功地操作第二存储器库240但可能无法成功地操作第一存储器库235。在一些情况下,当针对存储器库达成所要读取/写入错误率时,所述存储器库可成功地操作。
在一些情况下,应用多个全局修整参数的情况相对于应用单个全局修整参数的情况,可将存储器系统中的全部存储器库带入操作规范内。在一些实例中,第一全局修整参数可用于调整第一操作参数子集,而第二全局修整参数可用于独立地调整存储器系统的第二操作参数子集。在一些情况下,相对于单个操作参数集(例如,大部分或全部操作参数)的毯覆式调整,将独立调整应用于不同操作参数集可引起(平均地)存储器系统中的全部存储器库的性能提高。
在一些情况下,在应用多个全局修整参数之后,存储器系统中的一或多个存储器库可继续失效。因此,局部修整信息可用于独立地调整失效存储器库的一或多个操作参数子集,这可改进失效存储器库的性能并且将失效存储器库带入操作规范内。在一些实例中,相对于调整单个操作参数集(例如,大部分或全部操作参数)或调整不同操作参数子集,调整存储器库的特定操作参数子集可引起提高的性能增强。因此,可确定用以调整所要操作参数子集的局部修整信息。在一些情况下,确定用于单个操作参数子集的局部修整信息可减小存储器系统将存储的修整数据的量和/或减小存储器系统的复杂性。
在一些实例中,用于存储器库子集和操作参数子集的局部修整信息可存储于与单个存储器库或单个存储器库群组相关联的修复熔丝集250中。举例来说,熔丝集210可存储用于第一存储器库235的修复信息和用于第一存储器库235的局部修整信息。在另一情况下,熔丝集210可存储用于第一存储器库235的修复信息和用于包含第一存储器库235的存储器库群组子集和操作参数子集的局部修整信息。通过将用于特定存储器库或存储器库群组的局部修整信息存储于一熔丝集中,所述熔丝集被配置成存储用于存储器库或存储器库群组中的存储器库的修复信息,存储器系统可制止将额外熔丝集添加到熔丝阵列205。而且,通过以此方式存储局部修整信息,存储器系统可有助于将局部修整信息递送到特定存储器库或存储器库群组的局部锁存器。
当调整存储器库子集处的操作参数子集时,熔丝逻辑组件225可用于将操作信息(例如,全局修整、修复和局部修整信息)广播到整个存储器系统200中的适当的选项锁存器和修复锁存器。在本文中参考图3A和3B更详细地论述将操作信息广播到锁存器并且将操作信息存储于锁存器中的操作。
在操作信息已存储于适当的锁存器中之后,操作信息可用于调整存储器系统200中的存储器库的操作参数和/或识别特定存储器库中的有缺陷存储器元件。举例来说,修整参数可发送到引入延迟或修改存储器库内施加的电压量值的电路系统。在另一实例中,存储器库可用信号表示从另一装置接收的存储器地址是否匹配已在存储器库中被识别为有缺陷的任何存储器地址。在本文中更详细地描述调整操作参数并且识别对存取有缺陷存储器地址的请求的操作。
图3A说明根据本文所公开的实例的用于修改存储器库操作参数子集的示范性存储器库的方面。在图3A中描绘包含在存储器库中的选项电路系统和修复电路系统的示范性配置。
存储器库300-a可被配置成存储电子数据并且可为图2中的论述的第一存储器库235或第二存储器库240的实例。存储器库300-a可为包含在存储器系统中的多个存储器库中的一个并且可与熔丝阵列耦合。在一些情况下,存储器库300-a可与被配置成传送用于调整包含在存储器系统中的多个或全部存储器库的存取参数的第一信息(例如,全局修整信息)的一或多个熔丝集(例如,图2的熔丝集210)耦合。存储器库300-a也可与被配置成传送用于调整存储器库300-a或包含存储器库300-a的存储器库群组的存取参数的第二信息(例如,局部修整信息)的一或多个第二熔丝集(例如,图2的熔丝集260)耦合。
存储器库300-a可包含选项电路系统305-a、修复电路系统310-a、熔丝数据总线315-a、熔丝选择线320-a、第一熔丝令牌线325-a和第二熔丝令牌线330-a。
选项电路系统305-a可被配置成处理并存储从熔丝阵列接收的修整信息。选项电路系统305-a可包含第一逻辑门340-a、第二逻辑门345-a、第三逻辑门350-a、第四逻辑门355-a、第一全局修整锁存器360-a、第二全局修整锁存器365-a、第三全局修整锁存器370-a、局部修整锁存器375-a、缓冲器335-a、第一组合逻辑380-a、第二组合逻辑385-a和路由逻辑390-a。在一些情况下,选项电路系统305-a包含多个全局修整锁存器和多个局部修整锁存器以支持较大修整参数(例如,14位修整参数)。在一些情况下,修整参数可存储在多个熔丝集上并且依序存储于修整锁存器集中。
第一逻辑门340-a可用于将计时信号应用于第一全局修整锁存器360-a。在一些情况下,第一逻辑门340-a是AND门。当第一熔丝令牌线325-a和熔丝选择线320-a为高时,第一逻辑门340-a可输出高电压。第二逻辑门345-a可类似地配置为第一逻辑门340-a并且可用于将计时信号应用于第二全局修整锁存器365-a。第三逻辑门350-a可类似地配置为第一逻辑门340-a和第二逻辑门345-a并且可用于将计时信号应用于第三全局修整锁存器370-a。第四逻辑门355-a可用于将计时信号应用于局部修整锁存器375-a。当第二熔丝令牌线330-a和熔丝选择线320-a为高时,第四逻辑门355-a可输出高电压。
缓冲器335-a可用于将来自存储器库300-a的一个区段的熔丝令牌传送到另一区段。缓冲器335-a可为三态缓冲器或锁存器。在一些情况下,在接收到激活信号之后,当第一熔丝令牌线325-a为高时,缓冲器335-a输出高电压。即使在第一熔丝令牌线325-a为低之后,缓冲器335-a可继续保持高电压。
第一全局修整锁存器360-a可被配置成存储用以调整存储器库300-a处的第一操作参数集的第一全局修整信息的位。在一些实例中,第一全局修整锁存器360-a可存储第一全局修整参数的位。在一些情况下,第一全局修整锁存器360-a是D触发器。在一些实例中,数据位(例如,第一全局修整参数的位)可应用于第一全局修整锁存器360-a的输入,且在从第一逻辑门340-a接收到计时信号之后,第一全局修整锁存器360-a可输出对应于所述数据位的电压。在一些情况下,第一全局修整锁存器360-a与第一熔丝集耦合并且从第一熔丝集接收第一全局修整信息。在一些情况下,选项电路系统305-a包含多个第一全局修整锁存器,例如第一全局修整锁存器的数目可对应于用以传送第一全局修整参数的位数。在一些情况下,多个第一全局修整锁存器与单个熔丝集耦合并且从单个熔丝集接收第一全局修整信息。在一些情况下,多个第一全局修整锁存器与各自存储第一全局修整信息的单个位的多个熔丝集耦合并且所述多个熔丝集接收第一全局修整信息。并且在其它情况下,多个第一全局修整锁存器与各自存储第一全局修整信息的多个位的多个熔丝集耦合并且从所述多个熔丝集接收第一全局修整信息。
第二全局修整锁存器365-a可类似地配置为第一全局修整锁存器360-a。在一些实例中,第二全局修整锁存器365-a可存储用以调整存储器库300-a处的第二操作参数集的第二全局修整信息的位。在一些实例中,第二全局修整锁存器365-a可存储第二全局修整参数的位。在一些实例中,第二全局修整锁存器365-a与不同于存储第一全局修整信息的第一熔丝集的第二熔丝集耦合并且从所述第二熔丝集接收第二全局修整信息。在一些实例中,第二全局修整锁存器365-a可从存储第一全局修整信息的第一熔丝集接收第二全局修整信息。在一些实例中,选项电路系统305-a包含多个第二全局修整锁存器,例如第二全局修整锁存器的数目可对应于用以传送第二全局修整参数的位数。
第三全局修整锁存器370-a可类似地配置为第二全局修整锁存器365-a和第一全局修整锁存器360-a。在一些实例中,第三全局修整锁存器370-a可存储对用于存储器库300-a的局部修整信息(例如,存储于局部修整锁存器375-a中的局部修整信息)与第一或第二操作参数集中的一个相关联的指示(例如,一位指示符)。在一些情况下,与局部修整信息一样,所述指示符可用于包含存储器库300-a的多个存储器库。在一些实例中,所述指示可指示局部修整信息将用以调整第一或第二全局修整参数中的一个。在一些实例中,所述指示可指示局部修整信息将用以调整第一或第二操作参数集中的一个。在一些实例中,第三全局修整锁存器370-a与不同于用以存储第一和第二全局修整信息的第一和第二熔丝集的第三熔丝集耦合并且从所述第三熔丝集接收所述指示。在一些实例中,第三全局修整锁存器370-a可从存储第一全局修整信息和/或第二全局修整信息的第一熔丝集接收所述指示。
局部修整锁存器375-a可被配置成存储用以调整存储器库300-a(或包含存储器库300-a的存储器库集)处的第一或第二操作参数集中的一个的局部修整信息的位。在一些实例中,局部修整锁存器375-a可存储用以调整存储器库300-a处的第一操作参数集的局部修整信息。在一些情况下,局部修整锁存器375-a存储用以调整第一或第二操作参数集中的一个的局部修整参数的位。在一些情况下,局部修整锁存器375-a是D触发器。在一些实例中,数据位(例如,局部修整参数的位)可应用于局部修整锁存器375-a的输入,且在从第四逻辑门355-a接收到计时信号之后,局部修整锁存器375-a可输出对应于数据位的电压。在一些情况下,局部修整锁存器375-a与存储用于存储器库300-a的局部修整信息的熔丝集耦合并且从所述熔丝集接收局部修整信息。在一些情况下,局部修整锁存器375-a与存储用于存储器库300-a的局部修整信息和修复信息的熔丝集耦合并且从所述熔丝集接收局部修整信息。在一些情况下,选项电路系统305-a包含多个局部修整锁存器,例如局部修整锁存器的数目可对应于用以传送局部修整参数的位数。在一些情况下,多个局部修整锁存器可与各自存储修复信息和一或多个位的局部修整信息的多个修复熔丝集耦合并且从所述多个修复熔丝集接收局部修整信息。在其它情况下,第四逻辑门355-a的输入可连接于缓冲器335-a的输入上方,且多个局部修整锁存器可与存储用于存储器库300-a(或包含存储器库300-a的存储器库集)的局部修整信息的一或多个选项熔丝集耦合并且从所s述一或多个选项熔丝集接收局部修整信息。
第一组合逻辑380-a可被配置成可被配置成接收第一全局修整锁存器360-a的输出和路由逻辑390-a的第一输出以例如基于从第一全局修整锁存器360-a输出的第一全局修整参数和从路由逻辑390-a输出的局部修整信息产生用于存储器库300-a的第一局部修整参数。在一些情况下,第一局部修整参数可用于调整用于存储器库300-a的第一操作参数集。在一些情况下,第一组合逻辑380-a是XOR门,且局部修整信息应用于全局修整参数,从而获得第一局部修整参数。在其它情况下,局部修整信息是局部修整参数并且用于代替全局修整参数。在其它情况下,第一组合逻辑380-a将第一全局修整参数和局部修整信息组合以产生可用于以额外分辨率调整存储器库300-a的操作参数的较大局部修整参数。
第二组合逻辑385-a可类似地配置为第一组合逻辑380-a。第二组合逻辑385-a可接收第二全局修整锁存器365-a的输出和路由逻辑390-a的第二输出以产生用于存储器库300-a的第二局部修整参数。在一些情况下,第二局部修整参数可用于调整用于存储器库300-a的第二操作参数集。
在一些情况下,第一组合逻辑380-a和第二组合逻辑385-a可不包含在存储器库300-a中。在一些情况下,当第一组合逻辑380-a和第二组合逻辑385-a不包含在存储器库300-a中时,全局修整参数和路由逻辑390-a的对应输出可以独立地应用于存储器库300-a。在一些实例中,当全局修整参数和局部修整信息独立地应用于存储器库300-a处时,可相对于操作参数的全局调整来调整存储器库300-a的操作参数,从而允许存储器库300-a的操作参数的更精细调整,例如可以较高分辨率增加操作参数。在其它情况下,当全局修整参数和局部修整信息(例如,局部修整参数)独立地应用于存储器库300-a处时,局部修整信息可覆写全局修整参数,并且可基于局部修整信息调整存储器库300-a的操作参数。
路由逻辑390-a可被配置成基于从第三全局修整锁存器370-a接收的指示,将从局部修整锁存器375-a接收的局部修整信息路由到特定组合逻辑电路。在一些实例中,路由逻辑390-a可被配置成在接收到局部修整信息既定用于第一组合逻辑380-a的指示之后,将局部修整信息路由到第一组合逻辑380-a并且不路由到第二组合逻辑385-a,且反之亦然。在一些情况下,在接收到局部修整信息既定用于第一组合逻辑380-a的指示之后,路由逻辑390-a将空信号(例如,表示全部为零或一的信号)发射到第二组合逻辑385-a。在其它情况下,在接收到局部修整信息旨在用于第一组合逻辑380-a的指示之后,路由逻辑390-a制止将任何信号发射到第二组合逻辑385-a,例如路由逻辑390-a将第二输出维持于高阻抗状态中。
在一些情况下,路由逻辑390-a可被配置成路由来自多个局部修整锁存器的局部修整信息。在一些实例中,路由逻辑390-a在具有支持局部修整参数的并行用信号传送的宽度的总线(例如包含N个控制线的总线)上发射局部修整信息。在一些情况下,路由逻辑390-a是多路分用器。在一些情况下,路由逻辑390-a实施于控制器中,所述控制器处理从局部修整锁存器375-a和第三全局修整锁存器370-a接收的信息并且随后在路由逻辑390-a处的多个输出中的一个上输出从局部修整锁存器375-a接收的信息。
为支持路由逻辑390-a的使用,在产生局部修整信息之前,可做出在局部修改之后哪个操作参数集可引起存储器系统的较大性能增强的确定。在确定对特定操作参数集的调整可引起存储器系统的所要性能增强之后,用于调整所识别的操作参数集的局部修整信息可经产生并存储于与局部修整锁存器375-a耦合的熔丝集中。另外,对局部修整信息是用于所识别的操作参数集的指示可存储于第三全局修整锁存器370-a中。所述指示可提供给路由逻辑390-a,且路由逻辑390-a可将从局部修整锁存器375-a接收的信号载送到与用以产生用于所识别的操作参数集的局部修整参数的组合逻辑(例如,第一组合逻辑380-a)耦合的路由逻辑390-a的输出。
在一些情况下,可从选项电路系统305-a省略路由逻辑390-a。在这类情况下,选项电路系统305-a可包含多个局部修整锁存器,例如存储用于调整第一操作参数集的局部修整信息的第一局部修整锁存器和存储用于调整第二操作参数集的局部修整信息的第二局部修整锁存器。多个局部修整锁存器的输出可应用于相应组合逻辑,例如第一局部修整锁存器的输出可与第一组合逻辑380-a耦合且第二局部修整锁存器的输出可与第二组合逻辑385-a耦合。通过使用单独局部修整锁存器用于每一操作参数集,局部调整可同时应用于多个操作参数集。并且通过使用路由逻辑390-a而非配置用于每一操作参数集的局部修整锁存器,可减小包含存储器库300-a的存储器系统的大小和复杂性,例如较少熔丝可专用于存储局部修整信息,较少锁存器可被配置成存储局部修整信息,且较少信号路径可用于载送局部修整信息。
修复电路系统310-a可被配置成处理并存储在存储器库300-a中识别的有缺陷存储器地址(例如,行地址、列地址或板地址)。修复电路系统310-a可包含第五逻辑门392-a、第n逻辑门394-a、第一局部修复锁存器396-a和第n局部修复锁存器398-a。
第五逻辑门392-a到第n逻辑门394-a可类似地配置成第一逻辑门340-a。在一些情况下,第五逻辑门392-a到第n逻辑门394-a可用于应用相应计时信号到第一局部修复锁存器396-a到第n局部修复锁存器398-a。
第一局部修复锁存器396-a可被配置成存储有缺陷存储器地址的位。在一些情况下,第一局部修复锁存器396-a是D触发器。在一些实例中,数据(例如,有缺陷存储器地址)的位可应用于第一局部修复锁存器396-a的输入,且在从第五逻辑门392-a接收到计时信号之后,第一局部修复锁存器396-a可输出对应于数据位的电压。
第n局部修复锁存器398-a可被配置成存储有缺陷存储器地址的另一位。在一些情况下,第n局部修复锁存器398-a是D触发器。在一些实例中,数据(例如,有缺陷存储器地址)的位可应用于第n局部修复锁存器398-a的输入,且在从第n逻辑门394-a接收到计时信号之后,第n局部修复锁存器398-a可输出对应于数据位的电压。在一些实例中,第n局部修复锁存器398-a是包含在修复电路系统310-a中的第16局部修复锁存器。在一些情况下,包含在修复电路系统310-a中的一或多个局部修复锁存器将不被使用(例如,当使用小于16位传送应用的熔丝数据时)。在一些情况下,第一局部修复锁存器396-a到第n局部修复锁存器398-a一起可被配置成存储指示存储器库300-a中的有缺陷存储器地址的信息。
熔丝数据总线315-a可被配置成将数据从熔丝载送到例如第一全局修整锁存器360-a、第二全局修整锁存器365-a、第三全局修整锁存器370-a、局部修整锁存器375-a和第一局部修复锁存器396-a到第n局部修复锁存器398-a的锁存器。在一些情况下,熔丝数据总线315-a包含N导电迹线,其中N等于包含在熔丝阵列的熔丝集中的熔丝的数目。在一些情况下,多个熔丝数据总线可用于将数据从熔丝载送到锁存器。在一些实例中,第一熔丝数据总线被配置成载送用于选项电路系统的信息(例如,修整信息),且第二熔丝数据总线被配置成载送用于修复电路系统的信息(例如,有缺陷存储器地址)。
熔丝选择线320-a可被配置成载送用于对存储器库300-a中的锁存器进行计时的信号。举例来说,可在熔丝选择线320-a上以特定周期性发射电压脉冲。在一些情况下,多个熔丝选择线可用于将计时信号载送到锁存器。在一些实例中,第一熔丝选择线可被配置成将计时信号载送到选项锁存器且第二熔丝选择线可被配置成将计时信号载送到修复锁存器。
第一熔丝令牌线325-a可被配置成将令牌从存储器库300-a的一个区段载送并传送到另一区段。在一些情况下,第一熔丝令牌线325-a可与存储器系统中的每一存储器库耦合。第二熔丝令牌线330-a还可以被配置成将令牌从存储器库300-a的一个区段载送并传送到另一区段。在一些情况下,令牌可从第一熔丝令牌线325-a传送到第二熔丝令牌线330-a。令牌结合熔丝选择线320-a上的计时信号可用于确保一次写入存储器库300-a的单个区段中的锁存器。在一些情况下,熔丝数据总线315-a、熔丝选择线320-a、第一熔丝令牌线325-a和第二熔丝令牌线330-a可包含在广播总线(例如图2的广播总线230)中。在一些情况下,多个熔丝令牌线路可用于将令牌从一个区段载送并传送到另一区段。在一些实例中,第一熔丝令牌线可被配置成载送在存储器阵列的包含不同选项锁存器的区段之间传送的令牌,且第二熔丝令牌线可被配置成载送在存储器阵列的包含不同修复锁存器的区段之间传送的令牌。
当不同熔丝数据总线、熔丝选择线和熔丝令牌线用于选项锁存器和修复锁存器时,可在存储器阵列上单独地广播用于选项锁存器的信息和用于修复锁存器的信息。
在一些实例中,例如图2的熔丝逻辑组件225,熔丝逻辑组件可将某些熔丝集映射到存储器库300-a中的某些锁存器。熔丝逻辑组件225也可控制熔丝数据总线315-a、熔丝选择线320-a、第一熔丝令牌线325-a和第二熔丝令牌线330-a上的控制信号的和数据信号的发射以确保正确熔丝数据写入到正确锁存器,可以被称作广播。举例来说,当第二熔丝令牌线330-a为高时,熔丝逻辑组件可将待存储于局部修整锁存器375-a中的局部修整信息和待存储于第一局部修复锁存器396-a中的修复信息发射到第n局部修复锁存器398-a。在本文中关于图3B更详细地论述广播存储于熔丝阵列中的熔丝数据的操作。
在一些情况下,存储器库300-a可配置有额外缓冲器,所述额外缓冲器可被配置成将令牌从第二熔丝令牌线330-a传送到下一个熔丝令牌线和下一个锁存器集。在一些实例中,例如当局部修整信息与修复信息存储于不同的熔丝集中时,存储器库300-a可包含位于第四逻辑门355-a与第五逻辑门392-a之间的额外缓冲器。另外或替代地,例如当第一全局修整信息存储于第一熔丝集中;第二全局修整信息存储于第二熔丝集中;和对将调整哪个全局修整信息的指示存储于第三熔丝集中时,存储器库300-a可包含位于第一逻辑门340-a与第二逻辑门345-a之间的额外缓冲器以及位于第二逻辑门345-a与第三逻辑门350-a之间的另一缓冲器。一般来说,缓冲器可包含于存储来自不同熔丝集的信息的锁存电路系统之间。在一些情况下,例如当局部修整信息与第一全局修整信息、第二全局修整信息和/或指示中的一或多个存储于同一熔丝集中时,缓冲器335-a可位于第四逻辑门355-a与第五逻辑门392-a之间。
在一些情况下,选项电路系统305-a和修复电路系统310-a与存储器库300-a中的额外电路系统耦合。举例来说,存储器库300-a可包含被配置成修改存储器库300-a的操作参数的修整组件。在一些情况下,修整组件可分别与第一组合逻辑380-a的输出和第二组合逻辑385-a的输出耦合。在一些情况下,修整组件可单独地与全局修整锁存器(例如,第一全局修整锁存器360-a)的输出和路由逻辑390-a的输出耦合。在一些情况下,修整组件可包含被配置成对在存储器库300-a内发射的信号引入延迟的时序或延迟组件。修整组件还可包含被配置成修改在存储器库300-a内应用的信号的电压或电流的偏压组件。在一些情况下,偏压组件可用于调整运算放大器或驱动器的输出,所述运算放大器或驱动器用以将电压或电流施加至存储器库300-a的板线、字线或数字线,例如偏压组件可减小或增加驱动器的最大输出电压。
在另一实例中,存储器库300-a可包含存储器地址比较组件,其被配置成将请求的存储器地址的值与存储器库300-a中的有缺陷存储器地址的值进行比较。在一些情况下,存储器地址比较组件可与第一局部修复锁存器396-a到第n局部修复锁存器398-a的输出耦合。
图3B说明根据本文中所公开的实例的用于修改存储器库操作参数子集的示范性时序图。时序图301-b可描绘用以操作图3A的存储器库300-a的方面的示范性信号。在一些情况下,例如熔丝逻辑组件225的熔丝逻辑组件可被配置成发射图3B中描绘的信令。
选项旗标303-b可被配置成指示何时在整个存储器系统中广播存储于选项熔丝中的数据。列修复旗标306-b可被配置成指示何时在整个存储器系统中广播存储于列修复熔丝中的数据。第一熔丝令牌309-b可表示第一熔丝令牌线325-a的电压。第二熔丝令牌312-b可表示第二熔丝令牌线330-a的电压。熔丝选择信号318-b可表示熔丝选择线320-a的电压。熔丝数据321-b可表示在熔丝数据总线315-a上发送的N位字。
存储器系统可将用于调整存储器库300-a的一或多个操作参数的信息(例如,局部修整信息)存储于与存储器库300-a耦合的熔丝集中。举例来说,存储器系统可在确定存储器库300-a的一或多个操作参数低于阈值之后将信息存储于熔丝集中。另外或替代地,存储器系统可基于历史信息,例如基于已知或可预测制造过程缺陷,将信息存储于熔丝集中。存储器系统也可将用于调整包含存储器库300-a的多个存储器库的一或多个操作参数的信息(例如,全局修整信息)存储于与存储器库300-a耦合的另一熔丝集中。另外,存储器系统可将指示存储器库300-a的有缺陷存储器地址的信息存储于熔丝集中。在一些情况下,指示有缺陷存储器地址的信息(例如,修复信息)和用于调整存储器库300-a的一或多个操作参数的信息(例如,局部修整信息)可存储于同一熔丝集中。
可在整个存储器系统中广播存储于熔丝集中的信息。在一些情况下,以特定次序广播来自熔丝的信息,例如可首先发射存储于存储修整信息的熔丝集中的数据,接着可发射存储于存储列修复信息的熔丝集中的数据,接着可发射存储于存储行修复信息的熔丝集中的数据,并且接着可发射存储于存储板修复信息的熔丝集中的数据(可使用其它次序)。在一些情况下,单独地广播存储于熔丝中的不同类型的信息,例如存储于存储修整信息的熔丝集中的数据可与存储于存储修复信息的熔丝集中的数据同时发射。在一些情况下,多个电路系统集用以支持修整信息和修复信息的同时广播。
在广播熔丝数据的一些实例中,在整个存储器系统中发射存储于选项熔丝中的全局修整信息。在全局修整信息的发射期间,选项旗标303-b和第一熔丝令牌309-b可为高。在一些情况下,第一熔丝令牌309-b可经由第一熔丝令牌线325-a同时递送到存储器系统中的每一存储器库。另外,选项数据324-b(例如,第一全局修整参数、第二全局修整参数、对局部修整信息与哪个全局修整参数相关联的指示等)可存在于熔丝数据总线315-a上。在一些情况下,例如如果局部修整信息存储于选项熔丝中,那么选项数据324-b可包含局部修整信息(例如,用于对全局修整参数的局部调整的局部修整参数或信息)。
选项数据324-b的位可映射到存储器库300-a中的特定锁存器。举例来说,选项数据324-b的第一位可递送到第一全局修整锁存器360-a的输入,选项数据324-b的第二位可递送到第二全局修整锁存器365-a的输入,且选项数据324-b的第三位可递送到第三全局修整锁存器370-a的输入。在一些情况下,选项数据324-b的存储于第一全局修整锁存器360-a、第二全局修整锁存器365-a和第三全局修整锁存器370-a中的位可用于存储器系统中的大部分或全部存储器库。在其它情况下,选项数据324-b的存储于第一全局修整锁存器360-a、第二全局修整锁存器365-a和第三全局修整锁存器370-a中的位可用于存储器库子集,且选项数据324-b的位可类似地递送到与额外存储器库子集耦合的额外全局修整锁存器集。在一些情况下,例如如果局部修整信息存储于选项熔丝中,那么选项数据324-b的第四位可递送到局部修整锁存器375-a。
在第一熔丝令牌309-b保持为高时,可在熔丝选择线320-a上发射第一脉冲333-b。当熔丝选择信号318-b和第一熔丝令牌309-b两者均为高时,第一逻辑门340-a的输出可从低电压转变到高电压。第一逻辑门340-a的输出的转变可对第一全局修整锁存器360-a计时,致使第一全局修整锁存器360-a存储选项数据324-b的位于第一全局修整锁存器360-a的输入处的第一位,第二全局修整锁存器365-a存储选项数据324-b的第二位,且第三全局修整锁存器370-a存储选项数据324-b的第三位。在一些情况下,例如如果局部修整锁存器连接到第一熔丝令牌线325-a,那么局部修整锁存器375-a也可存储选项数据324-b的位于局部修整锁存器375-a的输入处的第四位。
接下来,可在整个存储器系统中发射列修复信息。在一些情况下,在列修复信息的发射期间,列修复旗标306-b可为高。为将信息写入到存储器库300-a的下一个区段,熔丝令牌可从存储器库300-a的一个区段传送到下一个区段。因此,第一熔丝令牌309-b可返回到低电压且第二熔丝令牌312-b可为高。在一些情况下,基于第一熔丝令牌309-b应用于缓冲器335-a且计时信号递送到缓冲器335-a,第二熔丝令牌312-b可转变到高电压。另外,可在熔丝数据总线315-a上发射列修复数据327-b。如本文中所论述,列修复数据327-b还可包含局部修整信息。在一些情况下,例如如果单独总线和/或熔丝令牌被配置成用于广播修复信息,那么列修复信息可与选项信息同时发射,且列修复旗标306-b可与选项旗标303-b同时转变到高电压。
列修复数据327-b的位可映射到存储器库300-a中的特定锁存器。举例来说,列修复数据327-b的对应于局部修整信息的位的第一位可递送到局部修整锁存器375-a的输入。并且列修复数据327的对应于一或多个缺陷列地址的位可递送到第一局部修复锁存器396-a到第n局部修复锁存器398-a的输入。
在第二熔丝令牌312-b保持为高时,可在熔丝选择线320-a上发射第二脉冲336-b。当熔丝选择信号318-b和第二熔丝令牌312-b两者均为高时,第四逻辑门355-a的输出和第五逻辑门392-a到第n逻辑门394-a的输出可从低电压转变到高电压。第四逻辑门355-a的输出的转变可对局部修整锁存器375-a进行计时,致使局部修整锁存器375-a存储局部修整信息的位于局部修整锁存器375-a的输入处的第一位。第五逻辑门392-a到第n逻辑门394-a的输出的转变可对第一局部修复锁存器396-a到第n局部修复锁存器398-a进行计时,致使第一局部修复锁存器396-a到第n局部修复锁存器398-a中的全部存储缺陷列地址的相应位。在列修复数据327-b写入到局部修整锁存器375-a和第一局部修复锁存器396-a到第n局部修复锁存器398-a之后,令牌可借助于额外缓冲器传送到存储器库300-a的下一个区段,且额外修复信息可写入到存储器库300-a的下一个区段中的额外锁存器等。
在全局修整信息、局部修整信息和修复信息已存储于第一全局修整锁存器360-a、局部修整锁存器375-a和第一局部修复锁存器396-a到第n局部修复锁存器398-a中之后,所述信息可用于调整包含存储器库300-a的存储器库子集的操作参数集。
在一些实例中,存储于第一全局修整锁存器360-a中的第一全局修整信息可提供给第一组合逻辑380-a,且存储于第二全局修整锁存器365-a中的第二全局修整信息可提供给第二组合逻辑385-a。在一些情况下,第一组合逻辑380-a可基于第一全局修整信息产生第一局部修整参数,且第二组合逻辑385-a可基于第二全局修整信息产生第二局部修整参数。第一组合逻辑380-a与第一修整电路系统耦合并且将第一局部修整参数用信号传送到第一修整电路系统,且第二组合逻辑385-a可与第二修整电路系统耦合并且将第二局部修整参数用信号传送到第二修整电路系统。在一些情况下,第一修整电路系统可基于第一局部修整参数调整存储器库300-a的第一操作参数集且第二修整电路系统可基于第二局部修整参数调整存储器库300-a的第二操作参数集。
在一些实例中,路由逻辑390-a可将局部修整信息用信号传送到第一组合逻辑380-a。在一些情况下,第一组合逻辑380-a可基于处理第一全局修整信息和局部修整信息,产生存储器库300-a的经修改局部修整参数。在一些情况下,第一组合逻辑380-a可通过对第一全局修整信息和局部修整信息进行XOR操作以产生经修改局部修整参数。第一组合逻辑380-a接着可将经修改局部修整参数用信号传送到第一修整电路系统。在一些实例中,第一修整电路系统中的时序组件可修改对存储器库300-a执行的存储器操作的时序。另外或替代地,第一修整电路系统中的偏压组件可修改在存储器库300-a内施加的一或多个电压或电流的量值,例如可增加或减小电压或电流的量值。在一些实例中,在从路由逻辑390-a接收到局部修整信息之后,第一组合逻辑380-a可忽略全局修整信息并且将无变化的局部修整信息传送到存储器库300-a中的修整电路系统。以此方式,可个别地调整每一存储器库而无需执行全局修整。
在一些情况下,在将局部修整信息用信号传送到第一组合逻辑380-a之后,路由逻辑390-a可将空信号用信号传送到第二组合逻辑385-a。在其它情况下,路由逻辑390-a可制止将任何信息用信号传送到第二组合逻辑385-a。在任一情况下,第二组合逻辑385-a可继续输出基于第二全局修整信息的第二局部修整参数。
在一些实例中,存储于第一全局修整锁存器360-a中的第一全局修整信息(例如,第一全局修整参数)可直接提供到存储器库300-a中的第一修整电路系统,且存储于第二全局修整锁存器365-a中的第二全局修整信息(例如,第二全局修整参数)可直接提供给存储器库300-a中的第二修整电路系统。在一些情况下,第一修整电路系统可基于所接收的第一全局修整信息调整存储器库300-a的第一操作参数集,且第二修整电路系统可基于所接收的第二全局修整信息调整存储器库300-a的第二操作参数集。
在一些情况下,在将全局修整信息提供给修整电路系统之后,存储于局部修整锁存器375-a中的局部修整信息(例如,局部修整参数)可提供给路由逻辑390-a。路由逻辑390-a也可从第三全局修整锁存器370-a接收信号。在一些情况下,从第三全局修整锁存器370-a接收的信号致使路由逻辑390-a将局部修整信息经由与第一修整电路系统耦合的第一输出直接提供给第一修整电路系统。第一修整电路系统可基于所接收的局部修整信息调整第一参数集。在一些情况下,第一修整电路系统可使用局部修整信息相对于基于第一全局修整信息做出的调整来调整第一参数集。以此方式,局部修整信息可允许局部操作参数的更精细调整。在一些情况下,在使用全局修整信息调整存储器库300-a的操作参数之后,确定局部修整信息的值。路由逻辑390-a也可基于从第三全局修整锁存器370-a接收到信号,在与第二修整电路系统耦合的第二输出上用信号传送空信号(例如,载送全部为“0”或“1”的信号)。并且第二修整电路系统可基于所接收的第二全局修整信息维持第二参数集。在一些情况下,代替用信号传送空信号,路由逻辑390-a可制止将任何信号发射到第二修整电路系统,例如路由逻辑390-a可将第二输出维持于高阻抗状态中。
在一些实例中,存储于第一局部修复锁存器396-a到第n局部修复锁存器398-a中的修复信息(例如,一或多个列地址)可提供给存储器地址比较组件。例如熔丝逻辑组件225的熔丝逻辑组件可被配置成确保正确熔丝数据发射到正确锁存器。也就是说,熔丝逻辑组件可致使熔丝令牌从存储器库的一个区段传送到另一区段并且当熔丝令牌在一区段中处于作用中时可广播所述区段的熔丝数据。
图4示出根据本文所公开的实例的支持修改存储器库操作参数子集的存储器阵列405的框图400。存储器阵列405可为如参考图1到3所描述的存储器阵列的方面的实例。存储器阵列405可包含全局修整组件410、局部修整组件415、路由组件420、第一组合组件425、执行组件430、修整指示组件440、第二组合组件450、全局选项熔丝组件455、局部选项熔丝组件460和性能组件465。这些模块中的每一个可彼此(例如,经由一或多个总线)直接或间接通信。
针对具有第一操作参数和第二操作参数的存储器库集,全局修整组件410可识别第一操作参数的第一值和第二操作参数的第二值。在一些情况下,第一操作参数的第一值被配置成调整或设置第一操作参数的量值,且第二操作参数的第二值被配置成调整或设置第二操作参数的量值。
在一些实例中,全局修整组件410可从第一熔丝集接收存储器库的第一值、第二值和指示。在一些实例中,全局修整组件410可从第一熔丝集接收存储器库的第一值,从第二熔丝集接收第二值并且从第三熔丝集接收指示。在一些实例中,全局修整组件410可将第一值、第二值和对用于调整第一值或第二值中的一个的信息是与第一操作参数相关联的指示存储于与存储器库相关联或在存储器库外部的锁存器集中。
在一些实例中,全局修整组件410可将第一值用信号传送到与存储器库相关联的第一逻辑组件并且将第二值用信号传送到与存储器库相关联的第二逻辑组件,其中第一逻辑组件是与第一操作参数相关联且第二逻辑组件是与第二操作参数相关联。
针对存储器库集中的存储器库,局部修整组件415可识别用于调整第一值或第二值中的一个的信息。在一些实例中,针对存储器库,局部修整组件415可从第二熔丝集接收用于调整第一值或第二值中的一个的信息。在一些实例中,针对存储器库,局部修整组件415可从第二熔丝集接收有缺陷存储器方位的地址。在一些情况下,局部修整组件415可将用于调整的信息存储于与存储器库相关联的锁存器中。
针对存储器库,路由组件420可接收对用于调整的信息是与第一操作参数相关联的指示。在一些实例中,路由组件420可基于接收到对用于调整的信息是与第一操作参数相关联的指示,将所述信息用信号传送到第一逻辑组件。在一些实例中,路由组件420可基于接收到对信息是与第一操作参数相关联的指示,将用于保存第二值的信息用信号发送到第二逻辑组件。
针对存储器库,第一组合组件425可基于接收到指示而将用于调整的信息与第一值组合,其中基于所述组合将第一操作参数的第一值调整到存储器库处的第三值。在一些情况下,第一操作参数的第三值被配置成调整或设置针对存储器库测量的第一操作参数的量值。在一些实例中,第一组合组件425可将异或运算应用到第一值和用于调整的信息,其中第三值等效于异或运算的结果值。在一些实例中,第一组合组件425可将用于调整的信息附加到第一值,其中第三值等效于所述附加的结果值,且其中与第一值相比,第三值引起对第一操作参数的更精细调整。
第二组合组件450可通过第二逻辑组件将异或运算应用于第二值和用于保存的信息,其中第二值等效于异或运算的结果值。
执行组件430可基于所述应用,对存储器库执行存储器操作,其中在存储器操作期间,存储器库处的第一操作参数的量值是基于第三值。在一些实例中,在存储器操作期间,执行组件430可对存储器库执行存储器操作,其中与存储器库相关联的第二操作参数的第二量值是基于第二值。在一些实例中,执行组件430可在所述应用之后对存储器库集中的第二存储器库执行第二存储器操作,其中在存储器操作期间,在不使用用于调整的信息的情况下,与第二存储器库相关联的第一操作参数的第二量值是基于第一值。
全局选项熔丝组件455可将第一值、第二值和指示存储于第一熔丝集中。在一些实例中,全局选项熔丝组件455可将第一值存储于第一熔丝集中,将第二值存储于第二熔丝集中,并且将指示存储于第三熔丝集中。
局部选项熔丝组件460可将用于调整第一值或第二值中的一个的信息存储于第二熔丝集中。在一些实例中,局部选项熔丝组件460可基于所述确定将用于调整第一值的信息存储于第二熔丝集中。在一些实例中,第二熔丝集也可存储修复信息。
性能组件465可确定当修改第一操作参数时,相对于当第二操作参数经修改时,存储器库的性能水平增加。
在一些实例中,针对存储器库集,全局存储组件470可存储第一全局修整参数和第二全局修整参数。在一些实例中,全局存储组件470可将第一全局修整参数用信号传送到第一逻辑组件。在一些实例中,全局存储组件470可将第二全局修整参数用信号传送到第三逻辑组件。
针对存储器库集中的存储器库,局部存储组件475可存储用于调整第一全局修整参数或第二全局修整参数中的一个的信息,其中基于用于调整第一全局修整参数或第二全局修整参数中的一个的信息而产生用于存储器库的第一局部修整参数和第二局部修整参数。在一些情况下,第一全局修整参数和第一局部修整参数是与存储器库集中的第一操作参数相关联。在一些情况下,第二全局修整参数和第二局部修整参数是与存储器库集中的第二操作参数相关联。
指示存储组件490可存储对用于调整的信息是与第一全局修整参数相关联的指示。在一些实例中,指示存储组件490可将指示用信号传送到路由组件480。
路由组件480可在存储器库处确定所述信息是用于调整第一全局修整参数的值。在一些实例中,路由组件480可基于接收到指示,确定用于调整的信息是用于调整第一全局修整参数。在一些实例中,路由组件480可基于所述确定将用于调整的信息用信号传送到第一逻辑组件。在一些实例中,路由组件480可基于所述确定将用于保存第二全局修整参数的信息用信号传送到第三逻辑组件。
组合组件485可基于所述确定将用于调整的信息与第一全局修整参数组合,其中第一局部修整参数是基于所述组合而产生。
执行组件495可通过存储器库基于所述调整而执行存储器操作,其中在存储器操作期间,与存储器库相关联的第一操作参数的第一量值对应于第一局部修整参数,且与存储器库相关联的第二操作参数的第二量值对应于第二全局修整参数。
图5示出说明根据本文所公开的实例的支持修改存储器库操作参数子集的一或多种方法500的流程图。方法500的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说,方法500的操作可由如参考图4所描述的存储器阵列执行。在一些实例中,存储器阵列可执行指令集以控制存储器阵列的功能元件来执行所描述的功能。另外或替代地,存储器阵列可使用专用硬件执行所描述功能的方面。
在505处,针对具有第一操作参数和第二操作参数的存储器库集,存储器阵列可识别第一操作参数的第一值和第二操作参数的第二值。可根据本文中所描述的方法执行505的操作。在一些实例中,可由如参考图4所描述的第一全局修整组件执行505的操作的方面。
在510处,针对存储器库集中的存储器库,存储器阵列可识别用于调整第一值或第二值中的一个的信息。可根据本文中所描述的方法执行510的操作。在一些实例中,可由如参考图4所描述的第二全局修整组件执行510的操作的方面。
在515处,针对存储器库,存储器阵列可接收对用于调整的信息是与第一操作参数相关联的指示。可根据本文中所描述的方法执行515的操作。在一些实例中,可由如参考图4所描述的路由组件执行515的操作的方面。
在520处,针对存储器库,存储器阵列可基于接收到指示而将用于调整的信息与第一值组合,其中基于所述组合将第一操作参数的第一值调整到存储器库处的第三值。可根据本文中所描述的方法执行520的操作。在一些实例中,可由如参考图4所描述的第一组合组件执行520的操作的方面。
在525处,存储器阵列可通过存储器库基于应用而执行存储器操作,其中在存储器操作期间,存储器库处的第一操作参数的量值是基于第三值。可根据本文中所描述的方法执行525的操作。在一些实例中,可由如参考图4所描述的执行组件执行525的操作的方面。
在一些实例中,如本文中所描述的设备可执行例如方法500的一或多种方法。所述设备可包含用于以下操作的特征、装置或指令(例如,非暂时性计算机可读媒体存储的可由处理器执行的指令):针对具有第一操作参数和第二操作参数的存储器库集,识别所述第一操作参数的第一值和所述第二操作参数的第二值;针对所述存储器库集中的存储器库,识别用于调整所述第一值或所述第二值中的一个的信息;针对所述存储器库,接收对所述用于调整的信息是与所述第一操作参数相关联的指示;针对所述存储器库,基于接收到所述指示而将所述用于调整的信息与所述第一值组合,其中基于所述组合而将所述第一操作参数的所述第一值调整到所述存储器库处的第三值;和通过所述存储器库基于应用而执行存储器操作,其中在所述存储器操作期间,所述存储器库处的所述第一操作参数的量值是基于所述第三值。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将所述用于调整的信息存储于与所述存储器库相关联的锁存器中。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将所述第一值、所述第二值和所述指示存储于与所述存储器库相关联或在所述存储器库外部的锁存器集中。
在本文中所描述的方法500和设备的一些实例中,所述组合可另外包含用于以下操作的操作、特征、装置或指令:将异或运算应用于所述第一值和所述用于调整的信息,其中所述第三值可等效于所述异或运算的结果值。
在本文中所描述的方法500和设备的一些实例中,所述组合可另外包含用于以下操作的操作、特征、装置或指令:将所述用于调整的信息附加到所述第一值,其中所述第三值可等效于所述附加的结果值,且其中与所述第一值相比,所述第三值引起对所述第一操作参数的更精细调整。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将所述第一值用信号传送到与所述存储器库相关联的第一逻辑组件并且将所述第二值用信号传送到与所述存储器库相关联的第二逻辑组件,其中所述第一逻辑组件可与所述第一操作参数相关联且所述第二逻辑组件可与所述第二操作参数相关联;和基于接收到对所述信息可与所述第一操作参数相关联的所述指示,将所述用于调整的信息用信号传送到所述第一逻辑组件。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:基于接收到对所述信息可与所述第一操作参数相关联的所述指示,将用于保存所述第二值的信息用信号传送到所述第二逻辑组件。
在本文中所描述的方法500和设备的一些实例中,所述组合可另外包含用于以下操作的操作、特征、装置或指令:通过所述第二逻辑组件将异或运算应用于所述第二值和所述用于保存的信息,其中所述第二值可等效于所述异或运算的结果值。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:在所述存储器操作期间,与所述存储器库相关联的所述第二操作参数的第二量值可基于所述第二值。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:在所述应用之后,通过所述存储器库集中的第二存储器库执行第二存储器操作,其中在所述存储器操作期间,在不使用所述用于调整的信息的情况下,与所述第二存储器库相关联的所述第一操作参数的第二量值可基于所述第一值。
在本文中所描述的方法500和设备的一些实例中,所述第一操作参数的所述第一值可被配置成调整或设置所述第一操作参数的所述量值,所述第二操作参数的所述第二值可被配置成调整或设置所述第二操作参数的所述量值,且所述第一操作参数的所述第三值可被配置成调整或设置针对所述存储器库测量的所述第一操作参数的所述量值。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将所述第一值、所述第二值和所述指示存储于第一熔丝集中;将用于调整所述第一值或所述第二值中的一个的所述信息存储于第二熔丝集中;确定当可修改所述第一操作参数时,相对于当所述第二操作参数可经修改时,所述存储器库的性能水平可增加;和基于所述确定而将用于调整所述第一值的信息存储于所述第二熔丝集中。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:针对所述存储器库,从第一熔丝集接收所述第一值、所述第二值和所述指示;和针对所述存储器库,从第二熔丝集接收用于调整所述第一值或所述第二值中的一个的所述信息。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:针对所述存储器库,从所述第二熔丝集接收有缺陷存储器方位的地址。
本文中所描述的方法500和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:针对所述存储器库,从第一熔丝集接收所述第一值,从第二熔丝集接收所述第二值并且从第三熔丝集接收所述指示。
图6示出说明根据本文所公开的实例的支持修改存储器库操作参数子集的一或多种方法600的流程图。方法600的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说,方法600的操作可由如参考图4所描述的存储器阵列执行。在一些实例中,存储器阵列可执行指令集以控制存储器阵列的功能元件来执行所描述的功能。另外或替代地,存储器阵列可使用专用硬件执行所描述功能的方面。
在605处,针对存储器库集,存储器阵列可存储第一全局修整参数和第二全局修整参数。可根据本文中所描述的方法执行605的操作。在一些实例中,可由如参考图4所描述的全局存储组件执行605的操作的方面。
在610处,针对存储器库集中的存储器库,存储器阵列可存储用于调整第一全局修整参数或第二全局修整参数中的一个的信息,其中用于存储器库的第一局部修整参数和第二局部修整参数是基于用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的信息而产生的。可根据本文中所描述的方法执行610的操作。在一些实例中,可由如参考图4所描述的局部存储组件执行610的操作的方面。
在615处,存储器阵列可在存储器库处确定所述信息是用于调整第一全局修整参数的值。根据本文中所描述的方法执行615的操作。在一些实例中,可由如参考图4所描述的路由组件执行615的操作的方面。
在620处,存储器阵列可基于所述确定而将用于调整的信息与第一全局修整参数组合,其中所述第一局部修整参数是基于所述组合而产生的。根据本文中所描述的方法执行620的操作。在一些实例中,可由如参考图4所描述的组合组件执行620的操作的方面。
在一些实例中,如本文中所描述的设备可执行例如方法600的一或多种方法。所述设备可包含用于以下操作的特征、装置或指令(例如,非暂时性计算机可读媒体存储的可由处理器执行的指令):针对存储器库集,存储第一全局修整参数和第二全局修整参数;针对所述存储器库集中的存储器库,存储用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的信息,其中用于所述存储器库的第一局部修整参数和第二局部修整参数是基于用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的所述信息而产生的;在所述存储器库处确定所述信息是用于调整所述第一全局修整参数的值;和基于所述确定而将所述用于调整的信息与所述第一全局修整参数组合,其中所述第一局部修整参数是基于所述组合而产生的。
本文中所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:存储对所述用于调整的信息可与所述第一全局修整参数相关联的指示;和基于接收到所述指示而将所述指示用信号传送到多路复用组件,所述多路复用组件确定所述用于调整的信息可用于调整所述第一全局修整参数。
本文中所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将所述第一全局修整参数用信号传送到第一逻辑组件;和通过第二逻辑组件基于所述确定而将所述用于调整的信息用信号传送到所述第一逻辑组件。
本文中所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将所述第二全局修整参数用信号传送到第三逻辑组件;和通过所述第二逻辑组件基于所述确定而将用于保存所述第二全局修整参数的信息用信号传送到所述第三逻辑组件。
在本文中所描述的方法600和设备的一些实例中,所述第一全局修整参数和所述第一局部修整参数可与所述存储器库集的第一操作参数相关联,且所述第二全局修整参数和所述第二局部修整参数可与所述存储器库集的第二操作参数相关联。
本文中所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:通过所述存储器库基于所述调整而执行存储器操作,其中在所述存储器操作期间,与所述存储器库相关联的第一操作参数的第一量值对应于所述第一局部修整参数,且与所述存储器库相关联的第二操作参数的第二量值对应于所述第二全局修整参数。
应注意,本文所描述的方法是可能的实施方案,且操作和步骤可重新布置或以其它方式修改,且其它实施方案是可能的。此外,可以组合方法中的两个或更多个的各部分。
描述一种用于操作存储器阵列的设备。所述设备可包含处理器、与所述处理器电子通信的存储器以及存储在存储器中的指令。所述指令可由所述处理器执行以致使设备包括存储器库集,其具有操作参数集;第一锁存器集,其为所述存储器库集所共有且被配置成存储所述操作参数集的第一值集;第二锁存器集,其与所述存储器库集中的存储器库相关联且被配置成存储所述操作参数集的第二值集;第一锁存器,其与所述存储器库相关联且被配置成存储用于调整所述第一值集的子集以产生所述第二值集的信息;第二锁存器,其被配置成存储所述第一值集的所述子集的指示;和多路复用组件,其被配置成接收所述指示并且将所述用于调整的信息用信号传送到所述第一值集的所述所指示子集。
所述设备的一些实例可包含第一逻辑组件,其被配置成接收并组合所述第一值集中的第一值与所述多路复用组件的包含所述用于调整的信息的第一输出;和第二逻辑组件,其被配置成接收并组合所述第一值集中的第二值与所述多路复用组件的第二输出。
在一些实例中,所述第一逻辑组件包含第一异或门且所述第二逻辑组件包含第二异或门。
在一些实例中,所述多路复用组件可被进一步配置成用信号发送用于保存所述第一值集的剩余子集的信息,且其中所述第二输出包含所述用于保存的信息。
所述设备的一些实例可包含缓冲组件,其被配置成使所述第一锁存器集与所述第一锁存器断开耦合,其中所述缓冲组件可被配置成在广播所述第一值集的第一时间段期间激活所述第一锁存器集并且在用于广播所述第二值集的不同时间段期间激活所述第二锁存器集。
所述设备的一些实例可包含第一熔丝集,其被配置成存储所述第一多个值;和第二熔丝集,其被配置成存储所述用于调整的信息。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号;然而,所属领域的一般技术人员将理解,所述信号可表示信号总线,其中总线可具有多种位宽度。
术语“电子通信”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,则认为组件彼此电子通信(或彼此导电接触,或彼此连接,或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子连通(或彼此导电接触,或彼此连接,或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是间接导电路径,其可以包含例如开关、晶体管或其它组件的中间组件。在一些实例中,可以例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路,则组件彼此隔离。举例来说,由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时,控制器实现以下改变:阻止信号使用先前准许信号流动的导电路径在组件之间流动。
如本文所用,术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
本文中论述的装置,包含存储器阵列,可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中,衬底为半导体晶片。在其它情况下,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET),并且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的,且可包括经重掺杂(例如,简并)半导体区。源极和漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即,大部分载流子为电子),那么FET可以被称作n型FET。如果沟道是p型(即,大部分载体为电洞),那么FET可以被称作p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说,将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置,且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”,且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的特定细节。然而,可在没有这些具体细节的情况下实践这些技术。在一些情况下,以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。
在附图中,类似组件或特征可具有相同的参考标记。此外,通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件,这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记,则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中的公开内容所描述的各种说明性块和模块。通用处理器可为微处理器,但在替代方案中,处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如,DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器,或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说,归因于软件的性质,上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可在物理上位于各个位置处,包含经分布以使得功能的各部分在不同物理位置处实施。此外,如本文中(包含在权利要求书中)所使用,如在项列表(例如,后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表,使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。另外,如本文所用,短语“基于”不应理解为提及封闭条件集。举例来说,在不脱离本公开的范围的情况下,描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说,如本文中所使用,短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制,非暂时性计算机可读媒体可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且,适当地将任何连接称作计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件,那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用,磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述以使得本领域技术人员能够制造或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的,且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此,本公开不限于本文描述的实例和设计,而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种用于存储器系统的方法,其包括:
针对具有第一操作参数和第二操作参数的多个存储器库,识别所述第一操作参数的第一全局修整参数,和所述第二操作参数的第二全局修整参数,所述第一全局修整参数具有第一值,所述第二全局修整参数具有第二值;
针对所述多个存储器库中的第一存储器库,识别用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的信息,其中用于所述第一存储器库的第一局部修整参数或第二局部修整参数是至少部分地基于用于调整的所述信息而产生的;
针对所述第一存储器库,接收对用于调整的所述信息是与所述第一操作参数相关联的指示;
针对所述第一存储器库,至少部分地基于接收到所述指示而将用于调整的所述信息与所述第一全局修整参数组合,其中至少部分地基于所述组合而产生具有第三值的所述第一局部修整参数;和
通过所述第一存储器库至少部分地基于所述组合而执行存储器操作,其中在所述存储器操作期间,所述第一存储器库处的所述第一操作参数的量值为至少部分地基于所述第一局部修整参数的所述第三值。
2.根据权利要求1所述的方法,其进一步包括:
将用于调整的所述信息存储于与所述第一存储器库相关联的锁存器中。
3.根据权利要求1所述的方法,其进一步包括:
将所述第一全局修整参数的所述第一值、所述第二全局修整参数的所述第二值和所述指示存储于与所述第一存储器库相关联或在所述第一存储器库外部的多个锁存器中。
4.根据权利要求1所述的方法,其中所述组合进一步包括:
将异或运算应用于所述第一全局修整参数的所述第一值和用于调整的所述信息,其中所述第一局部修整参数的所述第三值等效于所述异或运算的结果值。
5.根据权利要求1所述的方法,其中所述组合进一步包括:
将用于调整的所述信息附加到所述第一全局修整参数的所述第一值,其中所述第一局部修整参数的所述第三值等效于所述附加的结果值,且其中与所述第一值相比,所述第三值引起对所述第一操作参数的更精细调整。
6.根据权利要求1所述的方法,其进一步包括:
将所述第一全局修整参数的所述第一值用信号传送到与所述第一存储器库相关联的第一逻辑组件并且将所述第二全局修整参数的所述第二值用信号传送到与所述第一存储器库相关联的第二逻辑组件,其中所述第一逻辑组件是与所述第一操作参数相关联且所述第二逻辑组件是与所述第二操作参数相关联;和
至少部分地基于接收到对所述信息是与所述第一操作参数相关联的所述指示,将用于调整的所述信息用信号传送到所述第一逻辑组件。
7.根据权利要求6所述的方法,其进一步包括:
至少部分地基于接收到对所述信息是与所述第一操作参数相关联的所述指示,将用于保存所述第二全局修整参数的所述第二值的信息用信号传送到所述第二逻辑组件。
8.根据权利要求7所述的方法,其中所述组合进一步包括:
通过所述第二逻辑组件将异或运算应用于所述第二全局修整参数的所述第二值和用于保存的所述信息,其中所述第二值等效于所述异或运算的结果值。
9.根据权利要求1所述的方法,其进一步包括:
在所述组合之后,通过所述多个存储器库中的第二存储器库执行第二存储器操作,其中在所述存储器操作期间,在不使用用于调整的所述信息的情况下,在所述第二存储器库处的所述第一操作参数的第二量值至少部分地基于所述第一全局修整参数的所述第一值。
10.根据权利要求1所述的方法,其中:
所述第一全局修整参数的所述第一值被配置成调整或设置所述第一操作参数的所述量值,
所述第二全局修整参数的所述第二值被配置成调整或设置所述第二操作参数的所述量值,且
所述第一局部修整参数的所述第三值被配置成调整或设置针对所述第一存储器库测量的所述第一操作参数的所述量值。
11.根据权利要求1所述的方法,其进一步包括:
将所述第一全局修整参数的所述第一值、所述第二全局修整参数的所述第二值和所述指示存储于第一熔丝集中;
将用于调整所述第一值或所述第二值中的一个的所述信息存储于第二熔丝集中;
确定当修改所述第一操作参数且当修改所述第二操作参数时,相对于当所述第二操作参数经修改时,所述第一存储器库的性能水平增加;和
至少部分地基于所述确定而将用于调整所述第一值的信息存储于所述第二熔丝集中。
12.根据权利要求1所述的方法,其进一步包括:
针对所述第一存储器库,从第一熔丝集接收所述第一全局修整参数的所述第一值、所述第二全局修整参数的所述第二值和所述指示;
针对所述第一存储器库,从第二熔丝集接收用于调整所述第一值或所述第二值中的一个的所述信息;和
针对所述第一存储器库,从所述第二熔丝集接收有缺陷存储器位置的地址。
13.根据权利要求1所述的方法,其进一步包括:
针对所述第一存储器库,从第一熔丝集接收所述第一全局修整参数的所述第一值,从第二熔丝集接收所述第二全局修整参数的所述第二值并且从第三熔丝集接收所述指示。
14.一种用于存储器系统的方法,其包括:
针对多个存储器库,存储第一全局修整参数和第二全局修整参数;
针对所述多个存储器库中的存储器库,存储用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的信息,其中用于所述存储器库的第一局部修整参数和第二局部修整参数是至少部分地基于用于调整所述第一全局修整参数或所述第二全局修整参数中的一个的所述信息而产生的;
在所述存储器库处确定所述信息是用于调整所述第一全局修整参数的值;和
至少部分地基于所述确定而将用于调整的所述信息与所述第一全局修整参数组合,其中所述第一局部修整参数是至少部分地基于所述组合而产生的。
15.根据权利要求14所述的方法,其进一步包括:
存储对用于调整的所述信息是与所述第一全局修整参数相关联的指示;和
至少部分地基于接收到所述指示而将所述指示用信号传送到多路复用组件,所述多路复用组件确定用于调整的所述信息是用于调整所述第一全局修整参数。
16.根据权利要求14所述的方法,其进一步包括:
将所述第一全局修整参数用信号传送到第一逻辑组件;和
通过第二逻辑组件至少部分地基于所述确定而将用于调整的所述信息用信号传送到所述第一逻辑组件。
17.根据权利要求16所述的方法,其进一步包括:
将所述第二全局修整参数用信号传送到第三逻辑组件;和
通过所述第二逻辑组件至少部分地基于所述确定而将用于保存所述第二全局修整参数的信息用信号传送到所述第三逻辑组件。
18.根据权利要求14所述的方法,其中:
所述第一全局修整参数和所述第一局部修整参数是与所述多个存储器库的第一操作参数相关联,且
所述第二全局修整参数和所述第二局部修整参数是与所述多个存储器库的第二操作参数相关联。
19.根据权利要求14所述的方法,其中:
通过所述存储器库至少部分地基于所述调整而执行存储器操作,其中在所述存储器操作期间,与所述存储器库相关联的第一操作参数的第一量值对应于所述第一局部修整参数,且与所述存储器库相关联的第二操作参数的第二量值对应于所述第二全局修整参数。
20.一种存储器系统,其包括:
多个存储器库,其具有多个操作参数;
第一组锁存器,其为所述多个存储器库所共有且被配置成存储所述多个操作参数的第一组值;
第二组锁存器,其与所述多个存储器库中的存储器库相关联且被配置成存储所述多个操作参数的第二组值;
第一锁存器,其与所述存储器库相关联且被配置成存储用于调整所述第一组值的子集以产生所述第二组值的信息;
第二锁存器,其被配置成存储所述第一组值的所述子集的指示;和
多路复用组件,其被配置成接收所述指示并且将用于调整的所述信息用信号传送到所述第一组值的所述所指示子集。
21.根据权利要求20所述的存储器系统,其进一步包括:
第一逻辑组件,其被配置成接收并组合所述第一组值中的第一值与所述多路复用组件的包括用于调整的所述信息的第一输出;和
第二逻辑组件,其被配置成接收并组合所述第一组值中的第二值与所述多路复用组件的第二输出。
22.根据权利要求21所述的存储器系统,其中所述第一逻辑组件包括第一异或门且所述第二逻辑组件包括第二异或门。
23.根据权利要求21所述的存储器系统,其中所述多路复用组件被进一步配置成用信号发送用于保存所述第一组值的剩余子集的信息,且其中所述第二输出包括所述用于保存的信息。
24.根据权利要求20所述的存储器系统,其进一步包括:
缓冲组件,其被配置成使所述第一组锁存器与所述第一锁存器断开耦合,其中所述缓冲组件被配置成在广播所述第一组值的第一时间段期间激活所述第一组锁存器并且在用于广播所述第二组值的不同时间段期间激活所述第二组锁存器。
25.根据权利要求20所述的存储器系统,其进一步包括:
第一熔丝集,其被配置成存储所述第一组值;和
第二熔丝集,其被配置成存储用于调整的所述信息。
CN202110180637.3A 2020-02-20 2021-02-08 修改存储器库操作参数子集 Active CN113282233B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/796,860 2020-02-20
US16/796,860 US11138107B2 (en) 2020-02-20 2020-02-20 Modifying subsets of memory bank operating parameters

Publications (2)

Publication Number Publication Date
CN113282233A CN113282233A (zh) 2021-08-20
CN113282233B true CN113282233B (zh) 2022-04-08

Family

ID=77275763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110180637.3A Active CN113282233B (zh) 2020-02-20 2021-02-08 修改存储器库操作参数子集

Country Status (2)

Country Link
US (2) US11138107B2 (zh)
CN (1) CN113282233B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11954338B2 (en) * 2021-12-07 2024-04-09 Micron Technology, Inc. Shared components in fuse match logic

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197878A (ja) * 2000-12-26 2002-07-12 Hitachi Ltd 半導体装置及びデータ処理システム
KR100963855B1 (ko) 2003-07-30 2010-06-16 샌디스크 아이엘 엘티디 불휘발성 메모리 디바이스에서 프로그래밍 데이터의 신뢰성및 성능을 최적화하는 방법 및 시스템
US7447847B2 (en) 2004-07-19 2008-11-04 Micron Technology, Inc. Memory device trims
US7355902B2 (en) * 2006-05-11 2008-04-08 International Business Machines Corporation Methods and apparatus for inline characterization of high speed operating margins of a storage element
US7573762B2 (en) 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
KR100996009B1 (ko) * 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US11221764B2 (en) * 2010-01-29 2022-01-11 Mosys, Inc. Partitioned memory with shared memory resources and configurable functions
JP2012109403A (ja) 2010-11-17 2012-06-07 Elpida Memory Inc 半導体装置及びその制御方法
KR101975330B1 (ko) 2012-04-06 2019-05-07 삼성전자주식회사 퓨즈 장치에 저장된 데이터를 리드하는 방법 및 이를 이용하는 장치들
US9594516B2 (en) * 2014-02-14 2017-03-14 Sony Semiconductor Solutions Corporation Memory device with variable trim parameters
US10275541B2 (en) * 2016-08-05 2019-04-30 Micron Technology, Inc. Proactive corrective actions in memory based on a probabilistic data structure
KR102661817B1 (ko) * 2016-11-14 2024-05-02 삼성전자주식회사 불휘발성 메모리 장치
US10014056B1 (en) * 2017-05-18 2018-07-03 Sandisk Technologies Llc Changing storage parameters
US10725913B2 (en) * 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US10600496B1 (en) * 2018-10-18 2020-03-24 Micron Technology, Inc. Modifying memory bank operating parameters

Also Published As

Publication number Publication date
US11138107B2 (en) 2021-10-05
US20210263848A1 (en) 2021-08-26
US11669447B2 (en) 2023-06-06
US20220091978A1 (en) 2022-03-24
CN113282233A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US11557367B2 (en) Modifying memory bank operating parameters
US11775383B2 (en) Enhanced bit flipping scheme
US20200073754A1 (en) Error correction code event detection
CN114121103B (zh) 用于编程自选存储器的技术
US11709731B2 (en) Direct-input redundancy scheme with adaptive syndrome decoder
US7940553B2 (en) Method of storing an indication of whether a memory location in phase change memory needs programming
US11740964B2 (en) Direct-input redundancy scheme with dedicated error correction code circuit
US11799496B2 (en) Error correction bit flipping scheme
CN111566739A (zh) 用于更新非易失性存储器中的修整参数的技术
CN113282233B (zh) 修改存储器库操作参数子集
CN112652349A (zh) 用于编程反熔丝以修复存储器装置的设备和技术
US11948655B2 (en) Indicating a blocked repair operation
US20240094921A1 (en) Testing operations for memory systems
US20230350582A1 (en) Data masking for memory
CN114127850A (zh) 在存储器装置中存储熔丝数据的实施方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant