CN113272900A - 具有可调节活动通道计数的存储器电路封装 - Google Patents

具有可调节活动通道计数的存储器电路封装 Download PDF

Info

Publication number
CN113272900A
CN113272900A CN201980085585.2A CN201980085585A CN113272900A CN 113272900 A CN113272900 A CN 113272900A CN 201980085585 A CN201980085585 A CN 201980085585A CN 113272900 A CN113272900 A CN 113272900A
Authority
CN
China
Prior art keywords
memory
dies
channel interface
memory dies
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980085585.2A
Other languages
English (en)
Inventor
D·J·哈伯德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113272900A publication Critical patent/CN113272900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本文描述的各个实施例提供了一种存储器电路封装，其包括多个存储器管芯、多个外部存储器通道接口以及多路复用器电路。所述多路复用器电路可以基于控制输入选择性地将至少一个存储器管芯耦接到(所述多个外部存储器通道接口中的)第一外部存储器接口或(所述多个外部存储器通道接口中的)第二外部存储器通道接口，由此促进对所述存储器电路封装的活动存储器通道计数进行调节。

Description

具有可调节活动通道计数的存储器电路封装
优先权申请
本申请要求于2018年12月7日提交的美国申请序列号16/213,720的优先权的权益，所述美国申请通过引用并入本文。
技术领域
本公开的实施例总体上涉及一种存储器，并且更具体地涉及一种具有活动存储器通道的可调节计数的存储器电路封装。
背景技术
存储器子系统可以是如固态驱动器(SSD)等存储系统，并且可以包含一或多个存储数据的存储器组件。存储器组件可以是例如非易失性存储器组件和易失性存储器组件。通常，主机系统可以利用存储器子系统将数据存储在存储器组件处并从存储器组件中检索数据。
附图说明
根据下文给出的详细描述和本公开的各个实施例的附图，将更充分地理解本公开。
图1是展示了根据本公开的一些实施例的包含存储器子系统的示例计算环境的框图。
图2是根据本公开的一些实施方案的具有活动存储器通道的可调节计数的示例存储器电路封装的框图。
图3和4是根据本公开的一些实施方案的具有可调节活动存储器通道计数的示例存储器电路封装的图。
图5是根据本公开的一些实施方案的用于调节存储器电路封装的活动存储器通道计数的示例方法的流程图。
图6提供了展示了在执行用于调节存储器电路封装的活动存储器通道计数的方法的示例实施例的上下文中计算环境的组件之间的交互的交互图。
图7是展示了根据本公开的一些实施例的呈计算机系统形式的机器的图形表示的框图，可以在所述机器内执行指令集以使机器执行本文所讨论的方法中任何一或多种方法。
具体实施方式
本公开的各方面涉及一种具有可以由存储器子系统或存储器子系统的一部分使用的活动存储器通道的可调节计数的存储器电路封装。存储器子系统在下文中也被称为“存储器装置”。存储器子系统的实例是存储系统，如SSD。在一些实施例中，存储器子系统是混合存储器/存储子系统。通常，主机系统可以利用包含一或多个存储器组件的存储器子系统。主机系统可以(例如，通过写入请求)提供要存储在存储器子系统处的数据，并且可以(例如，通过读取请求)请求要从存储器子系统中检索的数据。
存储器子系统可以包含可以存储来自主机系统的数据的多个存储器组件。存储器子系统可以进一步包含存储器子系统控制器，所述存储器子系统控制器可以与存储器组件中的每个存储器组件通信以响应于从主机系统接收的请求而在存储器组件处执行如读取数据、写入数据或擦除数据等操作。存储器子系统的存储器组件中的任何一或多个存储器组件都可以包含媒体控制器，以管理存储器组件的存储器单元、与存储器子系统控制器通信并且执行从存储器子系统控制器接收的存储器请求(例如，读取或写入)。
传统存储器电路封装(如双管芯封装(DDP)/四管芯封装(QDP)/八管芯封装(8DP)/十六管芯封装(16DP)与非(NAND)型闪存电路封装(以下称为与非存储器封装))已被设计成具有固定数量的活动(操作的)存储器通道(例如，2个或4个与非存储器通道)。例如，传统与非存储器封装可以包括固定数量的活动与非通道，如一个通道、两个通道或四个通道。因此，为了满足对不同存储器通道配置的需求，存储器制造商单独制造若干不同的库存单位(SKU)的存储器电路封装，所述存储器电路封装将不同的与非存储器封装类型(例如，DDP、QDP、8DP、16DP)与不同的固定存储器通道配置(例如，一通道，两通道，四通道)组合。每个独特的存储器电路封装SKU可以导致单独的资源用于制造独特的存储器电路封装SKU(例如，用于为SKU产生/维护单独的存储器电路设计的资源、用于对SKU执行单独的资格鉴定的资源、用于为SKU管理供应链的资源等)。另外，在活动存储器通道的固定配置的情况下，传统存储器电路封装无法在不同的活动存储器通道模式之间切换时提供灵活性，这可以用于某些存储器应用程序/解决方案中。
本文所述的各个实施例提供了一种具有活动存储器通道的可调节计数(本文也称为可调节活动存储器通道计数)的存储器电路封装，如与非存储器封装，这可以允许存储器电路封装提供灵活数量的活动和非活动存储器通道(例如，与非存储器通道)。如文中所使用的，“存储器电路封装”可以包括包封在存储器电路封装内并且可通过存储器电路封装的一或多个存储器通道访问(例如，以用于数据读取和数据写入)的一或多个存储器管芯(例如，与非管芯)，所述一或多个存储器管芯可以通过外部存储器通道接口访问。存储器电路封装可以实施为具有外部引脚布局(例如，按照行业标准)并且能够安装在电路衬底(例如，印刷电路板(PCB))上的表面安装式集成电路(IC)封装(例如，电路载体)。电路封装类型的实例可以包含但不限于球栅阵列(BGA)封装，如低外形球栅阵列(low-profile ball gridarray，LBGA)封装。如文中所使用的，“存储器管芯”可以包括实施存储器集成电路(IC)的半导电材料块。存储器管芯的实例可以包含但不限于与非存储器管芯(以下称为与非管芯)。另外，如本文用户，“外部存储器通道接口”可以包括一或多个外部引脚，所述一或多个外部引脚促进通过存储器电路封装的存储器通道与存储器电路封装的存储器管芯进行数据通信。
根据实施例，由存储器电路封装提供的活动存储器通道的计数可以通过存储器电路封装的(例如，安置在存储器电路封装的外部表面上的)一或多个外部引脚或者通过经由(例如，安置在存储器电路封装的外部表面上的)外部硬件接口传输到存储器电路封装的一或多个命令来控制(例如，动态控制)，以命令或控制存储器电路封装的存储器管芯。根据实施例，不同活动存储器通道计数之间的切换可以由存储器子系统的控制器(其中所述存储器子系统包括本文中描述的存储器电路封装)控制，或者由存储器组件的控制器控制，其中所述存储器组件包括存储器电路封装(所述存储器组件可以是或可以不是存储器子系统的一部分)。
另外，对于一些实施例，存储器电路封装包括一或多个多路复用器电路等，以控制存储器电路封装的一或多个存储器管芯(例如，与非管芯)与存储器电路封装的(例如，安置在存储器电路封装的外部表面上的)一或多个外部存储器通道硬件接口之间的一或多个电连接。存储器电路封装的这些多路复用器电路可以由上述存储器电路封装的外部引脚控制或由通过上述外部硬件接口控制的控制器控制。对于一些实施例，在对活动存储器通道计数进行调节之前存储器电路封装的可通过活动存储器通道访问的存储器管芯与在对活动存储器通道计数进行调节之后可通过活动存储器通道访问的存储器管芯相同。因此，无论对活动(操作的)存储器通道的当前计数如何，都可以访问存储器电路封装的相同存储器管芯。
通过使用本文描述的各个实施例，存储器电路封装(例如，与非存储器封装)可以具有在不同的活动存储器通道计数之间(如在两通道与四通道之间或在一通道与两通道之间)切换的灵活性，同时保持对存储器电路封装的相同存储器管芯(例如，与非管芯)的访问。活动存储器通道计数的不同配置可以被称为不同的存储器通道模式，如一通道(1Ch)模式、两通道(2Ch)模式和四通道(4Ch)模式。例如，根据一个实施例，QDP与非存储器封装可以被设计成在两通道或四通道配置中操作(例如，基于一或多个外部引脚的设置来确定配置)。此类QDP与非存储器封装可以基于单个电路设计来生产，仅涉及单个资格鉴定过程，并且可以用于更大的电路设计(例如，印刷电路板(PCB))，所述电路设计被具体设计成使用(例如，利用)QDP与非存储器封装在两通道模式或四通道模式之间进行调节的能力。对于一些实施例，存储器电路封装包括一或多个集成输入/输出扩展器(IOE)，所述一或多个IOE可以通过一或多个多路复用器电路耦接到外部存储器通道接口，以促进在不同的活动存储器通道计数/模式之间进行切换。例如，根据一个实施例，16DP与非存储器封装可以包括一或多个IOE，所述一或多个IOE被配置成使得16DP与非存储器封装可以在一通道模式与两通道模式之间进行切换。对于一些实施例，存储器电路封装的IOE可以将负载分离到多个存储器管芯，同时重新驱动通过IOE的电信号。
与制造传统存储器电路封装相比，存储器制造商可以通过制造本文所述的各个实施例的存储器电路封装来提供具有不同存储器通道配置与更少存储器电路封装SKU的存储器电路封装。利用更少的存储器电路封装SKU，存储器制造商可以在生产具有不同存储器通道配置的各种存储器电路封装时使用更少的资源(例如，更少数量的需要产生/维护的存储器电路设计，更少数量的需要执行的单独的资格鉴定，更简单的供应链管理等等)。
另外，一些实施例的存储器电路封装可以实现(或以其它方式促进)减少使用本文描述的存储器电路封装的系统(例如，存储器子系统)的功耗。具体地，对于一些实施例，存储器子系统包括本文所述的存储器电路封装，并且当存储器子系统(例如，从正常或高功率/性能模式)进入较低功率或低性能模式时，存储器子系统的控制器可以调节(或引起调节)存储器电路封装的活动(操作的)存储器通道计数(例如，从四个活动存储器通道调节为两个活动存储器通道)，由此使控制器使用比(调节)之前更少的存储器通道以访问存储器电路封装的存储器管芯。如本文所述，对于一些实施例，在对活动存储器通道计数进行调节之前存储器电路封装的可通过活动存储器通道访问的存储器管芯与在调节之后可通过活动存储器通道访问的存储器管芯相同。随着存储器通道计数的减少，控制器可以禁用控制器的一或多个部分(例如，功率岛，如存储器通道部分、奇偶校验引擎部分等)，所述一或多个部分由于存储器电路封装的活动存储器通道的减少目前不被控制器使用。禁用控制器的部分中的一或多个部分可能会使控制器使用更少的功率，这进而可能会使包括控制器的存储器子系统使用更少的功率。另外，减少活动存储器通道计数可以使存储器电路封装使用更少的功率。
例如，根据一些实施例，存储器子系统(例如，SSD)可以包括支持多达八个活动存储器通道的控制器和两个QDP与非存储器封装(每个与非存储器封装可以(例如，通过设置一或多个外部引脚)在两通道模式与四通道模式之间动态切换)。在正常/高性能模式下，可以将所述两个QDP与非存储器封装中的每一个都设置为在四通道模式下操作，从而导致控制器的所有八个存储器通道都连接到所述两个QDP与非存储器封装(由此使所有八个存储器通道都是活动的)。可替代地，在低性能模式下，可以将所述两个QDP与非存储器封装中的每一个都设置为在两通道模式下操作，从而导致控制器的仅四个存储器通道连接到所述两个QDP与非存储器封装(由此使四个存储器通道都是活动的)。根据各个实施例，无论将所述两个QDP与非存储器封装设置为在两通道模式下还是在四通道模式下操作，所述两个QDP与非存储器封装的所有与非管芯都保持对控制器可访问。如本文所述，可以(例如，通过一或多个外部引脚)动态地控制在两通道模式与四通道模式之间的切换。在连接/使用少于所有八个存储器通道的情况下，控制器可以禁用与未连接/未使用的存储器通道相关联的控制器部分(例如，功率岛，如存储器通道部分、奇偶校验引擎部分等)，由此减少至少所述控制器的功耗。
如本文所述，本文公开了包含或使用具有活动存储器通道的可调节计数的存储器电路封装的系统的一些实例。
图1展示了根据本公开的一些实例的包含存储器子系统110的实例计算环境100。存储器子系统110可以包含媒体，例如存储器组件112A到112N。存储器组件112A到112N可以是易失性存储器装置、非易失性存储器装置或此类的组合。在一些实施例中，存储器子系统110是存储系统。存储系统的一个实例是SSD。在一些实施例中，存储器子系统110是混合存储器/存储系统。通常，计算环境100可以包含使用存储器子系统110的主机系统120。例如，主机系统120可以将数据写入存储器子系统110并且从存储器子系统110读取数据。
主机系统120可以是计算装置，如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120可以包含或耦接到存储器子系统110，使得主机系统120可以从存储器子系统110读取数据或将数据写入所述存储器子系统。主机系统120可以通过物理主机接口耦接到存储器子系统110。本文所使用的“耦接到”通常指组件之间的连接，所述连接可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线的还是无线的，包含如电、光、磁性等连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、光纤通道接口、串行连接的SCSI(SAS)接口等。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦接时，主机系统120可以进一步利用NVM快速(NVMe)接口以对存储器组件112A到112N进行访问。物理主机接口可以提供用于在存储器子系统110和主机系统120之间传递控制、地址、数据和其它信号的接口。
存储器组件112A到112N可以包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的一个实例包含与非(NAND)型闪存。存储器组件112A到112N中的每个存储器组件可以包含一或多个存储器单元阵列，如单级单元(SLC)或多级单元(MLC)(例如，TLC或QLC)。在一些实施例中，特定存储器组件112可以包含存储器单元的SLC部分和MLC部分两者。存储器单元中的每个存储器单元可以存储由主机系统120使用的一或多位数据(例如，数据块)。存储器组件(例如，112A)的给定组存储器单元可以由本文所述的存储器电路封装(例如，与非存储器封装)提供，如具有存储器组件112A的活动存储器通道的可调节计数(活动存储器通道计数)的存储器电路封装124。尽管描述了如与非型闪存等非易失性存储器组件，但是存储器组件112A到112N可以是基于如易失性存储器等任何其它类型的存储器。在一些实施例中，存储器组件112A到112N可以是但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁阻随机存取存储器(MRAM)、或非(NOR)闪存、电可擦除可编程只读存储器(EEPROM)以及非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可以结合可堆叠交叉网格数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于闪速的存储器相比，交叉点非易失性存储器可以执行原地写入操作，其中可以对非易失性存储器单元进行编程，而无需预先擦除非易失性存储器单元。此外，存储器组件112A到112N的存储器单元可以被分组为存储器页或数据块，所述存储器页或数据块可以指用于存储数据的存储器组件112的单元。
存储器子系统控制器115可以与存储器组件112A到112N通信，以执行如在存储器组件112A到112N处读取数据、写入数据或擦除数据等操作以及其它此类操作。存储器子系统控制器115可以包含硬件，如一或多个集成电路和/或分立组件、缓冲存储器或其组合。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)，专用集成电路(ASIC)等)或者另一个合适的处理器。存储器子系统控制器115可以包含被配置为执行存储在本地存储器119中的指令的处理器(处理装置)117。在所展示的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流程和例程(包含处理存储器子系统110与主机系统120之间的通信)的指令。在一些实施例中，本地存储器119可以包含存储存储器指针、所获取数据等的存储器寄存器。本地存储器119还可以包含用于存储微代码的只读存储器(ROM)。虽然图1中的示例存储器子系统110已经展示为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110可以不包含存储器子系统控制器115，而是可以依赖于(例如，由外部主机或与存储器子系统110分开的处理器或控制器提供的)外部控制。
通常，存储器子系统控制器115可以从主机系统120接收命令或操作，并且可以将命令或操作转换为指令或适当的命令以实现对存储器组件112A到112N的期望访问。存储器子系统控制器115可以负责其它操作，如损耗均衡操作、垃圾收集操作、错误检测和错误纠正码(ECC)操作、加密操作、高速缓存操作以及与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转换。存储器子系统控制器115可以进一步包含主机接口电路系统，以通过物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统120接收的命令转换为对存储器组件112A到112N进行访问的命令指令，以及将与存储器组件112A到112N相关联的响应转换为主机系统120的信息。
存储器子系统110还可以包含未展示的另外的电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和可以从存储器子系统控制器115接收地址并解码所述地址以对存储器组件112A到112N进行访问的地址电路系统(例如，行解码器和列解码器)。
存储器组件112A到112N中的任何存储器组件可以包含媒体控制器(例如，媒体控制器113A和媒体控制器113N)，以管理存储器组件112的存储器单元、与存储器子系统控制器115通信并且执行从存储器子系统控制器115接收的存储器请求(例如，读取或写入)。
根据本文描述的各个实施例，存储器组件112A包括具有可调节存储器通道计数的存储器电路封装124。根据一些实施例，存储器电路封装124包括多个存储器管芯、多个外部存储器通道接口以及多路复用器电路。根据实施例，存储器电路封装124的存储器管芯中的一或多个存储器管芯包括DDP、QDP、8DP或16DP与非存储器管芯。另外，给定的存储器管芯可以提供存储器组件112A的一或多个存储器单元(例如，SLC、TLC或QLC)。对于一些实施例，存储器电路封装124的多个存储器管芯包括第一组存储器管芯和第二组存储器管芯。对于一些实施例，存储器电路封装124的多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口。根据一些实施例，第一外部存储器通道接口耦接到所述第一组存储器管芯，并且多路复用器电路耦接到所述第二组存储器管芯，并且基于控制输入选择性地将所述第二组存储器管芯耦接到第一外部存储器通道接口和第二外部存储器通道接口之一。因此，对于多路复用器电路将所述第二组存储器管芯耦接到第一外部存储器通道接口的一些实施例，所述第一组存储器管芯和所述第二组存储器管芯两者均可通过存储器电路封装124的单个存储器通道经由第一外部存储器通道接口来访问。另一方面，对于多路复用器电路将所述第二组存储器管芯耦接到第二外部存储器通道接口的一些实施例，所述第一组存储器管芯可通过存储器电路封装124的第一存储器通道经由第一外部存储器通道接口访问，并且所述第二组存储器管芯可通过存储器电路封装124的第二存储器通道经由第二外部存储器通道接口来访问。
在存储器电路封装124内，给定的一组存储器管芯可以包括两个或两个以上多个存储器管芯，其中每个多个存储器管芯耦接到存储器电路封装124的输入/输出扩展器(IOE)，并且IOE耦接到存储器电路封装124的多路复用器电路。以此方式，IOE可以将所述两个或两个以上多个存储器管芯耦接到多路复用器电路。例如，所述第一组存储器管芯可以包括第一多个存储器管芯、第二多个存储器管芯和将存储器电路封装124的第一外部存储器通道接口耦接到所述第一多个存储器管芯和所述第二多个存储器管芯两者的IOE。同样，所述第二组存储器管芯可以包括第三多个存储器管芯、另外多个存储器管芯和将多路复用器电路耦接到所述第三多个存储器管芯和第四多个存储器管芯两者的第二IOE。
多路复用器电路的控制输入可以由(例如，安置在存储器电路封装124的外部表面上的)一组外部引脚提供，所述组外部引脚可以由控制器(例如，媒体控制器113A或存储器子系统控制器115)驱动。例如，所述组外部引脚可以包括单个引脚，并且控制输入可以包括确定所述第二组存储器管芯耦接到第一外部存储器通道接口还是第二外部存储器通道接口的单个位。根据实施例，存储器电路封装124的多路复用器电路可以包括基于控制输入控制的多个多路复用器。
存储器子系统控制器115包含活动存储器通道计数调节器122，所述活动存储器通道计数调节器使得存储器子系统控制器115能够如本文所述控制存储器电路封装124调节其存储器通道计数(例如，在两个活动存储器通道与四个活动存储器通道之间调节)。例如，活动存储器通道计数调节器122可以使得或使存储器子系统控制器115生成针对存储器电路封装124的多路复用器电路的控制输入，存储器电路封装124可以通过一或多个外部引脚(例如，单模式引脚)接收所述控制输入。基于活动存储器通道计数调节器122，存储器子系统控制器115可以生成针对使得多路复用器电路将所述第二组存储器管芯耦接到存储器电路封装124的第一外部存储器通道接口的控制输入，或者可以生成控制输入以使得多路复用器电路将所述第二组存储器管芯耦接到存储器电路封装124的第二外部存储器通道接口。活动存储器通道数调节器122可以响应于并且基于调节存储器电路封装124的活动存储器通道计数的请求来使存储器子系统控制器115生成控制输入。调节存储器电路封装124的活动存储器通道计数的请求可以是调节存储器组件112A的多个存储器电路封装的活动存储器通道计数的更大请求的一部分。另外，存储器子系统控制器115可以通过存储器组件112A的媒体控制器113A来生成到存储器电路封装124的控制输入。调节活动存储器通道计数的请求可以与存储器子系统110的模式(例如，功率或性能模式)改变相关联(例如，响应于所述模式改变而生成)，所述模式改变进而可以基于存储器子系统控制器115(例如，从主机系统120)接收的请求。例如，响应于改变为存储器子系统110的低功耗模式(例如，低性能模式)的请求，并且所生成的控制输入可以使多路复用器电路将所述第二组存储器管芯耦接到第一外部存储器通道接口(由此使与第二外部存储器通道接口相关联的存储器通道去激活)。在另一个实例中，响应于改变为存储器子系统110的非低功耗模式(例如，正常或高性能模式)的请求，并且所生成的控制输入可以使多路复用器电路将所述第二组存储器管芯耦接到第二外部存储器通道接口(由此激活与第二外部存储器通道接口相关联的存储器通道)。
根据实施例，活动存储器通道计数调节器122可以包括逻辑(例如，机器指令集，如固件)或一或多个组件，所述逻辑或一或多个组件使存储器子系统110(例如，存储器子系统控制器115)执行本文中关于存储器电路封装124描述的操作。活动存储器通道计数调节器122可以包括能够执行本文描述的操作的有形单元。对于替代性实施例，媒体控制器113A包括活动存储器通道计数调节器122的一些或所有部分，并且媒体控制器113A操作以控制存储器电路封装124，如关于存储器子系统控制器115所描述。下文描述了关于存储器电路封装124的操作的另外的细节。
图2是根据本公开的一些实施方案的具有活动存储器通道的可调节计数的示例存储器电路封装200的框图。如所示出的，存储器电路封装200包括多个存储器管芯210、多路复用器电路220和多个外部存储器通道接口230。根据一些实施例，所述多个存储器管芯210包括第一组存储器管芯和第二组存储器管芯，并且所述多个外部存储器通道接口230包括第一外部存储器通道接口和第二外部存储器通道接口，其中第一外部存储器通道接口耦接到所述第一组存储器管芯。多路复用器电路220耦接到所述第二组存储器管芯，并且基于(例如，由存储器电路封装200通过一或多个外部引脚接收的)控制输入选择性地将所述第二组存储器管芯耦接到第一外部存储器通道接口和第二外部存储器通道接口之一。操作性地耦接到存储器电路封装200的处理装置可以接收调节存储器电路封装200的活动存储器通道计数的请求，并且响应于所述请求，基于所述请求生成控制输入。例如，如本文所述，控制输入可以由包含存储器电路封装200的存储器组件112的媒体控制器(例如，113A)或包含存储器电路封装200的存储器子系统110的控制器(例如，115)生成。另外，在由系统(例如，存储器子系统110)进行的模式改变包括改变为低功耗模式的情况下，所生成的控制输入可以使多路复用器电路220将所述第二组存储器管芯耦接到第一外部存储器通道接口(由此使与第二外部存储器通道接口相关联的存储器通道去激活)。在由系统(例如，存储器子系统110)进行的模式改变包括改变为非低功耗模式(例如，正常或高性能模式)的情况下，所生成的控制输入可以使多路复用器电路220将所述第二组存储器管芯耦接到第二外部存储器通道接口(由此激活与第二外部存储器通道接口相关联的存储器通道)。
对于一些实施例，所述多个存储器管芯210包括一或多个IOE，使得将单独的多个存储器管芯耦接到给定的外部存储器通道接口。对于一些实施例，所述多个存储器管芯210包括三个或三个以上单独的一组存储器管芯，其中每组存储器管芯210包括至少一个存储器管芯210。进一步地，对于一些实施例，所述多个外部存储器通道接口230包括三个或三个以上外部存储器通道接口。
图3是根据本公开的一些实施方案的具有可调节存储器通道计数的示例存储器电路封装300的图。具体地，存储器电路封装300包括多个外部存储器通道接口310、多路复用器320、325、向多路复用器320、325提供控制输入的外部引脚340以及多个存储器管芯330，所述多个存储器管芯包括存储器管芯330A、存储器管芯330B、存储器管芯330C和存储器管芯330D。存储器管芯330A、330B、330C、330D中的一或多个存储器管芯可以包括与非管芯，所述与非管芯中的一或多个与非管芯可以包括与非单元(例如，SLC、TLC或QLC)。
所述多个外部存储器通道接口310包括存储器通道0、存储器通道1、存储器通道2和存储器通道3，这些存储器通道中的每个存储器通道可以基于存储器电路封装300的如通过外部引脚340提供的控制输入确定的当前存储器通道计数而变得活动或不活动。在存储器电路封装300的操作期间，控制输入可以用于动态地调节存储器电路封装300的活动存储器通道计数(并且因此调节存储器通道配置)。根据实施例，外部引脚340可以允许媒体控制器(例如，113A)或存储器子系统控制器(例如，115)控制存储器电路封装300的存储器通道计数。根据一些实施例，无论存储器电路封装300的当前活动存储器通道计数如何，存储器管芯330A、330B、330C、330D中的所有存储器管芯都可通过当前活动存储器通道来访问(例如，以用于数据读取或数据写入)。
300A是指当所有外部存储器通道接口310(存储器通道0、存储器通道1、存储器通道3和存储器通道3)是活动时的存储器电路封装300，而300B是指当仅外部存储器通道接口310中的两个外部存储器通道接口——存储器通道0和存储器通道1——是活动时的存储器电路封装300。
如关于300A所展示的，为了在四通道模式下操作，存储器电路封装300通过外部引脚340接收的控制输入使多路复用器320将存储器管芯330C耦接到与存储器通道2相关联的外部存储器通道接口，并且使多路复用器325将存储器管芯330D耦接到与存储器通道3相关联的外部存储器通道接口。存储器管芯330A保持耦接到与存储器通道0相关联的外部存储器通道接口，并且存储器管芯330B保持耦接到与存储器通道1相关联的外部存储器通道接口。
如关于300B所展示的，为了在两通道模式下操作，存储器电路封装300通过外部引脚340接收的控制输入使多路复用器320将存储器管芯330C耦接到与存储器通道0相关联的(与存储器管芯330A共享的)外部存储器通道接口，并且使多路复用器325将存储器管芯330D耦接到与存储器通道1相关联的(与存储器管芯330B共享的)外部存储器通道接口。存储器管芯330A保持耦接到与存储器通道0相关联的外部存储器通道接口，并且存储器管芯330B保持耦接到与存储器通道1相关联的外部存储器通道接口。
图4是根据本公开的一些实施方案的具有可调节存储器通道计数的示例存储器电路封装400的图。具体地，存储器电路封装400包括多个外部存储器通道接口410、多路复用器420、向多路复用器420提供控制输入的外部引脚440、多个输入/输出扩展器(IOE)450、455以及多个存储器管芯430，所述多个存储器管芯包括子多个存储器管芯430A、子多个存储器管芯430B、子多个存储器管芯430C和子多个存储器管芯430D。如所展示的，所述子多个430A、430B、430C、430D中的每一个包括四个管芯(例如，四与非管芯)，其中所述子多个430A、430B中的每一个耦接到IOE 450，并且所述子多个430C、430D中的每一个耦接到IOE455。
类似于图3的存储器电路封装300，所述多个外部存储器通道接口410包括存储器通道0和存储器通道1，这些存储器通道中的每个存储器通道可以基于存储器电路封装400的如通过外部引脚440提供的控制输入确定的当前存储器通道计数而变得活动或不活动。在存储器电路封装400的操作期间，控制输入可以用于动态地调节存储器电路封装400的活动存储器通道计数(并且因此调节存储器通道配置)。根据实施例，外部引脚440可以允许媒体控制器(例如，113A)或存储器子系统控制器(例如，115)控制存储器电路封装400的存储器通道计数。根据一些实施例，无论存储器电路封装400的当前活动存储器通道计数如何，所述子多个存储器管芯430A、430B、430C、430D中的所有子多个存储器管芯都可通过当前活动存储器通道来访问(例如，以用于数据读取或数据写入)。
如关于400A所展示的，为了在两通道模式下操作，存储器电路封装400通过外部引脚440接收的控制输入使多路复用器420将IOE 455(其耦接到所述子多个存储器管芯430C和所述子多个存储器管芯430D)耦接到与存储器通道1相关联的外部存储器通道接口。所述子多个存储器管芯430A和所述子多个存储器管芯430B通过IOE 450保持耦接到与存储器通道0相关联的外部存储器通道接口。
如关于400B所展示的，为了在一通道模式下操作，存储器电路封装400通过外部引脚440接收的控制输入使多路复用器420将IOE 455(其耦接到所述子多个存储器管芯430C和所述子多个存储器管芯430D)耦接到与存储器通道0相关联的外部存储器通道接口。所述子多个存储器管芯430A和所述子多个存储器管芯430B通过IOE 450保持耦接到与存储器通道0相关联的外部存储器通道接口。
图5是根据本公开的一些实施方案的用于调节存储器电路封装的活动存储器通道计数的示例方法500的流程图。方法500可以由处理逻辑执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法500由图1的主机系统120执行。在这些实施例中，方法500可以至少部分地由活动存储器通道计数调节器122执行。可替代地，方法500由图1的存储器子系统110(例如，存储器子系统控制器115的处理器)执行。尽管所述过程以特定序列或顺序示出，但除非另有说明，否则可以修改过程的顺序。因此，所展示的实施例应被理解为只是实例，并且所展示的过程可以以不同的顺序执行，并且一些过程可以并行地执行。另外，在各个实施例中可以省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。
现在参考图5的方法500，在操作505处，存储器子系统(例如，存储器子系统控制器115)或存储器组件(例如，存储器组件112A)的处理装置接收调节存储器组件(例如，112A)的活动存储器通道计数的请求。在操作510处，响应于所述请求，处理装置基于所述请求生成针对存储器电路封装(例如，124)的控制输入。
如本文所述，存储器电路封装可以包括：多个存储器管芯(例如，430)，所述多个存储器管芯包括第一组存储器管芯和第二组存储器管芯；多个外部存储器通道接口(例如，410)，所述多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口，其中第一外部存储器通道接口耦接到所述第一组存储器管芯；以及多路复用器电路(例如，220)，所述多路复用器电路耦接到所述第二组存储器管芯，并且基于控制输入选择性地将所述第二组存储器管芯耦接到第一外部存储器通道接口和第二外部存储器通道接口之一。对于请求是减少活动存储器通道计数的一些实施例，基于请求生成控制输入包括生成控制输入以使多路复用器电路将所述第二组存储器管芯耦接到第一外部存储器通道接口。在这样做时，存储器电路封装使与存储器电路封装的第二外部存储器通道接口相关联的存储器通道去激活，由此减少存储器电路封装的存储器通道计数。另外，对于请求是增加活动存储器通道计数的一些实施例，基于请求生成控制输入包括生成控制输入以使多路复用器电路将所述第二组存储器管芯耦接到第二外部存储器通道接口。在这样做时，存储器电路封装激活与存储器电路封装的第二外部存储器通道接口相关联的存储器通道，由此增加存储器电路封装的存储器通道计数。最终，在操作515处，处理装置将(在操作510处生成的)控制输入提供(例如，传输)到存储器电路封装，如本文所述进行响应。
图6提供了展示了在执行用于调节存储器电路封装的活动存储器通道计数的方法的示例实施例的上下文中计算环境100的组件之间的交互的交互图。所述方法的操作可以由处理逻辑执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，所述方法由存储器子系统控制器(例如，115)、媒体控制器(例如，113A)或两者的组合执行。尽管操作以特定序列或顺序示出，但除非另有说明，否则可以修改过程的顺序。因此，所展示的实施例应被理解为只是实例，并且所展示的过程可以以不同的顺序执行，并且一些过程可以并行地执行。另外，在各个实施例中可以省略一或多个过程。因此，并非在每个实施例中都需要所有过程。
在图6所展示的实例的上下文中，存储器子系统控制器可以包括存储器子系统控制器115，媒体控制器可以包括媒体控制器113A，并且一或多个存储器电路封装可以至少包括存储器组件112A的存储器电路封装124，并且可以进一步包括存储器组件112A的其它存储器电路封装。
如图6所示，在操作605处，存储器子系统控制器115(例如，从主机系统120)接收改变存储器子系统110的功率或性能模式的请求。作为响应，在操作610处，存储器子系统控制器115生成调节存储器子系统110的一或多个存储器组件112A到112N的活动存储器通道计数的计数的请求。如本文所述，响应于将存储器子系统110改变为低功率/性能模式的请求，由存储器子系统110生成的调节活动存储器通道计数的请求可以包括减少活动存储器通道计数的请求。另一方面，响应于将存储器子系统110改变为正常或高功率/性能模式的请求，由存储器子系统110生成的调节活动存储器通道计数的请求可以包括增加活动存储器通道计数的请求。
在操作620处，存储器组件112A的媒体控制器113A从存储器子系统控制器115接收调节活动存储器通道计数的请求。作为响应，在操作625处，媒体控制器113A基于调节活动存储器通道计数的请求来生成至少针对存储器电路封装124(如果不是用于存储器组件112A的其它类似存储器电路封装)的控制输入。如本文所述，调节活动存储器通道计数的请求可以包括增加或减少存储器电路封装124的活动存储器通道计数的请求。
在操作630处，存储器电路封装124接收由媒体控制器113A生成的控制输入。基于所生成的控制输入，存储器电路封装124调节其活动存储器通道的计数。具体地，在操作635处，基于所生成的控制输入，存储器电路封装124的多路复用器电路将存储器电路封装124的(第二)组存储器管芯耦接到第一外部存储器通道接口或第二外部存储器通道接口。对于一些实施例，将存储器电路封装124的第一组存储器管芯耦接到第一外部存储器通道接口，并且基于所生成的控制输入，将存储器电路封装124的第二组存储器管芯耦接到第一外部存储器通道接口或第二外部存储器通道接口。因此，在操作635处，所述第二组存储器管芯耦接到第一外部存储器通道接口，以基于所生成的控制输入减少存储器电路封装124的活动存储器通道的计数，并且所述第二组存储器管芯耦接到第二外部存储器通道接口，以基于所生成的控制输入增加存储器电路封装124的活动存储器通道的计数。
图7展示了呈计算机系统700形式的示例机器，可以在所述机器内执行指令集，以使机器执行本文所讨论的方法中的任何一或多种方法。在一些实施例中，计算机系统700可以对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦接到或利用存储器子系统(例如，图1的存储器子系统110)或可以用于执行控制器的操作(例如，以执行操作系统，从而执行对应于图1的活动存储器通道计数调节器122的操作)。在替代性实施例中，机器可以连接(例如，联网)到局域网(LAN)、内联网、外联网和/或互联网中的其它机器。机器可以在客户端-服务器网络环境中以服务器或客户端机器的身份进行操作，在对等(或分布式)网络环境中作为对等机器进行操作，或在云计算基础设施或环境中作为服务器或客户端机器进行操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、web器具、服务器、网络路由器、网络交换机、网桥或能够(顺序地或以其它方式)执行指定所述机器要采取的动作的指令集的任何机器。进一步地，尽管展示了单个机器，但是术语“机器”还应被视为包含单独地或联合地执行一个指令集(或多个指令集)以执行本文所讨论的方法中的任何一或多种方法的机器的任何集合。
示例计算机系统700包含通过总线730彼此通信的处理装置702、主存储器704(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)(如同步DRAM(SDRAM)或兰巴斯(Rambus)DRAM(RDRAM)等))、静态存储器706(例如，闪存、静态随机存取存储器(SRAM)等)和数据存储装置718。
处理装置702表示一或多个通用处理装置，如微处理器、中央处理单元等。更具体地，处理装置702可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其它指令集的处理器或实施指令集的组合的处理器。处理装置702还可以是一或多个专用处理装置，如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702被配置成执行用于执行本文所讨论的操作和步骤的指令726。计算机系统700可以进一步包含通过网络720进行通信的网络接口装置708。
数据存储装置718可以包含其上存储有使本文所描述的方法或功能中的任何一或多种方法或功能的一或多个指令集726或软件具体化的机器可读存储媒体724(也被称为计算机可读媒体)。在由计算机系统700执行指令726期间，所述指令还可以完全地或至少部分地驻留在主存储器704内和/或处理装置702内，主存储器704和处理装置702还构成机器可读存储媒体。机器可读存储媒体724、数据存储装置718和/或主存储器704可以对应于图1的存储器子系统110。
在一个实施例中，指令726包含用于实施与对如本文所述的存储器电路封装的活动存储器通道计数进行调节相对应的功能(例如，图1的活动存储器通道计数调节器122)的指令。虽然机器可读存储媒体724在示例实施例中示出为单个媒体，但是术语“机器可读存储媒体”应被视为包含存储所述一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被视为包含能够存储或编码用于由机器执行并使机器执行本公开的方法中的任何一或多种方法的指令集的任何媒体。因此，术语“机器可读存储媒体”应被视为包含但不限于固态存储器、光学媒体和磁性媒体。
已经在对计算机存储器内的数据位的操作的算法和符号表示方面呈现了前面详细描述的说明的一些部分。这些算法描述和表示是数据处理领域的技术人员用来向本领域的其它技术人员最有效地传递其工作实质的方式。算法在此处并且通常被认为是产生期望结果的操作的自相一致序列。所述操作是需要对物理量进行物理操作的操作。通常但不一定，这些量采用能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。已经证明，主要出于通用的原因，有时将这些信号称为位、值、元素、符号、字符、术语、数字等是便利的。
然而，应当记住，这些术语和类似术语的全部应与适当的物理量相关联，并且仅仅是应用于这些量的方便标记。本公开可以是指计算机系统或类似电子计算装置的动作和过程，所述计算机系统或类似电子计算装置对在计算机系统的寄存器和存储器内表示为物理(电子)量的数据进行操纵，并将其转换为在计算机系统的存储器或寄存器或其它此类信息存储系统内以类似方式表示为物理量的其它数据。
本公开还涉及一种用于执行本文的操作的设备。此设备可以被专门构造用于所需目的，或者所述设备可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。可以将此类计算机程序存储在计算机可读存储媒体中，所述计算机可读存储媒体如但不限于任何类型的磁盘，包含软盘、光盘、CD-ROM和磁光盘；只读存储器(ROM)；随机存取存储器(RAM)；可擦除可编程只读存储器(EPROM)；EEPROM；磁卡或光卡；或适于存储电子指令的任何类型的媒体，每种类型的媒体都耦接到计算机系统总线。
本文所呈现的算法和显示并非固有地与任何特定计算机或其它设备相关。各种通用系统可以与根据本文的教导的程序一起使用，或者可以证明，构造用于执行所述方法的更具专用性的设备是方便的。用于各种这些系统的结构将如以上描述中阐述的那样显现。另外，本公开不参考任何特定编程语言进行描述。应理解，可以使用各种编程语言来实施如本文所描述的本公开的教导。
本公开可以以计算机程序产品或软件的形式提供，所述计算机程序产品或软件可以包含其上存储有指令的机器可读媒体，所述指令可以用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器可读(例如，计算机可读)存储媒体，例如只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、闪存组件等等。
在前述说明书中，已经参考其具体示例实施例对本公开的实施例进行描述。显而易见的是，在不脱离如以下权利要求所阐述的本公开的实施例的情况下，可以对其进行各种修改。因此，说明书和附图被认为是说明性意义的，而不是限制性意义的。
实例
实例1是一种系统，其包括：存储器组件，所述存储器组件包括存储器电路封装，所述存储器电路封装包括：多个存储器管芯，所述多个存储器管芯包括第一组存储器管芯和第二组存储器管芯；多个外部存储器通道接口，所述多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口，所述第一外部存储器通道接口耦接到所述第一组存储器管芯；以及多路复用器电路，所述多路复用器电路耦接到所述第二组存储器管芯，并且基于控制输入选择性地将所述第二组存储器管芯耦接到所述第一外部存储器通道接口和所述第二外部存储器通道接口之一；以及操作性地耦接到所述存储器组件的处理装置，所述处理装置被配置成执行包括以下的操作：接收调节所述存储器组件的活动存储器通道计数的请求；以及响应于所述请求，基于所述请求生成所述控制输入。
在实例2中，实例1的主题任选地包含其中所述多个存储器管芯进一步包括第三组存储器管芯和第四组存储器管芯，其中所述多个外部存储器通道接口进一步包括第三外部存储器通道接口和第四外部存储器通道接口，其中所述第三外部存储器通道接口耦接到所述第三组存储器管芯，并且其中所述多路复用器电路进一步耦接到所述第四组存储器管芯，并且基于所述控制输入选择性地将所述第四组存储器管芯耦接到所述第三外部存储器通道接口和所述第四外部存储器通道接口之一。
在实例3中，实例1或实例2的主题任选地包含其中所述多路复用器电路包括基于所述控制输入控制的多个多路复用器。
在实例4中，实例1到3中的任何实例的主题任选地包含其中所述基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第一外部存储器通道接口。
在实例5中，实例1到4中的任何实例的主题任选地包含其中所述基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第二外部存储器通道接口。
在实例6中，实例1到5中的任何实例的主题任选地包含其中所述第一组存储器管芯包括：第一多个存储器管芯；第二多个存储器管芯；以及输入/输出扩展器，所述输入/输出扩展器将所述第一外部存储器通道接口耦接到所述第一多个存储器管芯和所述第二多个存储器管芯两者。
在实例7中，实例1到6中的任何实例的主题任选地包含其中所述第二组存储器管芯包括：第三多个存储器管芯；第四多个存储器管芯；以及第二输入/输出扩展器，所述第二输入/输出扩展器将所述多路复用器电路耦接到所述第三多个存储器管芯和所述第四多个存储器管芯两者。
在实例8中，实例1到7中的任何实例的主题任选地包含其中所述请求与由所述系统进行的模式改变相关联。
在实例9中，实例1到8中的任何实例的主题任选地包含其中所述模式改变包括由所述系统改变为低功耗模式，并且基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第一外部存储器通道接口。
在实例10中，实例1到9中的任何实例的主题任选地包含其中所述模式改变包括由所述系统改变为非低功耗模式，并且其中基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第二外部存储器通道接口。
实例11是一种方法，其包括：多个存储器管芯，所述多个存储器管芯包括第一组存储器管芯和第二组存储器管芯；多个外部存储器通道接口，所述多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口，所述第一外部存储器通道接口耦接到所述第一组存储器管芯；以及多路复用器电路，所述多路复用器电路耦接到所述第二组存储器管芯，并且基于控制输入选择性地将所述第二组存储器管芯耦接到所述第一外部存储器通道接口和所述第二外部存储器通道接口之一。
在实例12中，实例11的主题任选地包含其中所述多个存储器管芯进一步包括第三组存储器管芯和第四组存储器管芯，其中所述多个外部存储器通道接口进一步包括第三外部存储器通道接口和第四外部存储器通道接口，其中所述第三外部存储器通道接口耦接到所述第三组存储器管芯，并且其中所述多路复用器电路进一步耦接到所述第四组存储器管芯，并且基于所述控制输入选择性地将所述第四组存储器管芯耦接到所述第三外部存储器通道接口和所述第四外部存储器通道接口之一。
在实例13中，实例11或实例12的主题任选地包含其中所述多路复用器电路包括基于所述控制输入控制的多个多路复用器。
在实例14中，实例11到13中的任何实例的主题任选地包含其中所述第一组存储器管芯包括：第一多个存储器管芯；第二多个存储器管芯；以及输入/输出扩展器，所述输入/输出扩展器将所述第一外部存储器通道接口耦接到所述第一多个存储器管芯和所述第二多个存储器管芯两者。
在实例15中，实例11到14中的任何实例的主题任选地包含其中所述第二组存储器管芯包括：第三多个存储器管芯；第四多个存储器管芯；以及第二输入/输出扩展器，所述第二输入/输出扩展器将所述多路复用器电路耦接到所述第三多个存储器管芯和所述第四多个存储器管芯两者。
实例16是一种方法，其包括：接收调节所述存储器组件的活动存储器通道计数的请求；响应于所述请求，基于所述请求生成控制输入；以及将所生成的控制输入提供到存储器电路封装，所述存储器电路封装包括：多个存储器管芯，所述多个存储器管芯包括第一组存储器管芯和第二组存储器管芯；多个外部存储器通道接口，所述多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口，所述第一外部存储器通道接口耦接到所述第一组存储器管芯；以及多路复用器电路，所述多路复用器电路耦接到所述第二组存储器管芯，并且基于所述控制输入选择性地将所述第二组存储器管芯耦接到所述第一外部存储器通道接口和所述第二外部存储器通道接口之一。
在实例17中，实例16的主题任选地包含其中基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第一外部存储器通道接口。
在实例18中，实例16或实例17的主题任选地包含基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第二外部存储器通道接口。
在实例19中，实例16到18中的任何实例的主题任选地包含其中所述请求与由所述系统进行的模式改变相关联，其中所述模式改变包括由所述系统改变为低功耗模式，并且基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第一外部存储器通道接口。
在实例20中，实例16到19中的任何实例的主题任选地包含其中所述请求与由所述系统进行的模式改变相关联，其中所述模式改变包括由所述系统改变为非低功耗模式，并且其中基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第二外部存储器通道接口。

Claims (15)

1.一种系统，其包括：
存储器组件，所述存储器组件包括存储器电路封装，所述存储器电路封装包括：
多个存储器管芯，所述多个存储器管芯包括第一组存储器管芯和第二组存储器管芯；
多个外部存储器通道接口，所述多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口，所述第一外部存储器通道接口耦接到所述第一组存储器管芯；以及
多路复用器电路，所述多路复用器电路耦接到所述第二组存储器管芯，并且基于控制输入选择性地将所述第二组存储器管芯耦接到所述第一外部存储器通道接口和所述第二外部存储器通道接口之一；以及
操作性地耦接到所述存储器组件的处理装置，所述处理装置被配置成执行包括以下的操作：
接收调节所述存储器组件的活动存储器通道计数的请求；以及
响应于所述请求，基于所述请求生成所述控制输入。
2.根据权利要求1所述的系统，其中所述多个存储器管芯进一步包括第三组存储器管芯和第四组存储器管芯，其中所述多个外部存储器通道接口进一步包括第三外部存储器通道接口和第四外部存储器通道接口，其中所述第三外部存储器通道接口耦接到所述第三组存储器管芯，并且其中所述多路复用器电路进一步耦接到所述第四组存储器管芯，并且基于所述控制输入选择性地将所述第四组存储器管芯耦接到所述第三外部存储器通道接口和所述第四外部存储器通道接口之一。
3.根据权利要求2所述的系统，其中所述多路复用器电路包括基于所述控制输入控制的多个多路复用器。
4.根据权利要求1所述的系统，其中所述基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第一外部存储器通道接口。
5.根据权利要求1所述的系统，其中所述基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第二外部存储器通道接口。
6.根据权利要求1所述的系统，其中所述第一组存储器管芯包括：
第一多个存储器管芯；
第二多个存储器管芯；以及
输入/输出扩展器，所述输入/输出扩展器将所述第一外部存储器通道接口耦接到所述第一多个存储器管芯和所述第二多个存储器管芯两者。
7.根据权利要求6所述的系统，其中所述第二组存储器管芯包括：
第三多个存储器管芯；
第四多个存储器管芯；以及
第二输入/输出扩展器，所述第二输入/输出扩展器将所述多路复用器电路耦接到所述第三多个存储器管芯和所述第四多个存储器管芯两者。
8.根据权利要求1所述的系统，其中所述请求与由所述系统进行的模式改变相关联。
9.根据权利要求8所述的系统，其中所述模式改变包括由所述系统改变为低功耗模式，并且其中基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第一外部存储器通道接口。
10.根据权利要求8所述的系统，其中所述模式改变包括由所述系统改变为非低功耗模式，并且其中所述基于所述请求生成所述控制输入包括生成所述控制输入以使所述多路复用器电路将所述第二组存储器管芯耦接到所述第二外部存储器通道接口。
11.一种存储器电路封装，其包括：
多个存储器管芯，所述多个存储器管芯包括第一组存储器管芯和第二组存储器管芯；
多个外部存储器通道接口，所述多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口，所述第一外部存储器通道接口耦接到所述第一组存储器管芯；以及
多路复用器电路，所述多路复用器电路耦接到所述第二组存储器管芯，并且基于控制输入选择性地将所述第二组存储器管芯耦接到所述第一外部存储器通道接口和所述第二外部存储器通道接口之一。
12.根据权利要求11所述的存储器电路封装，其中所述多个存储器管芯进一步包括第三组存储器管芯和第四组存储器管芯，其中所述多个外部存储器通道接口进一步包括第三外部存储器通道接口和第四外部存储器通道接口，其中所述第三外部存储器通道接口耦接到所述第三组存储器管芯，并且其中所述多路复用器电路进一步耦接到所述第四组存储器管芯，并且基于所述控制输入选择性地将所述第四组存储器管芯耦接到所述第三外部存储器通道接口和所述第四外部存储器通道接口之一。
13.根据权利要求11所述的存储器电路封装，其中所述第一组存储器管芯包括：
第一多个存储器管芯；
第二多个存储器管芯；以及
输入/输出扩展器，所述输入/输出扩展器将所述第一外部存储器通道接口耦接到所述第一多个存储器管芯和所述第二多个存储器管芯两者。
14.根据权利要求13所述的存储器电路封装，其中所述第二组存储器管芯包括：
第三多个存储器管芯；
第四多个存储器管芯；以及
第二输入/输出扩展器，所述第二输入/输出扩展器将所述多路复用器电路耦接到所述第三多个存储器管芯和所述第四多个存储器管芯两者。
15.一种方法，其包括：
接收调节所述存储器组件的活动存储器通道计数的请求；
响应于所述请求，基于所述请求生成控制输入；以及
将所生成的控制输入提供到存储器电路封装，所述存储器电路封装包括：
多个存储器管芯，所述多个存储器管芯包括第一组存储器管芯和第二组存储器管芯；
多个外部存储器通道接口，所述多个外部存储器通道接口包括第一外部存储器通道接口和第二外部存储器通道接口，所述第一外部存储器通道接口耦接到所述第一组存储器管芯；以及
多路复用器电路，所述多路复用器电路耦接到所述第二组存储器管芯，并且基于所述控制输入选择性地将所述第二组存储器管芯耦接到所述第一外部存储器通道接口和所述第二外部存储器通道接口之一。
CN201980085585.2A 2018-12-07 2019-11-15 具有可调节活动通道计数的存储器电路封装 Pending CN113272900A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/213,720 2018-12-07
US16/213,720 US20200183622A1 (en) 2018-12-07 2018-12-07 Memory circuit package with adjustable active channel count
PCT/US2019/061733 WO2020117451A1 (en) 2018-12-07 2019-11-15 Memory circuit package with adjustable active channel count

Publications (1)

Publication Number Publication Date
CN113272900A true CN113272900A (zh) 2021-08-17

Family

ID=70971878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980085585.2A Pending CN113272900A (zh) 2018-12-07 2019-11-15 具有可调节活动通道计数的存储器电路封装

Country Status (4)

Country Link
US (1) US20200183622A1 (zh)
EP (1) EP3891740A4 (zh)
CN (1) CN113272900A (zh)
WO (1) WO2020117451A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11256318B2 (en) * 2019-08-09 2022-02-22 Intel Corporation Techniques for memory access in a reduced power state
US11119658B2 (en) * 2019-11-01 2021-09-14 Micron Technology, Inc. Capacity expansion channels for memory sub-systems
KR20210157749A (ko) * 2020-06-22 2021-12-29 삼성전자주식회사 메모리 장치 및 메모리 컨트롤러 사이 인터페이스를 위한 장치, 이를 포함하는 패키지 및 시스템
CN112098480B (zh) * 2020-09-03 2022-08-09 河北地质大学 一种通道数量可调的电化学传感器切换开关
CN113448512B (zh) * 2021-05-23 2022-06-17 山东英信计算机技术有限公司 一种缓存分区恢复的接管方法、装置、设备及可读介质
US11893253B1 (en) * 2022-09-20 2024-02-06 Western Digital Technologies, Inc. Dynamic TD-PPM state and die mapping in multi-NAND channels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130138868A1 (en) * 2011-11-30 2013-05-30 Apple Inc. Systems and methods for improved communications in a nonvolatile memory system
US20140293705A1 (en) * 2013-03-26 2014-10-02 Conversant Intellecual Property Management Inc. Asynchronous bridge chip
CN108733595A (zh) * 2017-04-21 2018-11-02 爱思开海力士有限公司 存储器系统、包括其的数据处理系统及其操作方法
CN108806754A (zh) * 2017-05-03 2018-11-13 希捷科技有限公司 用于管理存储设备中的数据的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948043B2 (en) * 2002-08-12 2005-09-20 Hewlett-Packard Development Company, L.P. Management of a memory subsystem
US7539811B2 (en) * 2006-10-05 2009-05-26 Unity Semiconductor Corporation Scaleable memory systems using third dimension memory
US9117496B2 (en) * 2012-01-30 2015-08-25 Rambus Inc. Memory device comprising programmable command-and-address and/or data interfaces
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10146719B2 (en) * 2017-03-24 2018-12-04 Micron Technology, Inc. Semiconductor layered device with data bus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130138868A1 (en) * 2011-11-30 2013-05-30 Apple Inc. Systems and methods for improved communications in a nonvolatile memory system
US20140293705A1 (en) * 2013-03-26 2014-10-02 Conversant Intellecual Property Management Inc. Asynchronous bridge chip
CN108733595A (zh) * 2017-04-21 2018-11-02 爱思开海力士有限公司 存储器系统、包括其的数据处理系统及其操作方法
CN108806754A (zh) * 2017-05-03 2018-11-13 希捷科技有限公司 用于管理存储设备中的数据的方法和装置

Also Published As

Publication number Publication date
EP3891740A4 (en) 2022-08-17
WO2020117451A1 (en) 2020-06-11
EP3891740A1 (en) 2021-10-13
US20200183622A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
CN113272900A (zh) 具有可调节活动通道计数的存储器电路封装
CN112131139B (zh) 固态驱动器的聚合和虚拟化
US11720493B2 (en) Cache management based on memory device over-provisioning
US11681467B2 (en) Checking status of multiple memory dies in a memory sub-system
CN115699180A (zh) 多平面存储器装置中的独立并行平面存取
US20240311029A1 (en) Dynamic superblock construction
US20220107906A1 (en) Multiple Pin Configurations of Memory Devices
US11675714B2 (en) Memory sub-system including an in package sequencer separate from a controller
US11567817B2 (en) Providing bandwidth expansion for a memory sub-system including a sequencer separate from a controller
US11886331B2 (en) Memory sub-system codeword addressing
US20230359390A1 (en) Configurable buffered i/o for memory systems
CN112219185A (zh) 基于与存储器装置相关联的架构而配置的选择组件
US11687285B2 (en) Converting a multi-plane write operation into multiple single plane write operations performed in parallel on a multi-plane memory device
US12079479B2 (en) Memory device with multiple input/output interfaces
US11829623B2 (en) Using incomplete super blocks for increased write performance
US11222710B1 (en) Memory dice arrangement based on signal distribution
US12093564B2 (en) Partition command queues for a memory device
US20240295977A1 (en) Bad block mapping based on bad block distribution in a memory sub-system
US20240192875A1 (en) Remapping bad blocks in a memory sub-system
US20220113903A1 (en) Single memory bank storage for servicing memory access commands
CN115762604A (zh) 内部时钟信令

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination