CN113270335A - Tsv测试方法及系统、设备及存储介质 - Google Patents

Tsv测试方法及系统、设备及存储介质 Download PDF

Info

Publication number
CN113270335A
CN113270335A CN202110404464.9A CN202110404464A CN113270335A CN 113270335 A CN113270335 A CN 113270335A CN 202110404464 A CN202110404464 A CN 202110404464A CN 113270335 A CN113270335 A CN 113270335A
Authority
CN
China
Prior art keywords
tsv
layer
layers
fault
chains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110404464.9A
Other languages
English (en)
Other versions
CN113270335B (zh
Inventor
朱晓锐
殷中云
邓玉良
郑伟坤
庄伟坚
李昂阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen State Micro Electronics Co Ltd
Original Assignee
Shenzhen State Micro Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen State Micro Electronics Co Ltd filed Critical Shenzhen State Micro Electronics Co Ltd
Priority to CN202110404464.9A priority Critical patent/CN113270335B/zh
Publication of CN113270335A publication Critical patent/CN113270335A/zh
Application granted granted Critical
Publication of CN113270335B publication Critical patent/CN113270335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种TSV测试方法及系统、设备及存储介质，包括：将i初始化为0，判断i是否大于或等于M，若否，则选择N层堆叠芯片中的一组TSV链并赋值为i+1，并对TSV链进行测试；检测1～N层的TSV链是否存在故障，若存在，则检测第P层到第P+1层的TSV链；若第P层到第P+1层的TSV链存在故障，则记录TSV链存在故障的位置，将TSV链存在故障的位置发送至控制器并进行记录，直至1～N层中每一层间均检测完成；当1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过控制器修复所述存在故障的TSV。该方法可以定位到出现故障的TSV上，只对TSV链上出现故障的TSV进行修复，无故障的TSV则不需要修复，且可使用冗余的TSV替换有故障的TSV，不会占用冗余TSV的资源。

Description

TSV测试方法及系统、设备及存储介质
技术领域
本发明属于集成电路测试技术领域，尤其涉及一种TSV测试方法及系统、设备及存储介质。
背景技术
随着集成电路的发展，许多应用都对芯片提出了小型化、高速、高带宽以及低功耗的要求。随着摩尔定律逐渐失效，通过采用先进的封装技术来增加芯片性能，降低尺寸和功耗已经成为一种新的趋势。其中3D堆叠封装是将多片芯片或者晶圆进行堆叠，通过对芯片进行减薄和刻蚀，形成硅通孔(Through Silicon Via，TSV)以实现上下层芯片的互联，这可以缩短芯片间的互联线，实现高速、低功耗和小面积的要求。
然而当前的TSV技术还未完全成熟，在制备过程中可能由于工艺原因而形成绝缘层完整性缺损(表现为漏电流过大或陡增)、凸点开路和填孔空隙等故障，TSV质量不合格会导致堆叠后的芯片无法正常工作。
传统的3D堆叠芯片在进行TSV的故障检测时，通常是在全部芯片堆叠之后，在顶层芯片施加激励，在底层芯片输出，检测整一条TSV链是否存在故障。这种测试方法无法直接定位是哪一层的TSV出现故障，因此不能单独对失效的TSV进行修复。在芯片面积有限和TSV冗余资源有限的情况下，会导致TSV冗余资源的浪费。
发明内容
本发明所要解决的技术问题是：针对现有技术的问题，提供一种可定位出现故障的TSV，且可以仅修复TSV链上有故障的TSV的测试方法。
为了解决上述技术问题，本发明采用的技术方案为：
第一方面，本发明提供了一种TSV测试方法，应用于基于TSV的3D堆叠芯片，所述基于TSV的3D堆叠芯片包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，所述方法包括：
将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；
检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；
若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；
当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。
第二方面，本发明还提供了一种TSV测试系统，包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，所述系统包括：
初始模块：用于将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；
整体模块：用于检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；
分层模块：用于若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；
修复模块：用于当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。
第三方面，本发明还提供了一种电子设备，包括存储器、处理器、以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如上述第一方面所述的TSV测试方法中的各个步骤。
第四方面，本发明还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如上述第一方面所述的TSV测试方法中的各个步骤。
本发明提供了一种TSV测试方法，应用于基于TSV的3D堆叠芯片，所述基于TSV的3D堆叠芯片包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，所述方法包括：将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。该方法可以定位到出现故障的TSV上，可以只对TSV链上出现故障的TSV进行修复，无故障的TSV则不需要修复，且可使用冗余的TSV替换有故障的TSV，不会占用冗余TSV的资源。
附图说明
下面结合附图详述本发明的具体结构
图1为本发明的TSV测试方法的流程示意图；
图2为本发明的TSV测试方法的单层芯片的原理图；
图3为本发明的TSV测试方法的子流程示意图；
图4为本发明的TSV测试方法的四层堆叠芯片的剖视图；
图5为本发明的TSV测试方法的另一子流程示意图；
图6为本发明的TSV测试方法的两层堆叠芯片的剖视图；
图7为本发明的TSV测试方法中四层堆叠芯片的流程示意图；
图8为本发明的TSV测试系统的程序模块示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本申请实施例中TSV测试方法的流程示意图，在本实施例中，上述TSV测试方法应用于基于TSV的3D堆叠芯片，所述基于TSV的3D堆叠芯片包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，所述方法包括：
步骤101、将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数。
在本实施例中，TSV系统中包括N层，N层堆叠芯片上包括M个TSV，首先取i值，并将i初始化为0，并判断i与M的大小，再随机选择M中的一组TSV链进行测试，并将随机选择的TSV链赋值为i+1，其中i代表的是第i个TSV。
步骤102、检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数。
在本实施例中，先整体检查1～N层是否存在故障，即是先检测整个N层堆叠芯片是否存在故障，若存在故障，则对1～N层的每一层进行检测。
步骤103中、若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成。
在本实施例中，在步骤102中对1～N层的整体进行检测，检测出故障后，才对1～N层的每一层间单独进行检测，直至将1～N层的每一层间都检测完成，并将检测出故障的地方记录下来，且将存在故障的位置发送至控制器，而且控制器会将存在故障的位置记录下来。
步骤104、当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。
在本实施例中，当1～N层的整体与部分均检测完成后，重复比较i和M的大小，当i大于或等于M的时候，则通过控制器修复存在故障的TSV。
本申请实施例提供了一种TSV测试方法，应用于基于TSV的3D堆叠芯片，所述基于TSV的3D堆叠芯片包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，所述方法包括：将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。该方法可以定位到出现故障的TSV上，可以只对TSV链上出现故障的TSV进行修复，无故障的TSV则不需要修复，且可使用冗余的TSV替换有故障的TSV，不会占用冗余TSV的资源。
进一步地，M个TSV上均设有选择开关，N层堆叠芯片的每一层均设有测试电路。进一步地，通过激励源对所述TSV链进行检测。在本实施例中，选择开关用于将TSV耦合到测试输入(TSV_in)或者测试输出(TSV_out)。TSV系统包括了一个控制器和N层堆叠芯片，N层堆叠芯片与控制器连接，N层堆叠芯片包含了测试电路、测试的输入和输出、解码器和TSV阵列，其中解码器选择想要测试的TSV，然后TSV与测试输入(TSV_in)或者测试输出(TSV_out)相连接，并通过测试电路进行测试。
在本实施例中，参阅图2，图2为单层芯片的电路图，假设TSV为3X3的阵列。测试电路包括行地址解码器、列地址解码器、TSV、测试输入和输出，测试电路，以及选择开关。行地址解码器和列地址解码器用于寻址每个特定的TSV，开关是用于将TSV耦合到测试输入(TSV_in)或者测试输出(TSV_out)。测试电路则提供测试的激励，并且对TSV进行测试。测试电路可对TSV进行TSV容值和阻值测试。
进一步地，参阅图3，图3为本申请实施例中TSV测试方法的子流程示意图，检测1～N层的所述TSV链是否存在故障具体包括：
步骤201、在第1层输入所述激励源，在第N层输出所述激励源；
步骤202、通过所述测试电路检测第1层到第N层是否存在故障。
在本实施例中，通过直接在第一层输入激励源，第N层输出激励源，从而检测一条从顶层到底层的TSV链，检测第一层到第N层之间是否存在故障。
在本实施例中，参阅图4，图4为芯片堆叠的横截面的剖视图，闭合第一层芯片的选择开关S1，将TSV11耦合到第一层的测试输入(TSV_in)，测试电路对第一层的测试输入(TSV_in)加入测试激励源；由于各层的TSV之间都是通过ubump相互连接的，所以第二层跟第三层芯片TSV的选择开关都打开；同时，闭合第四层芯片的选择开关S2，将TSV11耦合到测试输出(TSV_out)，测试电路对TSV进行测试，这样就形成了一条从顶层到底层的TSV测试链。然后就可以对所选择的TSV链进行各种测试以测试所选TSV的质量，例如，用于确定短路或开路的测试，电阻测试，电容测试，泄漏测试，等等。
进一步地，参阅图5，图5为本申请实施例中TSV测试方法的另一子流程示意图，若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置具体包括：
步骤301、在第P层输入所述激励源，在P+1层输出所述激励源；
步骤302、通过所述测试电路检测第P层到第P+1层是否存在故障。
在本实施例中，通过直接在第P层输入激励源，第P+1层输出激励源，从而检测第P层到第P+1层是否存在故障。
在本实施例中，参阅图6，图6为两层芯片堆叠的剖面图，两层芯片堆叠之后，对TSV11进行测试。我们通过控制第一层芯片的行地址解码器和列地址解码器，闭合第一层芯片的测试开关S1，使得TSV耦合到测试输入(TSV_in)，测试电路对测试输入(TSV_in)加入测试激励源；控制第二层芯片的行地址解码器和列地址解码器，闭合第二层芯片的选择开关S2，使得TSV耦合到测试输出(TSV_out)，测试电路对TSV进行测试。然后就可以对所选择的TSV进行各种测试以测试所选TSV的质量，例如，用于确定短路或开路的测试，电阻测试，电容测试，泄漏测试，等等。
进一步地，检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链还包括：
若不存在故障，则重复判断i是否大于或等于M。
在本实施例中，若检测整个1～N层中的TSV链，并未发现故障，则说明1～N层中的顶层到底层均完好，则重复判断i是否大于或等于M，从而判断是选择继续检测另外一组TSV链还是修复之间检测并记录的存在故障的TSV。
进一步地，当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV还包括：
若否，则继续选择所述N层堆叠芯片中的另一组TSV链并赋值为i+1，并对所述另一组TSV链进行测试。
在本实施例中，当i并不大于或等于M时，则说明N层堆叠芯片中的TSV链还没检测完，需要继续对另外的TSV链进行测试，并对另外的TSV链赋值为i+1，并继续检测第i+1条TSV链。
在本实施例中，请参阅图7，图7为四层堆叠芯片的流程示意图，其中假设TSV的个数为4000，i代表第i个TSV：
最开始先对i进行初始化，i＝0；
第一步、判断判断i是否≥4000，选择第一组TSV，此时，i＝1；
第二步、检测所选择的TSV链，在第一层输入激励源(即Test_in在第一层)，在第四层输出(即Test_out在第四层)，通过测试电路检测从第一层到第四层的TSV链是否存在故障；若不存在故障(即pass)，则跳回到第一步，选择下一组TSV链进行测试；若存在故障(即fail)，则进行第三步；
第三步、检测第一层到第二层的TSV是否出现故障，在第一层输入激励源(即Test_in在第一层)，在第二层输出(即Test_out在第二层)，通过测试电路检测从第一层到第二层的TSV链是否存在故障；若不存在故障(即pass)，则进行第四步；存在故障(即fail)，则记录第一层与第二层之间错误的TSV位置(第二层第i个TSV)，并将该TSV的位置发送到控制器进行记录，然后进行第四步；
第四步，检测第二层到第三层的TSV是否出现故障，在第二层输入激励源(即Test_in在第二层)，在第三层输出(即Test_out在第三层)，通过测试电路检测从第二层到第三层的TSV链是否存在故障；若不存在故障(即pass)，则进行第五步；存在故障(即fail)，则记录第二层与第三层之间错误的TSV位置(第三层第i个TSV)，并将该TSV的位置发送到控制器进行记录，然后进行第五步；
第五步、检测第三层到第四层的TSV是否出现故障，在第三层输入激励源(即Test_in在第三层)，在第四层输出(即Test_out在第四层)，通过测试电路检测从第三层到第四层的TSV链是否存在故障；若不存在故障(即pass)，则进行第六步；存在故障(即fail)，则记录第三层与第四层之间错误的TSV位置(第四层第i个TSV)，并将该TSV的位置发送到控制器进行记录，然后进行第六步；
第六步、第五步完成之后重新跳回到第一步，直到i≥4000，最后通过控制器修复所有记录的TSV。
进一步地，本申请实施例还提供了一种TSV测试系统400，参阅图8，图8为本申请实施例中TSV测试系统400的程序模块示意图，在本实施例中，上述TSV测试系统400包括：
初始模块401：用于将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；
整体模块402：用于检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；
分层模块403：用于若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；
修复模块404：用于当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。
本申请实施例提供的TSV测试系统400，包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，可以实现：将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。该方法可以定位到出现故障的TSV上，可以只对TSV链上出现故障的TSV进行修复，无故障的TSV则不需要修复，且可使用冗余的TSV替换有故障的TSV，不会占用冗余TSV的资源。
进一步地，本申请还提供一种电子设备，包括存储器、处理器、以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现的上述TSV测试方法中的各个步骤。
进一步地，本申请还提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如上述TSV测试方法中的各个步骤。
在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random AccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上为对本发明所提供的一种TSV测试方法及系统、设备及存储介质的描述，对于本领域的技术人员，依据本申请实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种TSV测试方法，其特征在于，应用于基于TSV的3D堆叠芯片，所述基于TSV的3D堆叠芯片包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，所述方法包括：
将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；
检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；
若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；
当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。
2.如权利要求1所述的方法，其特征在于，所述M个TSV上均设有选择开关，所述N层堆叠芯片的每一层均设有测试电路。
3.如权利要求2所述的方法，其特征在于，通过激励源对所述TSV链进行检测。
4.如权利要求3所述的方法，其特征在于，所述检测1～N层的所述TSV链是否存在故障具体包括：
在第1层输入所述激励源，在第N层输出所述激励源；
通过所述测试电路检测第1层到第N层是否存在故障。
5.如权利要求3所述的方法，其特征在于，所述若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置具体包括：
在第P层输入所述激励源，在P+1层输出所述激励源；
通过所述测试电路检测第P层到第P+1层是否存在故障。
6.如权利要求1所述的方法，其特征在于，所述检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链还包括：
若不存在故障，则重复判断i是否大于或等于M。
7.如权利要求1所述的方法，其特征在于，所述当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV还包括：
若否，则继续选择所述N层堆叠芯片中的另一组TSV链并赋值为i+1，并对所述另一组TSV链进行测试。
8.一种TSV测试系统，其特征在于，包括N层堆叠芯片、TSV的总个数为M，其中，N和M均为正整数，所述系统包括：
初始模块：用于将i初始化为0，并判断i是否大于或等于M，若否，则选择所述N层堆叠芯片中的一组TSV链并赋值为i+1，并对所述TSV链进行测试，其中i为大于或等于0的整数；
整体模块：用于检测1～N层的所述TSV链是否存在故障，若存在故障，则检测第P层到第P+1层的所述TSV链，其中，P为大于或等于1且小于或等于N-1的正整数；
分层模块：用于若第P层到第P+1层的所述TSV链存在故障，则记录所述TSV链存在故障的位置，将所述TSV链存在故障的位置发送至控制器并进行记录，直至所述1～N层中每一层间均检测完成；
修复模块：用于当所述1～N层中每一层间均检测完成后，重复判断i是否大于或等于M，若是，则通过所述控制器修复所述控制器记录存在故障的TSV。
9.一种电子设备，包括存储器、处理器、以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时，实现如权利要求1至7任一项所述的TSV测试方法中的各个步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现如权利要求1至7任一项所述的TSV测试方法中的各个步骤。
CN202110404464.9A 2021-04-15 2021-04-15 Tsv测试方法及系统、设备及存储介质 Active CN113270335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110404464.9A CN113270335B (zh) 2021-04-15 2021-04-15 Tsv测试方法及系统、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110404464.9A CN113270335B (zh) 2021-04-15 2021-04-15 Tsv测试方法及系统、设备及存储介质

Publications (2)

Publication Number Publication Date
CN113270335A true CN113270335A (zh) 2021-08-17
CN113270335B CN113270335B (zh) 2022-11-11

Family

ID=77227955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110404464.9A Active CN113270335B (zh) 2021-04-15 2021-04-15 Tsv测试方法及系统、设备及存储介质

Country Status (1)

Country Link
CN (1) CN113270335B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115373926A (zh) * 2022-08-31 2022-11-22 西安微电子技术研究所 基于物理层ip的自测试及自修复方法、系统、设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
CN103063976A (zh) * 2012-12-28 2013-04-24 中国科学院深圳先进技术研究院 一种采用二分法对硅通孔进行故障检测的方法和系统
US20130230932A1 (en) * 2012-03-02 2013-09-05 Venkatraghavan Bringivijayaraghavan Through-substrate via (tsv) testing
US20140332973A1 (en) * 2013-05-08 2014-11-13 International Business Machines Corporation Inline measurement of through-silicon via depth
CN111198316A (zh) * 2018-11-16 2020-05-26 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路
CN111261535A (zh) * 2018-11-15 2020-06-09 爱思开海力士有限公司 层叠半导体器件及其测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130230932A1 (en) * 2012-03-02 2013-09-05 Venkatraghavan Bringivijayaraghavan Through-substrate via (tsv) testing
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
CN103063976A (zh) * 2012-12-28 2013-04-24 中国科学院深圳先进技术研究院 一种采用二分法对硅通孔进行故障检测的方法和系统
US20140332973A1 (en) * 2013-05-08 2014-11-13 International Business Machines Corporation Inline measurement of through-silicon via depth
CN111261535A (zh) * 2018-11-15 2020-06-09 爱思开海力士有限公司 层叠半导体器件及其测试方法
CN111198316A (zh) * 2018-11-16 2020-05-26 长鑫存储技术有限公司 硅通孔检测电路及方法、集成电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115373926A (zh) * 2022-08-31 2022-11-22 西安微电子技术研究所 基于物理层ip的自测试及自修复方法、系统、设备及介质

Also Published As

Publication number Publication date
CN113270335B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
EP2433301B1 (en) Method and apparatus for providing through silicon via (tsv) redundancy
US20170133108A1 (en) Memory device and memory system having repair unit modification function
US8796047B2 (en) Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
Zhao et al. Cost-effective TSV grouping for yield improvement of 3D-ICs
US9263157B2 (en) Detecting defective connections in stacked memory devices
US8866303B2 (en) Semiconductor device with configurable through-silicon vias
KR102696273B1 (ko) 적층형 반도체 장치 및 그의 테스트 방법
US9401312B1 (en) TSV redundancy scheme and architecture using decoder/encoder
JP5892747B2 (ja) 半導体メモリ装置及びそのリペア方法
WO2007032184A1 (ja) 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法
US20140111269A1 (en) Through-silicon via self-routing circuit and routing method thereof
JP2003209222A (ja) 大記憶容量のための３−ｄメモリ素子
KR20120045331A (ko) 반도체 장치와 그 테스트 방법 및 제조방법
CN113270335B (zh) Tsv测试方法及系统、设备及存储介质
US20240257897A1 (en) Integrated circuit chip and die test without cell array
Huang et al. Built-in self-test/repair scheme for TSV-based three-dimensional integrated circuits
KR100897285B1 (ko) 멀티칩 및 그것의 리페어 방법
US8829933B2 (en) Semiconductor apparatus and probe test method thereof
CN117198371A (zh) 一种三维芯片、修复方法及电子设备
CN106782666B (zh) 一种三维堆叠存储器
CN103000226B (zh) 通过随机存取存储器芯片地址引脚检测缺陷的测试方法
US20100161304A1 (en) Method of interconnect checking and verification for multiple electrostatic discharge specifications
Maity et al. Built-in self-repair for manufacturing and runtime TSV defects in 3D ICs
CN115373926B (zh) 基于物理层ip的自测试及自修复方法及系统
Lu et al. Yield enhancement techniques for 3-dimensional random access memories

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant