CN113261093A - 封装基板及其制备方法 - Google Patents

封装基板及其制备方法 Download PDF

Info

Publication number
CN113261093A
CN113261093A CN202080007185.2A CN202080007185A CN113261093A CN 113261093 A CN113261093 A CN 113261093A CN 202080007185 A CN202080007185 A CN 202080007185A CN 113261093 A CN113261093 A CN 113261093A
Authority
CN
China
Prior art keywords
core
layer
hole
thickness
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080007185.2A
Other languages
English (en)
Other versions
CN113261093B (zh
Inventor
金性振
卢荣镐
金镇哲
张炳圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aibo Solik Co ltd
Original Assignee
SKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SKC Co Ltd filed Critical SKC Co Ltd
Publication of CN113261093A publication Critical patent/CN113261093A/zh
Application granted granted Critical
Publication of CN113261093B publication Critical patent/CN113261093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Abstract

本实施方式涉及封装基板和半导体装置，上述半导体装置包括具有半导体元件的元件部，及与上述元件部电连接的封装基板；通过将玻璃基板适用为上述封装基板的芯，以使半导体元件和母板更紧密地连接，从而以尽可能短的距离传输电信号。由此，提供一种封装基板，显著改善信号传输速度等电特性，实质上防止寄生元件的产生，从而能够进一步简化绝缘膜处理工序，且可适用于高速电路。

Description

封装基板及其制备方法
技术领域
本实施方式涉及一种封装基板及其制备方法。
与关联申请的相互参照
本申请要求于2019年3月12日提交的美国临时申请专利申请号62/816,984、于2019年3月12日提交的美国临时申请专利申请号62/816,972、于2019年3月29日提交的美国临时申请专利申请号62/825,966及2019年3月29日提交的美国临时申请专利申请号62/825,945的优先权，上述优先权的基础申请全文通过引用包含于本申请中。
背景技术
在制造电子部件时，在半导体晶片上实现电路被称为前段(FE：Front-End)工序，并且以能够在实际产品中使用的状态组装晶片被称为后段(BE：Back-End)工序，在该后段工序中包括封装工序。
作为最近实现电子产品快速发展的半导体行业的四项核心技术，有半导体技术、半导体封装技术、制造工艺技术和软件技术。半导体技术正在以各种形式发展，例如，微米以下的纳米单位的线宽、一千万个以上单元(Cell)、高速运行、释放大量热量等，但是还得不到相对完整封装上述半导体的技术支持。因此，半导体的电性能有时取决于封装技术和相应的电连接，而不是取决于半导体技术本身的性能。
陶瓷或树脂用作封装基板的材料。陶瓷基板由于其高电阻值或高介电常数而难以搭载高性能高频半导体元件。树脂基板可以搭载相对高性能高频的半导体元件，但是在减小布线的间距方面存在局限性。
近来，正在进行将硅或玻璃适用于高端封装基板的研究。通过在硅或玻璃基板上形成通孔并将导电材料应用于该通孔中，从而可以缩短元件和母板之间的布线长度，并且可以获得优异的电特性。
作为相关现有技术文献，有韩国公开专利公报第10-2019-0008103号、韩国公开专利公报第10-2016-0114710号、韩国授权专利公报第10-1468680号等。
发明内容
发明要解决的问题
本实施方式的目的在于提供通过适用玻璃基板来更集成化的封装基板及包括其的半导体装置。
本实施方式的目的在于提供包括具有形成在芯通孔内部的芯籽晶层的玻璃基板的半导体封装用基板及其制备方法。
用于解决问题的手段
为了达到上述目的，根据一个实施方式的封装基板，包括芯层和位于上述芯层上的上部层，
上述芯层包括玻璃基板和芯通孔，
上述玻璃基板包括相向的第一表面和第二表面，
上述芯通孔在厚度方向上贯穿上述玻璃基板，且设置有多个，
上述芯层包括位于上述玻璃基板或芯通孔的表面上的芯分配层，
上述芯分配层包括导电层，该导电层的至少一部分通过上述芯通孔使上述第一表面上的导电层和上述第二表面上的导电层电连接，
在上述芯通孔中，从上述芯通孔的截面观察时，从与上述第一表面相接的开口部和与上述第二表面相接的开口部中具有更大的直径的开口部到上述芯通孔中具有最小内径的部分的内径面，相对于垂直于上述第一表面的厚度方向的角度，可以为8度以下。
在一实施方式中，上述芯通孔包括：第一开口部，与上述第一表面相接；第二开口部，与上述第二表面相接；及最小内径部，该最小内径部为连接上述第一开口部和上述第二开口部的整个芯通孔中内径最窄的区域。
在一实施方式中，上述最小内径部的直径可以为上述第一开口部和上述第二开口部中具有更大直径的开口部的直径的50％至99％。
在一实施方式中，当将上述芯通孔的总长度定义为100％时，上述最小内径部所在的地点位于上述第一开口部的40％至60％的地点。
在一实施方式中，连接上述最小内径部和上述第一开口部的内径面的角度Ca1和连接上述最小内径部和上述第二开口部的内径面的角度Ca2可以具有1:0.7至1.3的比率。
为了达到上述目的，根据另一实施方式的半导体封装用基板可以包括芯层，上述芯层包括：
i)玻璃基板，具有相向的第一表面和第二表面，
ii)多个芯通孔，在厚度方向上贯穿上述玻璃基板，及
iii)芯籽晶层，位于上述芯通孔的表面上，成为形成导电层的籽晶；
作为在上述芯通孔的内径面上相向的两个位置测定的上述芯籽晶层的厚度的第一厚度和第二厚度的比率(厚度比率)可以为1:0.4至4.5。
在一实施方式中，上述芯籽晶层的由下述式1表示的厚度偏差率可以为90％以下。
[式1]
厚度偏差率＝((芯籽晶层的最大厚度-芯籽晶层的最小厚度)/芯籽晶层的平均厚度)×100％
在一实施方式中，上述芯籽晶层的平均厚度可以为30nm至200nm。
为了达到上述目的，根据本实施方式的半导体封装用基板的制备方法可以包括：
准备步骤，准备包括玻璃基板和多个芯通孔的处理前基板，上述玻璃基板具有相向的第一表面和第二表面，上述多个芯通孔在厚度方向上贯通上述玻璃基板，及
溅射步骤，相对于垂直于上述第一表面的基准线以预定的角度进行溅射，以在上述芯通孔的内径面形成芯籽晶层；
在上述芯通孔中，从上述芯通孔的截面观察时，从与上述第一表面相接的开口部和与上述第二表面相接的开口部中具有更大的直径的开口部到上述芯通孔中具有最小内径的部分的内径面，相对于垂直于上述第一表面的厚度方向的角度，可以为8度以下。
为了达到上述目的，根据一个实施方式的半导体装置可以包括：元件部，包括半导体元件；及根据本实施方式的封装基板，与上述元件部电连接。
发明的效果
本实施方式的封装基板及包括其的半导体装置，通过使半导体元件和母板更紧密地连接，从而以尽可能短的距离传输电信号，因此能够显著改善如信号传输速度等的电特性。
另外，由于用作基板的芯的玻璃基板本身是绝缘体，因此，与现有的硅芯相比，几乎不存在产生寄生元件的可能性，从而可以更加简化绝缘膜处理工序，并且可以适用于高速电路。
并且，与硅圆形晶片的制造相比，以大型面板的形式制造玻璃基板，因此相对容易批量生产，且可以进一步提高经济效率。
附图说明
图1为说明根据本实施方式的半导体装置的截面的示意图。
图2为说明根据本实施方式的封装基板的截面的示意图。
图3中，(a)部分为说明从顶部观察形成有芯通孔的玻璃基板时的形状的示意图，(b)部分为说明在上述(a)部分中沿a-a’线切割的截面的示意图。
图4的(a)部分和(b)部分分别为说明在本实施方式中适用的芯通孔的截面的形状的示意图。
图5为以截面说明图4的(b)部分中进一步形成有芯绝缘层的形状的示意图。
图6为说明根据本实施方式的封装基板的截面的一部分的详细示意图。
图7为说明根据本实施方式的封装基板的截面的一部分的详细示意图。
图8至图10为以截面说明根据本实施方式的封装基板的制备过程的流程图。
图11的(a)部分为说明从顶部观察根据一实施方式的具有芯通孔的玻璃基板时的形状的示意图，图11的(b)部分为说明芯通孔的截面的示意图。
图12为针对在一实施方式中评价厚度偏差时适用的测定点说明的芯通孔的截面示意图。
图13为示例性示出根据实施例测定的芯籽晶层的厚度测定的照片。
图14中，(a)部分为说明从顶部观察根据另一实施方式的具有芯通孔的玻璃基板时的形状的示意图，(b)部分为说明芯通孔的截面的示意图。
图15为针对在另一实施方式中评价厚度偏差时适用的测定点说明的芯通孔的截面示意图。
具体实施方式
下面，参照附图来对本发明的实施例进行详细说明，以使本发明所属技术领域的普通技术人员轻松实现本实施方式。本发明可通过多种不同的本实施方式实现，并不限定于在本说明书中所说明的实施例。纵贯全文，相同的附图标记表示相同的部件。
在整个说明书中，作为马库什型描述中包含的术语的“其组合”是指，从由马库什型描述的多个构成要素组成的组中选择的一个以上的混合或组合，从而表示包括从由上述多个构成要素组成的组中选择的一个以上。
在整个说明书中，除非另有说明，如“第一”、“第二”或“A”、“B”等术语用于将相同的术语彼此区分。并且，只要其不代表与上下文迥然不同的含义，单数表示可以包括复数表示。
在本说明书中，“～”类可以是指在化合物内包括相当于“～”的化合物或“～”的衍生物。
在本说明书中，“B位于A上”是指B以与A直接接触的方式位于A上，或是指B在A与B之间夹着其他层的状态下位于A上，而不限于B以与A的表面直接接触的方式位于A上的意思。
在本说明书中，A连接到B的含义是指A和B直接连接或通过A和B之间的其他构成要素连接，除非另有说明，否则解释不限于A和B直接连接。
在本说明书中，除非另有说明，单数的表示可解释为包括从文脉解读的单数或复数的含义。
发明人在开发更加集成化且能够以更薄的厚度表现出高性能的半导体装置的过程中认识到不仅元件本身而且关于封装的部分也是在提高性能方面的重要因素，对此进行研究，在此过程中确认，与将两层以上的芯作为封装基板适用于母板上的现有的中介层和有机基板(organic substrate)等不同地，通过将玻璃芯作为单层适用且采用控制通孔的形状、其中形成的导电层等的方式，可以使封装基板更薄且有助于提高半导体装置的电特性。在实现上述封装基板的过程中，为了形成具有比较均匀厚度的导电层以防止在玻璃基板的芯通孔内部发生短路等的问题，需要在芯通孔内径面形成均匀的缓冲层。在本实施方式中，适用下面将说明的基于溅射的芯籽晶层。
图1为说明根据本实施方式的半导体装置的截面的示意图，图2为说明根据本实施方式的封装基板的截面的示意图，图3中，(a)部分为说明从顶部观察形成有芯通孔的玻璃基板时的形状的示意图，(b)部分为说明在上述(a)部分中沿a-a’线切割的截面的示意图，图4的(a)部分和(b)部分分别为说明在本实施方式中适用的芯通孔的截面的形状的示意图，图5为以截面说明图4的(b)部分中进一步形成有芯绝缘层的形状的示意图，图6为说明根据本实施方式的封装基板的截面的一部分的详细示意图，图7为说明根据本实施方式的封装基板的截面的一部分的详细示意图。下面，将参照图1至图7，对本实施方式进行更详细说明。
半导体装置100
为了达到上述目的，根据本实施方式的半导体装置100包括：半导体元件部30，具备一个以上的半导体元件32、34、36；封装基板20，与上述半导体元件电连接；及母板10，与上述封装基板电连接，向上述半导体元件传输外部电信号并使上述半导体元件和外部电信号相连接。
根据另一实施方式的封装基板20包括芯层22和上部层26。
上述半导体元件部30是指安装于半导体装置的元件，通过连接电极等安装于上述封装基板20上。具体而言，上述半导体元件部30的实例可以为如CPU、GPU等计算元件(第一元件：32，第二元件：34)、存储芯片等存储元件(第三元件：36)等，但是只要是安装在半导体装置的半导体元件，就可以不受限制地适用。
上述母板10可以为印刷电路板、印刷布线板等母板。
上述封装基板20包括芯层22和位于上述芯层的一面上的上部层26。
上述封装基板20可以选择性地进一步包括位于芯层下方的下部层29。
上述芯层22包括：玻璃基板21；多个芯通孔23，在厚度方向上贯穿上述玻璃基板；及芯分配层24，包括导电层，该导电层位于上述玻璃基板或芯通孔的表面上，至少一部分通过上述芯通孔使上述第一表面上的导电层和上述第二表面上的导电层电连接。
上述玻璃基板21具有相向的第一表面213和第二表面214，该两个表面大体上彼此平行，使得玻璃基板整体上具有一定的厚度。
贯穿上述第一表面和上述第二表面的芯通孔23位于上述玻璃基板21。
作为半导体装置的封装基板，以往适用硅基板和有机基板(organic substrate)层叠的形式。硅基板因半导体的特性，当适用于高速电路时可能会产生寄生元件，并且存在功率损耗相对较大的缺点。另外，有机基板需要大面积化以便形成更复杂的分配图案，但这并不符合于制造超小型化的电子器件的趋势。为了在预定尺寸内形成复杂的分配图案，实质上有必要图案微细化，但是由于如适用于有机基板上的聚合物等的材料的特性，图案微细化实际上存在局限性。
在本实施方式中，作为解决上述问题的方法，将玻璃基板21用作芯层22的支撑体。并且，与玻璃基板一起，还适用贯穿玻璃基板形成的芯通孔23，从而提供具有更缩短的电流长度、更小型化、更快响应、更少损耗特性的封装基板20。
上述玻璃基板21优选适用于半导体的玻璃基板，例如，可以为硼硅酸盐玻璃基板、无碱玻璃基板等，但本发明不限于此。
上述玻璃基板21的厚度可以为1,000μm以下，或可以为100μm至1,000μm，或可以为100μm至700μm。更具体而言，上述玻璃基板21的厚度可以为100μm至500μm。当形成更薄的封装基板时，在可以使电信号传输更加有效率的方面有利，但是由于封装基板还需要起到支撑体的作用，因此优选具有上述厚度的玻璃基板21。其中，玻璃基板的厚度是指除了位于玻璃基板上的导电层的厚度的玻璃基板本身的厚度。
上述芯通孔23可以通过去除上述玻璃基板21的预定区域来形成，具体而言，可以通过利用物理和/或化学方法蚀刻板状玻璃来形成。
具体而言，在形成上述芯通孔23时，可以采用在通过如激光之类的方法在玻璃基板的表面上形成缺陷(瑕疵)之后进行化学蚀刻的方法、激光蚀刻方法等，但是本发明不限于此。
上述芯通孔23包括：第一开口部233，与上述第一表面相接；第二开口部234，与第二表面相接；及最小内径部235，该最小内径部235为连接上述第一开口部和上述第二开口部的整个芯通孔中内径最窄的区域。
上述第一开口部的直径CV1和上述第二开口部的直径CV2可以实质上不同，或上述第一开口部233和上述第二开口部234的直径可以实质上相同。
上述最小内径部可以位于第一开口部或第二开口部，此时，芯通孔可以是圆柱形或(裁剪的)三角锥形芯通孔。在这种情况下，上述最小内径部的直径CV3对应于第一开口部和第二开口部中小的直径。
上述最小内径部位于上述第一开口部和上述第二开口部之间，此时，芯通孔可以是桶形芯通孔。在此情况下，最小内径部的直径CV3可以小于上述第一开口部的直径和上述第二开口的直径中大的直径。
具体而言，上述最小内径部的平均直径可以为50μm至95μm。
上述最小内径部可以满足下述式1的条件。
[式1]
0.83×D90≤D50≤1.25×D10
在上述式1中，D50为相当于在最小内径部的直径分布中50％的值，D90为相当于在最小内径部的直径分布中90％的值，D10为相当于在最小内径部的直径分布中10％的值。
上述最小内径部的平均直径可以为55μm至85μm，或可以为60μm至70μm。
更具体而言，上述最小内径部可以满足下述式1-1的条件。
[式1-1]
0.88×D90≤D50≤1.18×D10
在上述式1-1中，D50为相当于在最小内径部的直径分布中50％的值，D90为相当于在最小内径部的直径分布中90％的值，D10为相当于在最小内径部的直径分布中10％的值。
具体而言，作为上述第一开口部直径和上述第二开口部直径中大的开口部的对象开口部的平均直径可以为70μm至120μm。
具体而言，作为上述第一开口部直径和上述第二开口部直径中大的开口部的对象开口部可以满足下述式2的条件。
[式2]
0.9×D90≤D50≤1.1×D10
在上述式2中，D50为相当于在对象开口部的直径分布中50％的值，D90为相当于在对象开口部的直径分布中90％的值，D10为相当于在对象开口部的直径分布中10％的值。
具体而言，作为上述第一开口部直径和上述第二开口部直径中大的开口部的对象开口部的平均直径可以为80μm至105μm。
具体而言，作为上述第一开口部直径和上述第二开口部直径中大的开口部的对象开口部可以满足下述式2-1的条件。
[式2-1]
0.92×D90≤D50≤1.08×D10
在上述式2-1中，D50为相当于在对象开口部的直径分布中50％的值，D90为相当于在对象开口部的直径分布中90％的值，D10为相当于在对象开口部的直径分布中10％的值。
在上述芯通孔中，作为与上述第一表面相接的开口部的直径的第一开口部直径和作为与第二表面相接的开口部的直径的第二开口部直径中大的直径的对象开口部的平均直径可以具有比相当于对象开口部的直径分布中50％的值即D50更大的值。
至于在上面说明的直径分布，将所制备的样品分成9个区划(3×3)，并在左上、左下、中心、右上及右下的5个区域中取样，进行切断处理，用显微镜观察截面来测定直径，以该直径为基准评价上述直径分布。
上述第一开口部直径CV1和上述第二开口部直径CV2中大的开口部测定的导电层的厚度可以等于或大于在芯通孔中具有最小内径的部分CV3上形成的导电层的厚度。
以上述玻璃基板21的单位面积(1cm×1cm)为基准，可以存在100至3000个上述芯通孔23，或可以存在100至2500个上述芯通孔23，或可以存在225至1024个上述芯通孔23。当满足上述间距条件时，可以改善导电层等的形成和封装基板的性能。
上述芯通孔23可以在上述玻璃基板21上以1.2mm以下的间距设置，或可以以0.12mm至1.2mm的间距设置，或可以以0.3mm至0.9mm的间距设置。在此情况下，在将玻璃基板的机械性能维持在一定水平以上的同时，有利于形成导电层等。
上述芯分配层24包括芯分配图案241和芯绝缘层223，上述芯分配图案241为贯通通孔而电连接上述玻璃基板的第一表面和第二表面的导电层，上述芯绝缘层223包围上述芯分配图案。
在上述芯层22的内部通过芯通孔形成有导电层，以用作横跨玻璃基板21的电气路径，从而以相对短的距离连接玻璃基板的上部和下部，可以具有更快的电信号传输和低损耗的特性。
上述芯分配图案241为通过芯通孔23使上述玻璃基板的第一表面213和第二表面214电连接的图案，具体而言，包括：第一表面分配图案241a，上述第一表面分配图案241a为位于上述第一表面213的至少一部分上的导电层；第二表面分配图案241c，上述第二表面分配图案241c为位于上述第二表面214的至少一部分上的导电层；及芯通孔分配图案241b，上述芯通孔分配图案241b为通过上述芯通孔23使上述第一表面分配图案和上述第二表面分配图案相互电连接的导电层。例如，上述导电层可以为铜镀层，但本发明不限于此。
上述芯通孔23包括：第一开口部233，与上述第一表面相接；第二开口部234，与第二表面相接；及最小内径部235，该最小内径部235为连接上述第一开口部和上述第二开口部的整个芯通孔中内径最窄的区域。
上述玻璃基板21起到分别将半导体元件30和母板10连接到上部和下部的中间作用，即中介作用，上述芯通孔23用作传输电信号的路径，以顺利传输信号。
在观察上述芯通孔23的截面时，该截面形状可以为以玻璃基板的厚度为基准，一个开口部的直径更大，而另一个开口部的直径更小的形状(参照图4的(a)部分和照片)，或可以为芯通孔的内径在中央部分稍窄的整体上呈桶形的芯通孔(参照图4的(b)部分和照片)。
上述芯通孔23包括作为上述第一开口部的直径的第一表面开口部直径CV1、作为上述第二开口部的直径的第二表面开口部直径CV2及作为上述最小内径部的直径的最小内径部直径CV3。
在上述芯通孔23中，上述第一表面开口部直径CV1和上述第二表面开口部直径CV2可以实质上相同或不同。
上述芯通孔22在连接上述第一开口部和上述第二开口部的内径面上任一位置可以具有比其他位置更小的内径，该部分被称为最小内径(部)。
当上述芯通孔22的通孔的至少一部分存在变窄的区域时，相对于第一表面开口部直径CV1和第二表面开口部直径CV2中大的直径，最小内径部的大小CV3可以为50％至99％，或可以为70％至95％。当具有在上述范围内的大小时，可以更顺利地形成导电层等。
当将上述芯通孔的总长度G21定义为100％时，上述最小内径部所在的地点可以位于上述第一开口部的40％至60％的地点G23，或可以位于上述第一开口部的45％至55％的地点。如上，在以芯通孔的总长度为基准上述最小内径部位于如上所述的位置时，可以更容易实现封装基板的导电层设计和导电层形成过程。
作为上述第一开口部的直径的第一表面开口部直径CV1和作为上述第二开口部的直径的第二表面开口部直径CV2中大的直径与上述最小内径部的大小CV3之比率可以为1:0.65至0.99，或可以为1:0.72至0.95。在内径的大小在上述范围内时，可以更顺利地形成导电层等。
在上述芯通孔22中，从上述芯通孔的截面观察时，从与上述第一表面相接的开口部和与上述第二表面相接的开口部中具有更大的直径的开口部到在上述芯通孔中具有最小内径的部分，相对于垂直于上述第一表面的厚度方向的角度，可以为8度以下。
连接上述最小内径部和上述第一开口部的内径面的角度Ca1和连接上述最小内径部和上述第二开口部的内径面的角度Ca2可以具有1:0.7至1.3的比率。在此情况下，从上述第一开口部开始的芯通孔的内径面和从上述第二开口部开始的芯通孔的内径面的角度的差异甚微，因此可以更顺利地进行随后的镀覆工序等。
作为上述角度，以相对于与上述第一表面或上述第二表面垂直的假想基准线的角度评价，且以与方向无关的绝对值评价(以下相同)。
在连接上述最小内径部和上述第一开口部的内径面的角度Ca1和连接上述最小内径部和上述第二开口部的内径面的角度Ca2中大的角度可以为8度以下，或可以为0.1度至8度，或可以为0.5度至6.5度。当具有上述角度时，可以更顺利地进行镀覆等随后的工序，并且更容易构成具有所需图案的导电层。
在上述第一表面开口部直径CV1和上述第二表面开口部直径CV2中大的开口部测定的导电层的厚度可以等于或大于在芯通孔中具有最小内径的部分CV3上形成的导电层的厚度。
上述芯分配层24为形成在玻璃基板上的导电层，其根据ASTMD3359的附着力测试(Cross Cut Adhesion Test，划格法附着力测试)值可以满足4B以上，具体而言，可以满足5B以上。并且，作为芯分配层24的导电层可以与上述玻璃基板具有3N/cm以上的粘合力，可以具有4.5N/cm以上的粘合力。当满足上述粘合力程度时，具有足够用作封装基板的基板-导电层之间的粘合力。
上部层26位于上述第一表面213上。
上述上部层26包括上部分配层25和位于上述上部分配层上的上面连接层27，上述上部层26的最上面可以被形成有使半导体元件部的连接电极直接接触的开口部的覆盖层60保护。
上述上部分配层25包括：上部绝缘层253，位于上述第一表面上；及上部分配图案251，是具有预定的图案且其至少一部分与上述芯分配层24电连接的导电层，上述上部分配图案251内嵌于上述上部绝缘层中。
作为上述上部绝缘层253，只要其作为绝缘体层适用于半导体元件或封装基板即可，例如，可以适用包括填料的环氧树脂等，但本发明不限于此。
上述绝缘体层可以通过形成涂层并固化的方式形成，也可以通过将以未固化或半固化状态成膜的绝缘体薄膜层压在上述芯层上并固化的方式形成。此时，若采用减压层压方法等，则上述绝缘体被嵌入到芯通孔内部的空间中，从而能够有效率地进行工序。另外，即使堆叠多个绝缘体层来适用，也可能实质上在绝缘体层之间难以区分，并且多个绝缘体层被统称为上部绝缘层。并且，芯绝缘层223和上部绝缘层253可以采用相同的绝缘材料，在这种情况下，可能实质上无法区分其界限。
上述上部分配图案251是指以预定形状位于上述上部绝缘层253内的导电层，例如，可以以堆积层(Build-Up Layer)法形成。具体而言，在形成绝缘体层，去除绝缘体层中不必要的部分之后，通过如镀铜等方法形成导电层，去除导电层中不必要的部分，然后在导电层上再次形成绝缘体层，再次去除不必要的部分后，通过如镀覆等方法形成导电层，反复如上的方式，从而可以形成以所需的图案在垂直或水平方向上形成有电池导电层的上部分配图案251。
上述上部分配图案251位于芯层22和半导体元件部30之间，因此，形成为在其至少一部分包括微细图案，以便在与半导体元件部30之间顺利传输电信号并充分容纳所意图的复杂图案。此时，微细图案是指宽度和间隔分别小于4μm的图案，或是指宽度和间隔分别小于3.5μm的图案，或是指宽度和间隔分别小于3μm的图案，或是指宽度和间隔分别小于2.5μm的图案，或是指宽度和间隔分别为1μm至2.3μm的图案。上述间隔可以为相邻的微细图案之间的间隔(下面，关于微细图案的说明相同)。
为了形成为在上部分配图案251包括微细图案，在本实施方式中适用至少两种以上的方法。
作为其中之一种方法，将玻璃基板21用作封装基板的玻璃基板21。上述玻璃基板21可以具有表面粗糙度Ra为10埃以下的相当平坦的表面特性，因此，可以使支撑体基板的表面形态对微细图案的形成的影响最小。
另一种方法在于上述绝缘体的特性。上述绝缘体通常与树脂一起适用填料成分，上述填料可以为二氧化硅颗粒等无机颗粒。当将无机颗粒作为填料适用于绝缘体时，该无机颗粒的尺寸可能会影响可否形成微细图案，在本实施方式中适用的绝缘体为具有150nm以下的平均直径的颗粒状填料，具体而言，包括具有1nm至100nm的平均直径的颗粒状填料。上述特征使绝缘体所需的物理性能保持在规定水平以上，使绝缘体本身对形成宽度为几微米的导电层的影响最小，还有助于以微细表面形态在其表面上形成具有优异附着力的微细图案。
上述上面连接层27包括：上面连接图案272，其至少一部分与上述上部分配图案251电连接，位于上述上部绝缘层253；及上面连接电极271，使上述半导体元件部30和上述上面连接图案272电连接。上述上面连接图案272可以位于上部绝缘层253的一面上，或也可以以其至少一部分暴露于上部绝缘层上的方式嵌入(embedded)。例如，在上述上面连接图案位于上述上部绝缘层的一面上的情况下，可以通过如镀覆等方法形成上述上部绝缘层，在以上述上面连接图案的一部分暴露于上部绝缘层的方式嵌入的情况下，在形成镀铜层等之后，可以通过如表面抛光、表面蚀刻等方法去除绝缘层或导电层的一部分。
与如上所述的上部分配图案251相同地，上述上面连接图案272的至少一部分可以包括微细图案。如上包括微细图案的上面连接图案272即使在狭窄的面积内也使更多个元件电连接，从而使在元件之间或与外部之间的电信号连接更加顺利，并且能够实现更集成化的封装。
上述上面连接电极271可以通过端子等直接连接到上述半导体元件部30，或可以经由如焊球等的元件连接部51进行连接。
上述封装基板20还与母板10连接。上述母板10的端子可以与位于上述芯层22的上述第二表面214的至少一部分上的芯分配层即第二表面分配图案241c直接连接，或上述母板10可以经由如焊球等的板连接部进行电连接。并且，上述第二表面分配图案241c可以经由位于上述芯层22的下部的下部层29而连接到上述母板10。
上述下部层29包括下部分配层291和下面连接层292。
下部分配层291包括：i)下部绝缘层291b，其至少一部分与上述第二表面214相接；及ii)下部分配图案291a，内嵌(埋没)于上述下部绝缘层，具有预定的图案，上述下部分配图案291a的至少一部分与上述芯分配层电连接。
下面连接层292，i)可以包括与上述下面连接图案电连接的下面连接电极292a，ii)还可包括下面连接图案292b，该下面连接图案292b的至少一部分与上述下部分配图案电连接，该下面连接图案292b的至少一部分暴露于上述下部绝缘层的一面上。
上述下面连接图案292b是连接到母板10的部分，与上述上面连接图案272不同地，上述下面连接图案292b可以以宽度大于微细图案的宽度的非微细图案形成，以便更有效地传输电信号。
本发明的特征之一在于，除了上述玻璃基板21之外，在位于上述半导体元件部30与上述母板10之间的封装基板20实质上不适用额外的其他基板。
以往，在连接元件和母板的中间，一同层叠中介层和有机基板(organicsubstrate)来适用。这是因为处于至少两种理由适用如上的多级形式，其中之一个理由是，在将元件的微细图案直接粘合到母板时会出现尺寸问题，另一个理由是，在粘合过程中或半导体装置的驱动过程中由于热膨胀系数的差异而会出现布线损坏的问题。在本实施方式中，适用热膨胀系数与半导体元件相似的热膨胀系数的玻璃基板，在玻璃基板的第一表面和其上部层形成以足够安装元件的程度具有微细尺寸的微细图案，从而解决上述问题。
在本实施方式中，在上述芯分配层24的导电层中薄的导电层的厚度可以等于或大于上述上部层26的导电层中薄的导电层的厚度Tus。当如上芯分配层24的导电层中薄的导电层的厚度等于或大于上述上部层26的导电层中薄的导电层的厚度Tus时，可以在元件和母板之间更有效率地传输电信号。
在本实施方式中，第二表面分配图案241c中薄的厚度Tsc可以大于上述上面连接图案272中较薄的厚度Tus。
在本实施方式中，下面连接电极292a中厚的厚度Tds可以大于第二表面分配图案241c中较薄的厚度Tsc。
上述半导体装置100具有厚度非常薄的封装基板20，从而可以减小上述半导体装置的整体厚度，并且通过适用微细图案，即使在更窄的面积中也可以布置期望的电连接图案。具体而言，上述封装基板的厚度可以为约2000μm以下，或可以为约1500μm以下，或可以为约900μm。并且，上述封装基板的厚度可以为约120μm以上，或可以为约150μm以上。通过如上所述的特征，上述封装基板以相对薄的厚度也能够在电气上和在结构上稳定地连接元件和母板，并且可以进一步有助于半导体装置的小型化和薄膜化。
图8至图10为以截面说明根据实施例的封装基板的制备过程的流程图。下面，参照图7至图9，将说明根据另一实施方式的封装基板的制备方法。
封装基板的制备方法
本实施方式的封装基板的制备方法包括如下步骤，从而制备如上所述的封装基板：准备步骤，在玻璃基板的第一表面和第二表面的预定的位置形成缺陷；蚀刻步骤，通过向形成有上述缺陷的玻璃基板涂布蚀刻液，以制备形成有芯通孔的玻璃基板；芯层制备步骤，通过对形成有上述芯通孔的玻璃基板的表面进行镀覆而形成作为导电层的芯分配层，从而制备芯层；及上部层制备步骤，在上述芯层的一面上形成作为被绝缘层包围的导电层的上部分配层。
上述芯层制备步骤可以包括：预处理过程，在形成有上述芯通孔的玻璃基板的表面上形成包括具有胺基的纳米颗粒的有机无机复合底漆层，以制备经过预处理的玻璃基板；及镀覆过程，在上述经过预处理的玻璃基板上镀敷金属层。
上述芯层制备步骤可以包括：预处理过程，在形成有上述芯通孔的玻璃基板的表面上通过溅射形成含金属的底漆层，以制备经过预处理的玻璃基板；及镀覆过程，在上述经过预处理的玻璃基板上镀敷金属层。
在上述芯层制备步骤和上述上部层制备步骤之间还可包括绝缘层形成步骤。
上述绝缘层形成步骤可以是在将绝缘体薄膜设置于上述芯层上之后进行减压层压来形成芯绝缘层的步骤。
将对封装基板的制备方法进行更详细的说明。
1)准备步骤(玻璃缺陷形成过程)：准备具有平坦的第一表面和第二表面的玻璃基板21a，为了形成芯通孔，在玻璃表面上的预定位置形成缺陷21b(凹槽)。上述玻璃可以为适用于电子设备的基板等的玻璃基板，例如，可以为无碱玻璃基板等，但是本发明不限于此。作为市场销售品，可以适用康宁公司、肖特公司及AGC公司等制造商制造的产品。在形成上述缺陷(凹槽)时可以采用如机械蚀刻、激光照射等方法。
2)蚀刻步骤(芯通孔形成步骤)：形成有缺陷21b(凹槽)的玻璃基板21a通过物理或化学蚀刻过程形成芯通孔23。在蚀刻过程中，在玻璃基板的缺陷部分形成通孔的同时，也可以同时蚀刻玻璃基板21a的表面。为了防止玻璃表面的蚀刻，可以适用掩模薄膜等，但是考虑到适用掩模薄膜并去除的麻烦等，可以蚀刻带缺陷的玻璃基板本身，在此情况下，具有芯通孔的玻璃基板的厚度可以比最初玻璃基板的厚度稍薄。
3-1)芯层制备步骤：在玻璃基板上形成导电层21d。具代表性地，上述导电层可以是包括铜金属的金属层，但本发明不限于此。
玻璃的表面(包括玻璃基板的表面和芯通孔的表面)和铜金属的表面具有不同的性质，因此附着力差。在本实施方式中，通过干式法和湿式法这两种方法来提高玻璃表面与金属之间的附着力。
干式法是适用溅射的方法，即通过金属溅射在玻璃表面和芯通孔的内径上形成籽晶层21c的方法。在形成上述籽晶层时，可以将如钛、铬、镍等异种金属与铜等一起溅射，在这种情况下，被认为玻璃-金属之间的附着力的提高是通过玻璃的表面形态和金属颗粒相互作用的锚固效应等实现的。
湿式法是进行底漆处理的方法，是通过用具有胺等官能团的化合物质进行预处理来形成底漆层21c的方法。根据所需的附着力程度，在用硅烷偶联剂预处理之后，可以用具有胺官能团的化合物或颗粒进行底漆处理。同样如上所述，本实施方式的支撑体基板需要具有足以形成微细图案的程度的高性能，即使在底漆处理之后也必须保持这种状态。因此，当这种底漆包含纳米颗粒时，优选适用平均直径为150nm以下的纳米颗粒，例如，具有胺基的颗粒优选为纳米颗粒。例如，上述底漆层可以通过适用由MEC公司的CZ系列制造的粘合改进剂来形成。
在上述籽晶层/底漆层21c中，导电层可以以去除不必要的部分的状态或不去除不必要的部分的状态选择性地形成金属层。另外，上述籽晶层/底漆层21c将需要形成导电层的部分或不需要形成导电层的部分选择性地处理成对于金属镀覆活化的状态或非活化的状态来进行随后的工序。例如，上述活化或非活化处理可以为具有规定波长的激光等的光照射处理、化学处理等。在形成金属层时可以采用适用于制造半导体元件的铜镀覆方法等，但本发明不限于此。
在镀覆上述金属时，可以通过调节镀覆溶液的浓度、镀覆时间、适用添加剂的类型等各种变量来调节所形成的导电层的厚度。
在不需要上述芯分配层的一部分时，可以去除，在部分去除或非活化处理籽晶层之后进行金属镀覆来以预定的图案形成导电层，从而可以形成芯分配层的蚀刻层21e。
3-2)绝缘层形成步骤：在形成作为上述导电层的芯分配层之后，芯通孔可以经过用绝缘层填充空白空间的绝缘层形成步骤。此时，所适用的绝缘层可以是以薄膜形式制备的绝缘层，例如，可以通过减压层压薄膜形式的绝缘层的方法等来适用。若以这种方式进行减压层压，则绝缘层被充分地渗透到上述芯通孔内部的空隙中，以形成没有空隙形成的芯绝缘层。
4)上部层制备步骤：该步骤是在芯层上形成包括上部绝缘层和上部分配图案的上部分配层的步骤。可以通过涂覆用于形成绝缘层23a的树脂组合物或堆叠绝缘薄膜的方式形成上部绝缘层，简单地，优选采用堆叠绝缘薄膜的方式。可以通过层压和固化绝缘薄膜的过程来执行绝缘薄膜的堆叠，此时，若采用减压层压方法，则绝缘树脂可以充分渗透到芯通孔内部没有形成导电层的层等为止。上述上部绝缘层的至少一部分也与玻璃基板直接接触，因此适用具有充分附着力的层。具体而言，上述玻璃基板和上述上部绝缘层优选具有根据ASTM D3359的附着力测试值满足4B以上的特性。
上部分配图案可以通过反复进行形成上述绝缘层23a和以预定的图案形成导电层23c，蚀刻不必要的部分，以形成导电层的蚀刻层23d的过程来形成，隔着绝缘层相邻形成的导电层可通过在绝缘层形成盲孔23b之后进行镀覆工序的方式形成。可以通过如激光刻蚀、等离子刻蚀等干刻蚀方法和使用掩膜层和刻蚀溶液的湿刻蚀方法等形成盲孔。
5)上面连接层和覆盖层形成步骤：上面连接图案和上面连接电极也可以通过与形成上部分配层的过程类似的过程形成。具体而言，可以通过在绝缘层23e形成绝缘层的蚀刻层23f，再在其上形成导电层23g，然后形成导电层的蚀刻层23h的方法等形成，但也可以通过仅选择性地形成导电层而不采用蚀刻方式的方法形成。覆盖层可将开口部(图中未示出)形成在与上面连接电极相对应的位置，以使上面连接电极暴露并与元件连接部或元件的端子等直接连接。
6)下面连接层和覆盖层形成步骤：可以通过与如上所述的上面连接层和覆盖层形成步骤类似的方法形成下部分配层和/或下面连接层，且可以选择性地形成覆盖层(图中未示出)。
图11中，(a)部分为说明从顶部观察根据另一实施方式的具有芯通孔的玻璃基板时的形状的示意图，(b)部分为说明芯通孔的截面的示意图。下面参照图1和图11将说明包括玻璃基板的封装基板及其制备方法。
半导体封装用基板215及其制备方法
根据另一实施方式的半导体封装用基板215包括芯层，
该芯层包括：i)玻璃基板21，具有相向的第一表面213和第二表面214；ii)多个芯通孔23，在厚度方向上贯穿上述玻璃基板；及iii)芯籽晶层225，位于上述芯通孔的表面上，成为形成导电层的籽晶。
上述半导体封装用基板215可以为在上面说明的上述半导体装置100的封装基板20的构成要素。
上述玻璃基板21优选为适用于半导体的玻璃基板，例如，可以为硼硅酸盐玻璃基板、无碱玻璃基板等，但本发明不限于此。
上述玻璃基板21的厚度可以为1,000μm以下，或可以为100μm至1,000μm，或可以为100μm至700μm。更具体而言，上述玻璃基板21的厚度可以为100μm至500μm。当形成更薄的封装基板时，在可以使电信号传输更加有效率的方面有利，但是由于封装基板还必须起到支撑体的作用，因此优选适用具有上述厚度的玻璃基板。其中，玻璃基板的厚度是指除了位于玻璃基板上的导电层的厚度的玻璃基板本身的厚度。
上述芯通孔23可以通过去除上述玻璃基板21的预定区域来形成，具体而言，可以通过利用物理和/或化学方法蚀刻板状玻璃来形成。
具体而言，在形成上述芯通孔23时，可以采用在通过如激光之类的方法在玻璃基板的表面上形成缺陷(瑕疵)之后进行化学蚀刻的方法、激光蚀刻方法等，但是本发明不限于此。
上述芯通孔23包括：第一开口部233，与上述第一表面相接；第二开口部234，与第二表面相接；及最小内径部235，该最小内径部235为连接上述第一开口部和上述第二开口部的整个芯通孔中内径最窄的区域。
上述第一开口部的直径CV1和上述第二开口部的直径CV2可以实质上不同，或上述第一开口部CV1和上述第二开口部CV2的直径可以实质上相同。
上述最小内径部可以位于第一开口部或第二开口部，此时，芯通孔可以是圆柱形或(裁剪的)三角锥形芯通孔。在这种情况下，上述最小内径部的直径CV3对应于第一开口部和第二开口部中小的直径。
上述最小内径部可以位于上述第一开口部和上述第二开口部之间，此时，芯通孔可以是桶形芯通孔。在此情况下，最小内径部的直径CV3可以小于上述第一开口部的直径和上述第二开口的直径中大的直径。
上述芯通孔23包括与上述第一表面相接的开口部、与上述第二表面相接的开口部及在上述芯通孔中具有最小内径的部分，当将上述芯通孔的总长度定义为100％时，上述最小内径部所在的地点可以位于小于上述第一开口部的40％或大于60％的地点。具有上述形状的芯通孔可以有利于具有下面说明的厚度比率值。
在上述芯通孔23中表示上述开口部(第一表面开口部和第二表面开口部中大的开口部)的内径直径和上述玻璃基板的厚度之比的开口部-厚度比率可以为1:2至4。在上述芯通孔23中表示上述最小内径部的内径直径和上述玻璃基板的厚度之比的最小内径部-厚度比率可以为1:2.5至6。具有上述比率的芯通孔有利于形成具有下面将描述的特征的芯籽晶层。
当通过溅射方法形成上述芯籽晶层225时，由于窄而长的芯通孔的形状的特性，可能在有些部分无法充分形成芯籽晶层，或形成具有不同厚度的芯籽晶层。该芯籽晶层成为通过镀覆等方法形成铜层等的导电层的基础，且上述导电层的厚度分布会影响到电信号的传输速度和效率，因此需要对其进行控制。
在本实施方式中，作为在上述芯通孔23的内径面上相向的位置测定的上述芯籽晶层225的厚度的第一厚度和第二厚度，通过其比率确认是否整体上形成均匀厚度的芯籽晶层。
具体而言，从截面观察内径面上存在芯籽晶层225的芯通孔23，在规定的位置测定芯籽晶层225的厚度。由于上述芯籽晶层本身也会具有弯曲的表面，因此在一个点上稍微改变位置的同时测定3次至5次以上，从由此测得的标本值取得平均值来作为厚度值进行评价。
在上述芯籽晶层225中，由下述式1表示的厚度偏差率可以为90％以下，或可以为83％以下，或可以为67％以下。当具有上述厚度偏差率时，可以提供相对均匀厚度的芯籽晶层。
[式1]
厚度偏差率＝((芯籽晶层的最大厚度-芯籽晶层的最小厚度)/芯籽晶层的平均厚度)×100％
在上述式1中，上述最大厚度为测定的芯籽晶层厚度标本中具有最大值的厚度，上述最小厚度为上述厚度标本中具有最小值的厚度，上述平均厚度为上述厚度标本的平均值。
上述芯籽晶层225的平均厚度可以为30nm至200nm，或可以为50nm至170nm。具有上述厚度范围的芯籽晶层可以形成本发明所需的相对均匀的导电性。
上述芯籽晶层225可以具有下述特征。
从截面观察到的芯籽晶层中，在相同的高度存在相向的位置，如图12中的1-1和2-1以及1-2和2-2所示匹配。由于芯籽晶层本身也可能具有弯曲的表面，因此在一个点上稍微改变位置的同时测定3次至5次以上，从由此测得的值取得平均值来作为厚度值进行评价。
另外，位于相向的位置的芯籽晶层的厚度如1-1和1-2所示以第一厚度和第二厚度匹配，且通过计算上述第一厚度和第二厚度的厚度比，将其称为厚度比率。
上述厚度比率可以为1:0.4至4.5，或可以为1:0.5至3.0，或可以为1:0.7至2.0。当具有上述厚度比率时，上述芯籽晶层225在相向的位置具有比较均匀的厚度。
在上述芯通孔23的内径面上具有不同高度的三个或五个位置测定的上述厚度比率的标准偏差可以为1.5以下，或可以为1以下，或可以为0.8以下。这意味着具有不同高度的三个或五个位置具有相对一定的厚度。此时，具有不同高度的三个或五个位置意味着考虑到芯通孔的总长度以相对一定的间隔指定的位置，其位置间隔不必完全相同。
具体而言，以第二表面为基准，上述芯通孔的内径面根据其高度具有不同的厚度，由于窄而长的芯通孔的特性，容易出现这种厚度差异。然而，具有上述特性的芯籽晶层225通过控制厚度的不平衡而提供以适当的水平以上具有一定特性的芯籽晶层。
具体而言，上述芯籽晶层225包括顺次相互连接的位于第一表面上的第一表面芯籽晶层225a、位于芯通孔的内径面上的芯通孔籽晶层225b及位于第二表面上的第二表面芯籽晶层225c。
如上所述的芯籽晶层225的具体特征被适用于上述芯通孔籽晶层225b。
如图13所示，实测的芯籽晶层的厚度、厚度比及标准偏差如下所示。图13所示的照片为样品1的数据。
[表0]
样品1 1-1 2-1 厚度比率* 1-2 2-2 厚度比率
厚度* 175.85 126.5 1.39 105.63 96 1.10
样品2 1-1 2-1 厚度比率 1-2 2-2 厚度比率
厚度 51.5 88.14 0.58 67 37.5 1.79
样品3 1-1 2-1 厚度比率 1-2 2-2 厚度比率
厚度 59.32 42.54 1.39 141.04 36.54 3.86
样品4 1-1 2-1 厚度比率 1-2 2-2 厚度比率
厚度 61.3 158.58 0.39 36.46 72.54 0.50
样品1 1-3 2-3 厚度比率 1-4 2-4 厚度比率
厚度 49.5 54.5 0.91 74 58 1.28
样品2 1-3 2-3 厚度比率 1-4 2-4 厚度比率
厚度 65.5 98.5 0.66 61 76 0.80
样品3 1-3 2-3 厚度比率 1-4 2-4 厚度比率
厚度 193.04 57.04 3.38 102.64 77.5 1.32
样品4 1-3 2-3 厚度比率 1-4 2-4 厚度比率
厚度 70.04 40 1.751 50.04 71.18 0.70
样品1 1-5 2-5 厚度比率 平均 标准偏差 -
厚度 274.2 87 3.15 1.566 0.74 -
样品2 1-5 2-5 厚度比率 平均 标准偏差 -
厚度 123.93 68 1.82 1.13 0.51 -
样品3 1-5 2-5 厚度比率 平均 标准偏差 -
厚度 226.02 37 6.11 3.212 1.62 -
样品4 1-5 2-5 厚度比率 平均 标准偏差 -
厚度 98.66 51.12 1.93 1.054 0.60 -
*以5点为平均评价厚度
*以(1-1/2-1)计算厚度比率
下面，将说明上述芯籽晶层的制备方法。
上述芯籽晶层的制备方法包括准备步骤以及溅射步骤。
上述准备步骤为准备包括玻璃基板和多个芯通孔的处理前基板的步骤，上述玻璃基板具有相向的第一表面和第二表面，上述多个芯通孔在厚度方向上贯通上述玻璃基板。关于上述玻璃基板和芯通孔的具体说明与上面的说明重复，因此将省略其记载。并且，关于在玻璃基板形成芯通孔的方法等的具体内容与上面描述的关于封装基板等的说明重复，因此将省略其记载。
上述溅射步骤为相对于与上述第一表面垂直的基准线以10度至90度的喷枪角度As进行溅射，以在上述芯通孔的内径面形成芯籽晶层的步骤。上述喷枪角度可以为10度至65度。上述喷枪角度可以为15度至55度，或可以为15度至45度。上述喷枪角度可以为10度至35度。当通过适用上述喷枪角度来进行溅射时，可以更有效地将具有一定水平以上的厚度均匀度的芯籽晶层形成到上述芯通孔内部。
在下文中，通过具体实施例更详细说明本发明。下述实施例仅是用于帮助理解本发明的实例，而本发明的范围不限于此。
<实施例1-半导体封装用基板的制备>
1)准备步骤(玻璃缺陷形成过程)：准备具有平坦的第一表面和第二表面的玻璃基板21a，为了形成芯通孔，在玻璃表面上的预定位置形成缺陷21b(凹槽)。上述玻璃为硼硅酸盐玻璃(康宁公司)。在形成上述缺陷(凹槽)时采用机械蚀刻和激光照射方法。
2)蚀刻步骤(芯通孔形成步骤)：对形成有缺陷21b(凹槽)的玻璃基板21a经过物理或化学蚀刻过程来形成芯通孔23。此时，上述芯通孔形成为包括：第一开口部，与上述第一表面相接；第二开口部，与上述第二表面相接；及最小内径部，上述最小内径部为在连接上述第一开口部和第二开口部的整个芯通孔中内径最窄的区域，当将上述芯通孔的总长度定义为100％时，上述最小内径部所在的地点位于上述第一开口部的40％至60％的地点。并且，从上述芯通孔的截面观察时，从第一开口部和第二开口部中大的开口部到上述最小内径的内径面，相对于垂直于上述第二表面的厚度方向的角度，为8度以下。
3-1)芯层制备步骤：在玻璃基板上形成导电层21d。上述导电层为包含铜金属的金属层。通过干式法提高上述玻璃基板表面与金属层之间的附着力。上述干式法是适用溅射的方法，即通过金属溅射在玻璃表面和芯通孔的内径形成籽晶层21c的方法。在形成上述籽晶层时，将钛、铬和镍中一种以上的异种金属与铜等一起溅射。此时，作为上述溅射，相对于垂直于上述第一表面的基准线以45度喷枪角度As进行溅射。
之后，在形成金属层时采用适用于制造半导体元件的铜镀覆方法。
<实施例2-半导体封装用基板的制备>
除了在上述实施例1中2)的最小内径部的位置位于小于上述第一开口部的40％的地点，且3-1)的溅射时的角度变更为55度之外，其余以与上述实施例1相同的过程制备封装用基板。
<实施例3-半导体封装用基板的制备>
除了在上述实施例1中3-1)的溅射时的角度变更为65度之外，其余以与上述实施例1相同的过程制备封装用基板。
<实施例4-半导体封装用基板的制备>
除了在上述实施例1中2)的最小内径部的位置位于小于上述第一开口部的40％的地点，且3-1)的溅射时的角度变更为90度之外，其余以与上述实施例1相同的过程制备封装用基板。
<比较例1-半导体封装用基板的制备>
除了在上述实施例1中2)的内径面的角度变更为大于8度之外，其余以与上述实施例1相同的过程制备封装用基板。
<比较例2-半导体封装用基板的制备>
除了在上述实施例1中2)的内径面的角度大于8度，最小内径部的位置位于小于上述第一开口部的40％的地点，3-1)的溅射时的角度变更为65度之外，其余以与上述实施例1相同的过程制备封装用基板。
<比较例3-半导体封装用基板的制备>
除了在上述实施例1中2)的内径面的角度大于8度，最小内径部的位置位于小于上述第一开口部的40％的地点，3-1)的溅射时的角度变更为90度之外，其余以与上述实施例1相同的过程制备封装用基板。
<实验例–第一厚度和第二厚度比率、厚度偏差测定>
针对在上述实施例和比较例中制备的封装用基板，在一点和其周边部测定5次封装用基板的芯籽晶层的厚度，且对与上述一点相向的点和其周边部进行测定5次，第一厚度和第二厚度比率及厚度偏差的结果示于表1中。
[表1]
Figure BDA0003120019420000271
Ca：从芯通孔的截面观察时，从在第一开口部和第二开口部中大的开口部到最小内径的内径面的角度(以垂直于第一表面的厚度方向为基准)
1-n:2-n：在芯通孔的内径面上相向的两个位置测定的芯籽晶层的第一厚度和第二厚度的比率
厚度偏差率：((芯籽晶层的最大厚度-芯籽晶层的最小厚度)/芯籽晶层的平均厚度)×100％
最小内径部位置：当将芯通孔的总长度定义为100％时，以第一开口部为基准的相对位置参照上述表1，在上述Ca值为8度以下的实施例1至4中，上述厚度偏差率为90以下，上述1-n:2-n比为1:0.4至4.5，即示出相对均匀的芯籽晶层的厚度，具有上述特征的封装基板被判断为向分别布置在其上方或下方的元件充分顺利传递电信号。
本实施方式的封装基板不形成玻璃基板具有的寄生元件，并且具有可以用作较薄且具有足够强度的基板支撑体等优异特性，且通过在玻璃基板以适当比率的厚度形成导电层来诱导信号传输等，利用其优异特性。
玻璃基板被评价为与如铜层等的导电层的粘合性能较差，因此，为了通过镀覆等方法形成足够厚度的导电层，需要在玻璃表面和导电层之间形成籽晶层或底漆层等。然而，当上述籽晶层或底漆层形成得太厚或形成得不均匀时，可能难以在预定芯通孔的直径内充分形成导电层，从而可能不利地影响封装基板的上部和下部的电信号传输。
考虑到这些特性，并且为了有效地传输电信号，优选在满足特定比率的籽晶层或底漆层的厚度的同时，使籽晶层或底漆层的厚度尽可能均匀且薄，优选地，上述溅射角度为15度至90度，且上述Ca为8度以下。
如上所述，虽然对本实施方式的优选实施例进行了详细说明，但应当理解为，本实施方式的范围不限于上述实施例，而是使用在权利要求书中定义的本实施方式的基本概念的本领域技术人员的各种变更或变形均属于本实施方式的范围。
附图标记说明
100：半导体装置 10：母板
30：半导体元件部 32：第一半导体元件
34：第二半导体元件 36：第三半导体元件
20：封装基板 22：芯层
223：芯绝缘层 21、21a：玻璃基板
213：第一表面 214：第二表面
23：芯通孔 233：第一开口部
234：第二开口部 235：最小内径部
24：芯分配层 241：芯分配图案
241a：第一表面分配图案 241b：芯通孔分配图案
241c：第二表面分配图案 26：上部层
25：上部分配层 251：上部分配图案
252：盲孔 253：上部绝缘层
27：上面连接层 271：上面连接电极
272：上面连接图案 29：下部层
291：下部分配层 291a：下部分配图案
291b：下部绝缘层 292：下面连接层
292a：下面连接电极 292b：下面连接图案
50：连接部 51：元件连接部
52：板连接部 60：覆盖层
21b：玻璃缺陷 21c：籽晶层、底漆层
21d：芯分配层 21e：芯分配层的蚀刻层
23a：绝缘层 23b：绝缘层的蚀刻层
23c：导电层 23d：导电层的蚀刻层
23e：绝缘层 23f：绝缘层的蚀刻层
23g：导电层 23h：导电层的蚀刻层

Claims (10)

1.一种半导体封装用基板，其特征在于，包括芯层，
上述芯层包括：
i)玻璃基板，具有相向的第一表面和第二表面，
ii)多个芯通孔，在厚度方向上贯穿上述玻璃基板，及
iii)芯籽晶层，位于上述芯通孔的表面上，成为形成导电层的籽晶；
作为在上述芯通孔的内径面上相向的两个位置测定的上述芯籽晶层的厚度的第一厚度和第二厚度的比率，即厚度比率为1:0.4至4.5。
2.根据权利要求1所述的半导体封装用基板，其特征在于，
上述芯籽晶层的由下述式1表示的厚度偏差率为90％以下。
[式1]
厚度偏差率＝((芯籽晶层的最大厚度-芯籽晶层的最小厚度)/芯籽晶层的平均厚度)×100％
3.根据权利要求1所述的半导体封装用基板，其特征在于，
上述芯籽晶层的平均厚度为30nm至200nm。
4.根据权利要求1所述的封装基板，其特征在于，包括位于上述芯层上的上部层，
上述芯层包括位于上述玻璃基板或芯通孔的表面上的芯分配层，
上述芯分配层包括导电层，该导电层的至少一部分通过上述芯通孔使上述第一表面上的导电层和上述第二表面上的导电层电连接，
在上述芯通孔中，从上述芯通孔的截面观察时，从与上述第一表面相接的开口部和与上述第二表面相接的开口部中具有更大的直径的开口部到上述芯通孔中具有最小内径的部分的内径面，相对于垂直于上述第一表面的厚度方向的角度，为8度以下。
5.根据权利要求1所述的封装基板，其特征在于，
上述芯通孔包括：第一开口部，与上述第一表面相接；第二开口部，与上述第二表面相接；及最小内径部，该最小内径部为连接上述第一开口部和上述第二开口部的整个芯通孔中内径最窄的区域。
6.根据权利要求5所述的封装基板，其特征在于，
上述最小内径部的直径为上述第一开口部和上述第二开口部中具有更大直径的开口部的直径的50％至99％。
7.根据权利要求5所述的封装基板，其特征在于，
当将上述芯通孔的总长度定义为100％时，上述最小内径部所在的地点位于上述第一开口部的40％至60％的地点。
8.根据权利要求5所述的封装基板，其特征在于，
当将上述芯通孔的总长度定义为100％时，上述最小内径部所在的地点位于小于上述第一开口部的40％或大于60％的地点。
9.一种半导体封装用基板的制备方法，其特征在于，包括：
准备步骤，准备包括玻璃基板和多个芯通孔的处理前基板，上述玻璃基板具有相向的第一表面和第二表面，上述多个芯通孔在厚度方向上贯通上述玻璃基板，及
溅射步骤，相对于垂直于上述第一表面的基准线以预定的角度进行溅射，以在上述芯通孔的内径面形成芯籽晶层；
在上述芯通孔中，从上述芯通孔的截面观察，从与上述第一表面相接的开口部和与上述第二表面相接的开口部中具有更大的直径的开口部到上述芯通孔中具有最小内径的部分的内径面，相对于垂直于上述第一表面的厚度方向的角度，为8度以下，
作为在上述芯通孔的内径面上相向的两个位置测定的上述芯籽晶层的厚度的第一厚度和第二厚度的比率即厚度比率为1:0.4至4.5。
10.一种半导体装置，其特征在于，包括：
元件部，包括半导体元件，及
封装基板，与上述元件部电连接；
上述封装基板为权利要求1所述的封装基板。
CN202080007185.2A 2019-03-12 2020-03-12 半导体封装用基板及其制备方法以及半导体装置 Active CN113261093B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201962816984P 2019-03-12 2019-03-12
US201962816972P 2019-03-12 2019-03-12
US62/816,984 2019-03-12
US62/816,972 2019-03-12
US201962825966P 2019-03-29 2019-03-29
US201962825945P 2019-03-29 2019-03-29
US62/825,966 2019-03-29
US62/825,945 2019-03-29
PCT/KR2020/003483 WO2020185023A1 (ko) 2019-03-12 2020-03-12 패키징 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN113261093A true CN113261093A (zh) 2021-08-13
CN113261093B CN113261093B (zh) 2024-04-16

Family

ID=72427145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080007185.2A Active CN113261093B (zh) 2019-03-12 2020-03-12 半导体封装用基板及其制备方法以及半导体装置

Country Status (6)

Country Link
US (1) US20220059421A1 (zh)
EP (1) EP3913662A4 (zh)
JP (2) JP2022523898A (zh)
KR (2) KR102537004B1 (zh)
CN (1) CN113261093B (zh)
WO (1) WO2020185023A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114340225B (zh) * 2021-12-23 2024-02-23 江苏普诺威电子股份有限公司 适用于镭射盲孔的多层封装基板对准方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
CN102246299A (zh) * 2008-10-15 2011-11-16 Aac微技术有限公司 用于制作通路互连的方法
CN103188866A (zh) * 2011-12-29 2013-07-03 揖斐电株式会社 印刷线路板及其制造方法
JP2015095590A (ja) * 2013-11-13 2015-05-18 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2016111221A (ja) * 2014-12-08 2016-06-20 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
WO2018101468A1 (ja) * 2016-12-02 2018-06-07 凸版印刷株式会社 電子部品及び電子部品製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
DK2165362T3 (da) * 2007-07-05 2012-05-29 Aaac Microtec Ab Through-wafer-via ved lav modstand
KR101058685B1 (ko) * 2009-02-26 2011-08-22 삼성전기주식회사 패키지 기판 및 이의 제조 방법
US8584354B2 (en) * 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
JP2014139963A (ja) * 2013-01-21 2014-07-31 Ngk Spark Plug Co Ltd ガラス基板の製造方法
KR101468680B1 (ko) 2013-05-09 2014-12-04 (주)옵토레인 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
JP2015070189A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法
KR20160114710A (ko) 2014-01-31 2016-10-05 코닝 인코포레이티드 반도체칩을 상호연결하기 위한 인터포저를 제공하기 위한 방법 및 장치
WO2015183915A1 (en) * 2014-05-27 2015-12-03 The University Of Florida Research Foundation, Inc. Glass interposer integrated high quality electronic components and systems
US20160111380A1 (en) * 2014-10-21 2016-04-21 Georgia Tech Research Corporation New structure of microelectronic packages with edge protection by coating
KR102450599B1 (ko) * 2016-01-12 2022-10-07 삼성전기주식회사 패키지기판
JP6747063B2 (ja) * 2016-06-01 2020-08-26 凸版印刷株式会社 ガラス回路基板
JP6871095B2 (ja) 2017-07-14 2021-05-12 株式会社ディスコ ガラスインターポーザの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
CN102246299A (zh) * 2008-10-15 2011-11-16 Aac微技术有限公司 用于制作通路互连的方法
CN103188866A (zh) * 2011-12-29 2013-07-03 揖斐电株式会社 印刷线路板及其制造方法
JP2015095590A (ja) * 2013-11-13 2015-05-18 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2016111221A (ja) * 2014-12-08 2016-06-20 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
WO2018101468A1 (ja) * 2016-12-02 2018-06-07 凸版印刷株式会社 電子部品及び電子部品製造方法

Also Published As

Publication number Publication date
JP2023103353A (ja) 2023-07-26
CN113261093B (zh) 2024-04-16
KR20210071075A (ko) 2021-06-15
JP2022523898A (ja) 2022-04-27
WO2020185023A1 (ko) 2020-09-17
US20220059421A1 (en) 2022-02-24
KR102622608B1 (ko) 2024-01-08
EP3913662A1 (en) 2021-11-24
EP3913662A4 (en) 2022-11-02
KR102537004B1 (ko) 2023-05-26
KR20230074611A (ko) 2023-05-30

Similar Documents

Publication Publication Date Title
CN113366628B (zh) 封装基板及包括其的半导体装置
US20240128177A1 (en) Packaging substrate and semiconductor apparatus comprising same
US20230207442A1 (en) Packaging substrate and semiconductor device comprising same
CN113261093B (zh) 半导体封装用基板及其制备方法以及半导体装置
CN113272951B (zh) 封装基板及包括其的半导体装置
CN113383413B (zh) 半导体用封装玻璃基板、半导体用封装基板及半导体装置
KR102652986B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
CN113366633B (zh) 封装基板及包括其的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220106

Address after: State of Georgia, US

Applicant after: Aibo solik Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: SKC Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant