CN113259205A - 一种多板卡系统内部互联接口测试方法及系统 - Google Patents

一种多板卡系统内部互联接口测试方法及系统 Download PDF

Info

Publication number
CN113259205A
CN113259205A CN202110743984.2A CN202110743984A CN113259205A CN 113259205 A CN113259205 A CN 113259205A CN 202110743984 A CN202110743984 A CN 202110743984A CN 113259205 A CN113259205 A CN 113259205A
Authority
CN
China
Prior art keywords
bus
adjacent
board card
slot
slot position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110743984.2A
Other languages
English (en)
Other versions
CN113259205B (zh
Inventor
叶惠
陈月玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Bojiang Information Technology Co Ltd
Original Assignee
Hunan Bojiang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Bojiang Information Technology Co Ltd filed Critical Hunan Bojiang Information Technology Co Ltd
Priority to CN202110743984.2A priority Critical patent/CN113259205B/zh
Publication of CN113259205A publication Critical patent/CN113259205A/zh
Application granted granted Critical
Publication of CN113259205B publication Critical patent/CN113259205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40234—Local Interconnect Network LIN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40241—Flexray

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Environmental & Geological Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种多板卡系统内部互联接口测试方法及系统，所述方法应用于多板卡系统内部互联接口测试系统；所述系统包括标准板卡、机箱和上位机；所述机箱包括主控板卡和底板；所述主控板卡与所述底板通信连接；所述上位机通信连接于所述底板；所述底板上设置有至少2个槽位；采用本发明提出的方法对机箱进行测试时，只需要使用兼容各种常用类型的通信信号的标准板卡，即对机箱完成多种类型的通信信号的测试；不再需要传统测试方法中，针对每一种类型的通信信号采用不同的测试板卡去对机箱进行测试；这样一来，能够降低对机箱进行通信测试的繁琐程度，提升测试效率。

Description

一种多板卡系统内部互联接口测试方法及系统
技术领域
本发明涉及板卡测试技术领域，具体涉及一种多板卡系统内部互联接口测试方法及系统。
背景技术
目前，嵌入式设备领域的标准化的机箱（例如3U机箱）的应用领域越来越广，机箱内预置有电源板卡、主控板卡和底板；实际使用时，将不同的功能板卡插接于底板上，从而实现不同的应用功能。
在实际应用中各功能板卡之间、功能板卡与主控板板之间，均会进行通信信号交互，这些通信信号还会通过底板和外界环境进行交互。
为保证机箱内各通信信号的畅通，需要对所有类型的通信信号进行测试，具体方式为对机箱内各功能板卡的通信接口进行通信测试。
但是随着功能板卡的种类与日俱增，机箱内需要进行测试的通信信号的类型种类也大大增加，在搭载使用不同的功能板卡时，需要进行不同类型的通信信号的测试，十分繁琐。
发明内容
本发明的主要目的是提供一种多板卡系统内部互联接口测试方法及系统，旨在解决目前，机箱在搭载使用不同的功能板卡时，需要进行不同类型的通信信号的测试，十分繁琐的问题。
本发明提出的技术方案为：
一种多板卡系统内部互联接口测试方法，应用于多板卡系统内部互联接口测试系统；所述测试系统包括标准板卡、机箱和上位机；所述机箱包括主控板卡和底板；所述主控板卡与所述底板通信连接；所述上位机通信连接于所述底板；所述底板上设置有至少2个槽位；每个所述槽位内分别用于设置所述标准板卡；所述标准板卡能获取并发送至少2种通信信号；所述方法，包括：
在各所述标准板卡分别嵌入对应的所述槽位时，使所述标准板卡和所述底板建立通信连接；
通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行所述预设类型的通信信号的测试；
通过所述上位机对相邻所述槽位之间进行预设类型的通信信号的测试。
优选的，每一所述槽位设置有用于与所述主控板卡和对应的所述标准板卡通信的ST-BUS总线；通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行所述预设类型的通信信号的测试，包括：
所述上位机控制所述主控板卡基于ST-BUS通信协议生成指定传输速率的帧时钟信号，并生成位同步信号，并将所述帧时钟信号和所述位同步信号通过所述ST-BUS总线发送至所有的所述标准板卡，其中，所述ST-BUS通信协议的速率为所述指定速率，帧速率、时隙以及每个时隙传输的数据位数与所述指定速率对应；
每个所述标准板卡基于接收到的所述帧时钟信号和所述位同步信号生成数据信号，并将所述数据信号发送至所述主控板卡，其中，所述数据信号和所述标准板卡一一对应；
所述主控板卡基于每个所述数据信号为每一所述标准板卡生成对应的第一间隔时隙和第一预设次数，并将每个所述标准板卡生成的所述数据信号按所述第一预设次数间隔通过所述ST-BUS总线返回至对应的所述标准板卡，且返回间隔为对应的所述第一间隔时隙；
所述标准板卡基于对应的所述第一间隔时隙获取所述数据信号；
所述上位机将获取到了所述第一预设次数个自身生成的所述数据信号的所述标准板卡标记为正常板卡；
所述上位机将所述正常板卡和所述主控板卡之间的所述ST-BUS总线标记为正常ST-BUS总线。
优选的，相邻的所述槽位之间设置有相邻通信总线；通过所述上位机对相邻所述槽位之间进行预设类型的通信信号的测试，包括：
将进行测试的2个相邻的所述槽位分别标记为第一槽位和第二槽位，并将嵌入所述第一槽位的所述标准板卡标记为第一板卡，将嵌入所述第二槽位的所述标准板卡标记为第二板卡；
所述主控板卡基于ST-BUS通信协议，生成测试数据，其中，所述测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据均为约定数据；
所述上位机控制所述第一板卡通过所述第一槽位和所述相邻通信总线向所述第二槽位发送所述测试数据；
所述上位机控制所述第二板卡从所述第二槽位获取所述测试数据；
所述上位机判断所述第二板卡获取到的所述测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据是否均为约定数据；
若是，生成表述所述第一槽位和所述第二槽位之间的所述相邻通信总线通信正常的结果。
优选的，所述通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行所述预设类型的通信信号的测试，还包括：
所述上位机生成卫星时统脉冲信号，并将所述卫星时统脉冲信号发送至所有的所述标准板卡；
所述标准板卡获取所述卫星时统脉冲信号，并判断所述卫星时统脉冲信号的相邻脉冲之间的时间间隔是否为设定时长；
若是，所述上位机生成所述主控板卡和所述标准板卡之间的卫星时统通信信号正常的测试结果。
优选的，所述标准板卡包括FPGA芯片；所述方法，还包括：
所述主控板卡通过所述底板及所述槽位向所述标准板卡发送槽位编号信息；
所述FPGA芯片分析所述槽位编号信息的信号高低，以确定所述槽位的编号。
优选的，所述FPGA芯片具有多种接口，以使得所述能获取并发送预设类型的通信信号；所述FPGA芯片的接口包括用于测试所述主控板卡和所述标准板卡之间的ST-BUS总线是否正常的第一接口组、用于测试标准板卡的卫星时统脉冲信号和TOD脉冲信号的第二接口组、用于驱动外部LED灯的第三接口组、用于测试所述槽位间的所述相邻通信总线是否正常的第四接口组和用于获取槽位的编号的第五接口。
优选的，所述第一接口组包括：clk输入接口，用于输入外部晶振时钟，频率为49.152MHz；st_clk_in输入接口，用于输入所述主控板卡基于所述ST-BUS总线发送的所述帧时钟信号，频率为8.192MHz；st_fs_in输入接口，用于输入所述主控板卡基于所述ST-BUS总线发送的位同步信号，在第一个同步时钟下拉低，其余时间为高；st_dout_in输入接口，用于输入主控板卡基于所述ST-BUS总线发送的所述数据信号，所述标准板卡通过槽位的编号与所述第一间隔时隙获取对应的所述数据信号；st_clk2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的帧时钟信号，频率为8.192MHz；st_fs2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的位同步信号，在第一个同步时钟下拉低，其余时间为高；st_dout2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的数据信号，所述测试板卡通过槽位的编号与约定的时隙获取对应的数据信号；st_in输出接口，用于输出所述标准板卡发送至主控板卡的所述数据信号；
和/或
所述第二接口组包括：PPS_R输入接口，用于输入外部输入的PPS测试脉冲信号；TOD_R输入接口，用于输入外部输入的TOD测试脉冲信号；PPS_D输出接口，用于若通过槽位的编号判断所述标准板卡为卫星时统板卡，则输出PPS测试脉冲信号；TOD_D输出接口，用于若通过槽位的编号判断标准板卡为卫星时统板卡，则发送TOD测试脉冲信号；
和/或
所述第三接口组包括：led_ST-BUS输出接口，用于驱动外部LED，常亮表示所述ST-BUS总线链路正常；led_PPS输出接口，用于驱动外部LED，常亮表示PPS信号链路正常；led_TOD输出接口，用于驱动外部LED，常亮表示TOD信号链路正常；led_diflr输出接口，用于驱动外部LED，常亮表示相邻槽位间所述相邻总线链路正常；led_jilian输出接口，用于驱动外部LED，常亮表示多机箱级联链路正常；
和/或
所述第四接口组包括：
FPGA_DIFR1_P输出接口，为槽位间的所述相邻总线中的右临差分总线1的P端，用于基于ST-BUS总线向相邻的右边槽位发送帧时钟信号； FPGA_DIFR1_N输出接口，为槽位间的所述相邻总线中的右临差分总线1的N端，用于基于ST-BUS总线向相邻的右边槽位发送帧时钟信号；FPGA_DIFR2_P输出接口，为槽位间的所述相邻总线中的右临差分总线2的P端，用于基于ST-BUS总线向相邻的右边槽位发送位同步信号；FPGA_DIFR2_N输出接口，为槽位间的所述相邻总线中的右临差分总线2的N端，用于基于ST-BUS总线向相邻的右边槽位发送位同步信号；FPGA_DIFR3_P输出接口，为槽位间的所述相邻总线中的右临差分总线3的P端，用于基于ST-BUS总线向相邻的右边槽位发送数据信号；FPGA_DIFR3_N输出接口，为槽位间的所述相邻总线中的右临差分总线3的N端，用于基于ST-BUS总线向相邻的右边槽位发送数据信号；FPGA_DIFR4_P输入接口，为槽位间的所述相邻总线中的右临差分总线4的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的帧时钟信号；FPGA_DIFR4_N输入接口，为槽位间的所述相邻总线中的右临差分总线4的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的帧时钟信号；FPGA_DIFR5_P输入接口，为槽位间的所述相邻总线中的右临差分总线5的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的位同步信号；FPGA_DIFR5_N输入接口，为槽位间的所述相邻总线中的右临差分总线5的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的位同步信号；FPGA_DIFR6_P输入接口，为槽位间的所述相邻总线中的右临差分总线6的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的数据信号；FPGA_DIFR6_N输入接口，为槽位间的所述相邻总线中的右临差分总线6的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的数据信号；FPGA_DIFL1_P输出接口，为槽位间的所述相邻总线中的左临差分总线1的P端，用于基于ST-BUS总线向相邻的左边槽位发送帧时钟信号； FPGA_DIFL1_N输出接口，为槽位间的所述相邻总线中的左临差分总线1的N端，用于基于ST-BUS总线向相邻的左边槽位发送帧时钟信号；FPGA_DIFL2_P输出接口，为槽位间的所述相邻总线中的左临差分总线2的P端，用于基于ST-BUS总线向相邻的左边槽位发送位同步信号；FPGA_DIFL2_N输出接口，为槽位间的所述相邻总线中的左临差分总线2的N端，用于基于ST-BUS总线向相邻的左边槽位发送位同步信号；FPGA_DIFL3_P输出接口，为槽位间的所述相邻总线中的左临差分总线3的P端，用于基于ST-BUS总线向相邻的左边槽位发送数据信号；FPGA_DIFL3_N输出接口，为槽位间的所述相邻总线中的左临差分总线3的N端，用于基于ST-BUS总线向相邻的左边槽位发送数据信号；FPGA_DIFL4_P输入接口，为槽位间的所述相邻总线中的左临差分总线4的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的帧时钟信号；FPGA_DIFL4_N输入接口，为槽位间的所述相邻总线中的左临差分总线4的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的帧时钟信号；FPGA_DIFL5_P输入接口，为槽位间的所述相邻总线中的左临差分总线5的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的位同步信号；FPGA_DIFL5_N输入接口，为槽位间的所述相邻总线中的左临差分总线5的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的位同步信号；FPGA_DIFL6_P输入接口，为槽位间的所述相邻总线中的左临差分总线6的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的数据信号；FPGA_DIFL6_N输入接口，为槽位间的所述相邻总线中的左临差分总线6的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的数据信号；
和/或
所述第五接口为FPGA_GA输入接口，用于输入所述底板发送给每个槽位上的所述标准板卡的槽位标号信息。
优选的，所述第一间隔时隙的计算方法，包括：
所述主控板卡获取所述槽位的数量
Figure 627285DEST_PATH_IMAGE001
；
所述主控板卡基于所述槽位的数量
Figure 200218DEST_PATH_IMAGE001
生成所述第一间隔时隙
Figure 714376DEST_PATH_IMAGE002
：
Figure 906323DEST_PATH_IMAGE003
，
其中，i为正整数，且
Figure 127220DEST_PATH_IMAGE004
，
Figure 684103DEST_PATH_IMAGE002
表示第i个所述标准板卡对应的所述第一间隔时隙，单位为毫秒；A为标准间隔时隙，且为常数，单位为毫秒。
优选的，所述第一预设次数
Figure 482295DEST_PATH_IMAGE005
的计算方法，包括：
所述主控板卡基于所述槽位的数量
Figure 602566DEST_PATH_IMAGE001
生成所述第一预设次数
Figure 802603DEST_PATH_IMAGE005
：
Figure 530388DEST_PATH_IMAGE006
，
其中，D为常数，且为正整数，取值大于10。
本发明还提出一种多板卡系统内部互联接口测试系统，本系统应用如上述中任一项所述的多板卡系统内部互联接口测试方法；所述测试系统包括标准板卡、机箱和上位机；所述机箱包括主控板卡和底板；所述主控板卡与所述底板通信连接；所述上位机通信连接于所述底板；所述底板上设置有至少2个槽位；每个所述槽位内分别用于设置所述标准板卡；所述标准板卡能获取并发送至少2种通信信号。
通过上述技术方案，能实现以下有益效果：
本发明提出一种多板卡系统内部互联接口测试方法，通过设置标准板卡，且标准板卡能够获取并发送预设类型的通信信号，这里的预设类型的通信信号包括市面上常用的通信信号，然后通过上位机和底板，使主控板卡和标准板卡之间进行预设类型的通信信号的测试；即可在仅仅使用标准板卡的情况下，对机箱进行市面上常用类型的通信信号进行测试，通过本方法进行测试后的机箱，在实际使用过程中，无论搭载采用何种类型的通信信号进行通信的功能板卡，机箱均能够正常支持该功能板卡的通信；也就是说，采用本发明提出的方法对机箱进行测试时，只需要使用兼容各种常用类型的通信信号的标准板卡，即对机箱完成多种类型的通信信号的测试；不再需要传统测试方法中，针对每一种类型的通信信号采用对应的测试板卡去对机箱进行测试；这样一来，能够降低对机箱进行通信测试的繁琐程度，提升测试效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提出的一种多板卡系统内部互联接口测试方法第一实施例的流程图。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提出一种多板卡系统内部互联接口测试方法及系统。
如附图1所示，在本发明提出的一种多板卡系统内部互联接口测试方法的第一实施例中，本实施例应用于多板卡系统内部互联接口测试系统；所述系统包括标准板卡、机箱和上位机；所述机箱包括主控板卡和底板；所述主控板卡与所述底板通信连接；所述上位机通信连接于所述底板；所述底板上设置有至少2个槽位（本实施例中优选为4个）；每个所述槽位内分别用于设置所述标准板卡，在本实施例中，标准板卡的数量和槽位的数量一致（即标准板卡同样为4个），且标准板卡和槽位一一对应；所述标准板卡能获取并发送至少2种通信信号，这里的标准板卡为针对机箱进行测试所准备的板卡，其作用是嵌入机箱时，能够获取或发送目前市面上常用预设类型的通信信号；具体的，标准板卡能获取并发送的通信信号包括ST-BUS通信信号、CAN-BUS通信信号、C-BUS通信信号、LIN-BUS通信信号、Flexray通信信号、MOST-BUS通信信号、卫星时统信号和TOD信号中的至少两种，本发明中，所述标准板卡兼容ST-BUS通信信号、CAN-BUS通信信号、C-BUS通信信号、LIN-BUS通信信号、Flexray通信信号、MOST-BUS通信信号、卫星时统信号和TOD信号中的至少两种通信信号。本实施例包括如下步骤：
步骤S110：在各所述标准板卡分别嵌入对应的所述槽位时，使所述标准板卡和所述底板建立通信连接。
步骤S120：通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行所述预设类型的通信信号的测试。
具体的，这里的测试可以是对机箱进行出厂测试，通过上位机和底板，使得主控板卡和标准板卡之间进行预设类型的通信信号的测试，从而完成机箱内的主控板卡和标准板卡之间的通信测试，以得到测试结果，从而知晓机箱的主控板卡和底板是否能够正常出厂。
步骤S130：通过所述上位机对相邻所述槽位之间进行预设类型的通信信号的测试。
具体的，通过所述上位机对相邻所述槽位之间进行预设类型的通信信号的测试，以判断底板的相邻槽位之间的通信是否正常。
本发明提出一种多板卡系统内部互联接口测试方法，通过设置标准板卡，且标准板卡能够获取并发送预设类型的通信信号，这里的预设类型的通信信号包括市面上常用的通信信号，然后通过上位机和底板，使主控板卡和标准板卡之间进行预设类型的通信信号的测试；即可在仅仅使用标准板卡的情况下，对机箱进行市面上常用类型的通信信号进行测试，通过本方法进行测试后的机箱，在实际使用过程中，无论搭载采用何种类型的通信信号进行通信的功能板卡，机箱均能够正常支持该功能板卡的通信；也就是说，采用本发明提出的方法对机箱进行测试时，只需要使用兼容各种常用类型的通信信号的标准板卡，即对机箱完成多种类型的通信信号的测试；不再需要传统测试方法中，针对每一种类型的通信信号采用对应的测试板卡去对机箱进行测试；这样一来，能够降低对机箱进行通信测试的繁琐程度，提升测试效率。
在本发明提出的一种多板卡系统内部互联接口测试方法的第二实施例中，基于第一实施例，每一所述槽位设置有用于与所述主控板卡和对应的所述标准板卡通信的ST-BUS总线；步骤S120，包括如下步骤：
步骤S210：所述上位机控制所述主控板卡基于ST-BUS通信协议生成指定传输速率的帧时钟信号，并生成位同步信号，并将所述帧时钟信号和所述位同步信号通过所述ST-BUS总线发送至所有的所述标准板卡，其中，所述ST-BUS通信协议的速率为所述指定速率，帧速率、时隙以及每个时隙传输的数据位数与所述指定速率对应。
具体的，本实施例是通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行ST-BUS通信信号的测试；本实施例中指定传输速率为8.192Mbps，那么相应的帧速率为8K，每帧128个时隙，每个时隙传输的数据位数为8位。
步骤S220：每个所述标准板卡基于接收到的所述帧时钟信号和所述位同步信号生成数据信号，并将所述数据信号发送至所述主控板卡，其中，所述数据信号和所述标准板卡一一对应。
具体的，即每个标准板卡会基于接收到的帧时钟信号和位同步信号生成与自己对应的数据信号，例如，对于第一个标准板卡生成的数据信号为0xAA。
步骤S230：所述主控板卡基于每个所述数据信号为每一所述标准板卡生成对应的第一间隔时隙和第一预设次数，并将每个所述标准板卡生成的所述数据信号按所述第一预设次数间隔通过所述ST-BUS总线返回至对应的所述标准板卡，且返回间隔为对应的所述第一间隔时隙。
具体的，主控板卡基于每个数据信号为每一个标准板卡生成对应的第一间隔时隙和第一预设次数；并将每个标准板卡生成的数据信号按照对应的第一预设次数间隔返回至对应的标准板卡，返回间隔为对应的第一间隔时隙。
举例说明：本实施例中，标准板卡为4个，分别标记为1号板卡、2号板卡、3号板卡和4号板卡；每个标准板卡对应有自身生成的数据信号，每个标准板卡对应有自身的第一间隔时隙和第一预设次数；主控板卡将每个数据信号发送至对应的标准板卡，且发送次数为标准板卡对应的第一预设次数，发送间隔为标准板卡对应的第一间隔时隙。
例如：1号板卡对应的第一预设次数为4次，1号板卡对应的第一间隔时隙为0.1毫秒，那么主控板卡将1号板卡生成的数据信号发送至1号板卡，发送次数为4次，每次发送的间隔为0.1毫秒。
步骤S240：所述标准板卡基于对应的所述第一间隔时隙获取所述数据信号。
具体的，标准板卡基于对应的第一间隔时隙获取所述数据信号，在实际应用中，当标准板卡在第一次获取到数据信号后，再每隔对应的第一间隔时隙获取数据信号，例如，1号板卡在第一次获取到对应的数据信号后，再每隔0.1毫秒获取1次数据信号，并最终获取4次数据信号。
步骤S250：所述上位机将获取到了所述第一预设次数个自身生成的所述数据信号的所述标准板卡标记为正常板卡。
具体的，所述上位机对每个标准板卡进行判断，以将获取到了所述第一预设次数个自身生成的所述数据信号的所述标准板卡标记为正常板卡。
步骤S260：所述上位机将所述正常板卡和所述主控板卡之间的所述ST-BUS总线标记为正常ST-BUS总线。
例如：若机箱的主控板卡和底板没有故障，能够使得主控板卡和标准板卡之间正常进行通信，则1号板卡应当能够最终获取到4次数据信号，那么最终说明1号板卡和主控板卡之间的ST-BUS总线是能够正常通信的，故上位机将正常板卡和主控板卡之间的ST-BUS总线标记为正常ST-BUS总线。
即本方法通过判断标准板卡是否能够正常获取到第一预设次数的数据信号，从而判断机箱的槽位上与标准板卡对于的ST-BUS总线是否存在故障；进一步的，在本实施例中，只有当所有的标准板卡均为正常板卡时，才说明机箱的所有的ST-BUS总线是正常的。
在本发明提出的一种多板卡系统内部互联接口测试方法的第三实施例中，基于第一实施例，相邻的所述槽位之间设置有相邻通信总线；步骤S130，包括如下步骤：
步骤S310：将进行测试的2个相邻的所述槽位分别标记为第一槽位和第二槽位，并将嵌入所述第一槽位的所述标准板卡标记为第一板卡，将嵌入所述第二槽位的所述标准板卡标记为第二板卡。
具体的，上位机将进行测试的2个相邻的所述槽位分别标记为第一槽位和第二槽位，并将嵌入所述第一槽位的所述标准板卡标记为第一板卡，将嵌入所述第二槽位的所述标准板卡标记为第二板卡。
步骤S320：所述主控板卡基于ST-BUS通信协议，生成测试数据，其中，所述测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据均为约定数据。
具体的，这里的测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙（优选为8个时隙）的数据均为约定数据，本实施例中，约定数据为8位16进制的数据，优选为0xAAAAAAAA。
步骤S330：所述上位机控制所述第一板卡通过所述第一槽位和所述相邻通信总线向所述第二槽位发送所述测试数据。
具体的，上位机控制通过所述第一槽位和所述相邻通信总线向所述第二槽位发送所述测试数据。因第二板卡嵌入第二槽位，故第二板卡能够接收到第一板卡发出的测试数据。
步骤S340：所述上位机控制所述第二板卡从所述第二槽位获取所述测试数据。
具体的，上位机控制所述第二板卡从所述第二槽位获取所述测试数据。
步骤S350：所述上位机判断所述第二板卡获取到的所述测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据是否均为约定数据。
具体的，上位机判断第二板卡接收到的测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据是否均为约定数据（即0xAAAAAAAA）。
若是，执行步骤S360：生成表述所述第一槽位和所述第二槽位之间的所述相邻通信总线通信正常的结果。
具体的，若第二板卡接收到的测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据均为约定数据（即0xAAAAAAAA），那么说明槽位之间的相邻通信总线没有故障，反之，若第二板卡接收到的测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据不均为约定数据（即0xAAAAAAAA），说明底板的相邻的槽位之间不能够正常进行通信，从而说明槽位之间的相邻通信总线没有故障，以此完成对机箱的底板的相邻槽位之间的通信测试。
在本发明提出的一种多板卡系统内部互联接口测试方法的第四实施例中，基于第一实施例，步骤S120，还包括如下步骤：
步骤S410：所述上位机生成卫星时统脉冲信号，并将所述卫星时统脉冲信号发送至所有的所述标准板卡。
具体的，上位机生成卫星时统脉冲信号，并将卫星时统脉冲信号发送至所有的标准板卡，以对主控板卡和标准板卡之间的卫星时统脉冲信号进行测试。
步骤S420：所述标准板卡获取所述卫星时统脉冲信号，并判断所述卫星时统脉冲信号的相邻脉冲之间的时间间隔是否为设定时长。
具体的，标准板卡获取卫星时统脉冲信号，且通过上位机并判断标准板卡接收的卫星时统脉冲信号的相邻脉冲之间的时间间隔是否为设定时长（例如1秒）。
若是，执行步骤S430：所述上位机生成所述主控板卡和所述标准板卡之间的卫星时统通信信号正常的测试结果。
具体的，若是1秒，说明卫星时统脉冲信号传输正常，则通过上位机生成主控板卡和标准板卡之间的卫星时统通信信号正常的测试结果；本实施例的目的在于给出如何测试主控板卡和标准板卡之间的卫星时统通信信号是否正常的技术方案。此外，对于测试主控板卡和标准板卡之间的TOD脉冲信号，可采用同样方案进行测试。
在本发明提出的一种多板卡系统内部互联接口测试方法的第五实施例中，基于上述任一实施例，所述标准板卡包括FPGA芯片；本实施例还包括如下步骤：
步骤S510：所述主控板卡通过所述底板及所述槽位向所述标准板卡发送槽位编号信息。
步骤S520：所述FPGA芯片分析所述槽位编号信息的信号高低，以确定所述槽位的编号。
具体的，这里的槽位编号信息为5位2进制数据，当槽位编号信息的信号为高时，2进制数据取0，当槽位编号信息的信号为低时，2进制数据取1，通过直接将2位进制数据转换为10进制数据，即可将转换后的10进制数据加1后作为该槽位的编号。
例如，主控板卡向第一个槽位发送的槽位编号信息为00000，那么转换为10进制数据为0，加1后为1，则该槽位的编号为1；通过本方法，最大可支持32个槽位的编号，实际应用效果好。
在本发明提出的一种多板卡系统内部互联接口测试方法的第六实施例中，基于第五实施例，所述FPGA芯片具有多种接口，以使得所述能获取并发送预设类型的通信信号；所述FPGA芯片的接口包括用于测试所述主控板卡和所述标准板卡之间的ST-BUS总线是否正常的第一接口组、用于测试标准板卡的卫星时统脉冲信号和TOD脉冲信号的第二接口组、用于驱动外部LED灯的第三接口组、用于测试所述槽位间的所述相邻通信总线是否正常的第四接口组和用于获取槽位的编号的第五接口。
在本发明提出的一种多板卡系统内部互联接口测试方法的第七实施例中，基于第六实施例，所述第一接口组包括：clk输入接口，用于输入外部晶振时钟，频率为49.152MHz；st_clk_in输入接口，用于输入所述主控板卡基于所述ST-BUS总线发送的所述帧时钟信号，频率为8.192MHz；st_fs_in输入接口，用于输入所述主控板卡基于所述ST-BUS总线发送的位同步信号，在第一个同步时钟下拉低，其余时间为高；st_dout_in输入接口，用于输入主控板卡基于所述ST-BUS总线发送的所述数据信号，所述标准板卡通过槽位的编号与所述第一间隔时隙获取对应的所述数据信号；st_clk2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的帧时钟信号，频率为8.192MHz；st_fs2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的位同步信号，在第一个同步时钟下拉低，其余时间为高；st_dout2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的数据信号，所述测试板卡通过槽位的编号与约定的时隙获取对应的数据信号；st_in输出接口，用于输出所述标准板卡发送至主控板卡的所述数据信号。
和/或
所述第二接口组包括：PPS_R输入接口，用于输入外部输入的PPS测试脉冲信号；TOD_R输入接口，用于输入外部输入的TOD测试脉冲信号；PPS_D输出接口，用于若通过槽位的编号判断所述标准板卡为卫星时统板卡，则输出PPS测试脉冲信号；TOD_D输出接口，用于若通过槽位的编号判断标准板卡为卫星时统板卡，则发送TOD测试脉冲信号。
和/或
所述第三接口组包括：led_ST-BUS输出接口，用于驱动外部LED，常亮表示所述ST-BUS总线链路正常；led_PPS输出接口，用于驱动外部LED，常亮表示PPS信号链路正常；led_TOD输出接口，用于驱动外部LED，常亮表示TOD信号链路正常；led_diflr输出接口，用于驱动外部LED，常亮表示相邻槽位间所述相邻总线链路正常；led_jilian输出接口，用于驱动外部LED，常亮表示多机箱级联链路正常。
和/或
所述第四接口组包括：
FPGA_DIFR1_P输出接口，为槽位间的所述相邻总线中的右临差分总线1的P端，用于基于ST-BUS总线向相邻的右边槽位发送帧时钟信号； FPGA_DIFR1_N输出接口，为槽位间的所述相邻总线中的右临差分总线1的N端，用于基于ST-BUS总线向相邻的右边槽位发送帧时钟信号；FPGA_DIFR2_P输出接口，为槽位间的所述相邻总线中的右临差分总线2的P端，用于基于ST-BUS总线向相邻的右边槽位发送位同步信号；FPGA_DIFR2_N输出接口，为槽位间的所述相邻总线中的右临差分总线2的N端，用于基于ST-BUS总线向相邻的右边槽位发送位同步信号；FPGA_DIFR3_P输出接口，为槽位间的所述相邻总线中的右临差分总线3的P端，用于基于ST-BUS总线向相邻的右边槽位发送数据信号；FPGA_DIFR3_N输出接口，为槽位间的所述相邻总线中的右临差分总线3的N端，用于基于ST-BUS总线向相邻的右边槽位发送数据信号；FPGA_DIFR4_P输入接口，为槽位间的所述相邻总线中的右临差分总线4的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的帧时钟信号；FPGA_DIFR4_N输入接口，为槽位间的所述相邻总线中的右临差分总线4的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的帧时钟信号；FPGA_DIFR5_P输入接口，为槽位间的所述相邻总线中的右临差分总线5的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的位同步信号；FPGA_DIFR5_N输入接口，为槽位间的所述相邻总线中的右临差分总线5的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的位同步信号；FPGA_DIFR6_P输入接口，为槽位间的所述相邻总线中的右临差分总线6的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的数据信号；FPGA_DIFR6_N输入接口，为槽位间的所述相邻总线中的右临差分总线6的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的数据信号；FPGA_DIFL1_P输出接口，为槽位间的所述相邻总线中的左临差分总线1的P端，用于基于ST-BUS总线向相邻的左边槽位发送帧时钟信号； FPGA_DIFL1_N输出接口，为槽位间的所述相邻总线中的左临差分总线1的N端，用于基于ST-BUS总线向相邻的左边槽位发送帧时钟信号；FPGA_DIFL2_P输出接口，为槽位间的所述相邻总线中的左临差分总线2的P端，用于基于ST-BUS总线向相邻的左边槽位发送位同步信号；FPGA_DIFL2_N输出接口，为槽位间的所述相邻总线中的左临差分总线2的N端，用于基于ST-BUS总线向相邻的左边槽位发送位同步信号；FPGA_DIFL3_P输出接口，为槽位间的所述相邻总线中的左临差分总线3的P端，用于基于ST-BUS总线向相邻的左边槽位发送数据信号；FPGA_DIFL3_N输出接口，为槽位间的所述相邻总线中的左临差分总线3的N端，用于基于ST-BUS总线向相邻的左边槽位发送数据信号；FPGA_DIFL4_P输入接口，为槽位间的所述相邻总线中的左临差分总线4的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的帧时钟信号；FPGA_DIFL4_N输入接口，为槽位间的所述相邻总线中的左临差分总线4的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的帧时钟信号；FPGA_DIFL5_P输入接口，为槽位间的所述相邻总线中的左临差分总线5的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的位同步信号；FPGA_DIFL5_N输入接口，为槽位间的所述相邻总线中的左临差分总线5的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的位同步信号；FPGA_DIFL6_P输入接口，为槽位间的所述相邻总线中的左临差分总线6的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的数据信号；FPGA_DIFL6_N输入接口，为槽位间的所述相邻总线中的左临差分总线6的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的数据信号。
和/或
所述第五接口为FPGA_GA输入接口，用于输入所述底板发送给每个槽位上的所述标准板卡的槽位标号信息。
通过本实施例完善了标准板卡的FPGA芯片的接口作用。
在本发明提出的一种多板卡系统内部互联接口测试方法的第八实施例中，基于第二实施例，所述第一间隔时隙的计算方法，包括如下步骤：
步骤S510：所述主控板卡获取所述槽位的数量
Figure 956821DEST_PATH_IMAGE007
。
具体的，本实施例中，
Figure 224992DEST_PATH_IMAGE007
优选为4。
步骤S820：所述主控板卡基于所述槽位的数量
Figure 482798DEST_PATH_IMAGE007
生成所述第一间隔时隙
Figure 568434DEST_PATH_IMAGE008
：
Figure 606797DEST_PATH_IMAGE009
，
其中，i为正整数，且
Figure 288445DEST_PATH_IMAGE010
，
Figure 666337DEST_PATH_IMAGE008
表示第i个所述标准板卡对应的所述第一间隔时隙，单位为毫秒；A为标准间隔时隙，且为常数，单位为毫秒，本实施例中取值为1毫秒。
具体的，本实施例中，第一个标准板卡、第二个标准板卡、第三个标准板卡和第四个标准板卡对应的第一间隔时隙均为2.5毫秒。
那么第一个标准板卡在发送4次数据信号的情况下（将第一次发送数据信号的时间点标记为0毫秒时刻），则4次数据信号的发送时刻分别为0毫秒时刻、2.5毫秒时刻、5毫秒时刻和7.5毫秒时刻；第二个标准板卡在发送4次数据信号的情况下（将第一次发送数据信号的时间点标记为0.1毫秒时刻），则4次数据信号的发送时刻分别为0.1毫秒时刻、2.6毫秒时刻、5.1毫秒时刻和7.6毫秒时刻；第三个标准板卡在发送4次数据信号的情况下（将第一次发送数据信号的时间点标记为0.2毫秒时刻），则4次数据信号的发送时刻分别为0.2毫秒时刻、2.7毫秒时刻、5.2毫秒时刻和7.7毫秒时刻；第四个标准板卡在发送4次数据信号的情况下（将第一次发送数据信号的时间点标记为0.3毫秒时刻），则4次数据信号的发送时刻分别为0.3毫秒时刻、2.8毫秒时刻、5.3毫秒时刻和7.8毫秒时刻。
本实施例中，主控板卡是于不同时刻向各标准板卡发送第一个数据信号的（向不同的标准板卡发送第一个数据信号的时间间隔小于第一间隔时隙的
Figure 532662DEST_PATH_IMAGE011
，本实施例中为0.1毫秒），这样可以使得主控板卡向4个标准板卡发送数据信号的动作依次错开，从而使得各标准板卡的接收数据信号的时间点不会出现重合，从而避免标准板卡接收到不与自身对应的数据信号。
此外，相比于传统技术中，先对第一个标准板卡进行测试，当第一个标准板卡测试完成后再对第二标准板卡进行测试，当第二个标准板卡测试完成后再对第三标准板卡进行测试，依次类推；本实施例的方法将向各标准板卡发送测试数据的动作依次错开并同步进行，能够提高测试速度。
在本发明提出的一种多板卡系统内部互联接口测试方法的第九实施例中，基于第八实施例，所述第一预设次数
Figure 182955DEST_PATH_IMAGE012
的计算方法，包括如下步骤：
步骤S910：所述主控板卡基于所述槽位的数量
Figure 792928DEST_PATH_IMAGE013
生成所述第一预设次数
Figure 25326DEST_PATH_IMAGE012
：
Figure 203498DEST_PATH_IMAGE014
，
其中，D为常数，且为正整数，取值大于10，本实施例中取12。
具体的，本公式的目的，在于将第一预设次数的取值和槽位的数量建立反比例关系，即当槽位的数量越多时，第一预设次数越少，因当槽位越到时，需要测试的槽位和标准板卡就越多，那么需要相应的减少第一预设次数从而平衡测试时长，从而保证整个测试所耗费的时间不会过多；具体的，本实施例中的槽位为4个，那么计算可得到第一预设次数为4。
在本发明提出的一种多板卡系统内部互联接口测试方法的第十实施例中，基于第二实施例，所述机箱还设置有与所述上位机通信连接的状态灯；所述状态灯的数量和所述标准板卡的数量一致（本实施例中，状态灯的数量为4个），且所述状态灯和所述标准板卡一一对应；所述上位机能控制所述状态灯的启停；步骤S120，还包括如下步骤：
步骤S1010：所述上位机将未获取到所述第一预设次数个自身生成的所述数据信号的所述标准板卡标记为异常板卡。
具体的，上位机将未获取到第一预设次数个自身生成的数据信号的标准板卡标记为异常板卡，即只要没有全部获取到第一预设次数个数据信号，那么就说明出现了数据丢失，那么对应的标准板卡就是异常板卡。
步骤S1020：所述上位机控制所述正常板卡对应的所述状态灯常亮。
具体的，上位机控制正常板卡对应的状态灯常亮，以提醒操作人员该正常板卡对应的ST-BUS总线通信正常。
步骤S830：所述上位机控制所述异常板卡对应的所述状态灯闪烁。
具体的，上位机控制异常板卡对应的状态灯闪烁，以提醒操作人员该异常板卡对应的ST-BUS总线通信异常。
本发明还提出一种多板卡系统内部互联接口测试系统，本测试系统应用如上述中任一项所述的多板卡系统内部互联接口测试方法；所述系统包括标准板卡、机箱和上位机；所述机箱包括主控板卡和底板；所述主控板卡与所述底板通信连接；所述上位机通信连接于所述底板；所述底板上设置有至少2个槽位；每个所述槽位内分别用于设置所述标准板卡；所述标准板卡能获取并发送至少2种通信信号。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种多板卡系统内部互联接口测试方法，其特征在于，应用于多板卡系统内部互联接口测试系统；所述测试系统包括标准板卡、机箱和上位机；所述机箱包括主控板卡和底板；所述主控板卡与所述底板通信连接；所述上位机通信连接于所述底板；所述底板上设置有至少2个槽位；每个所述槽位内分别用于设置所述标准板卡；所述标准板卡能获取并发送至少2种通信信号；所述方法，包括：
在各所述标准板卡分别嵌入对应的所述槽位时，使所述标准板卡和所述底板建立通信连接；
通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行所述预设类型的通信信号的测试；
通过所述上位机对相邻所述槽位之间进行预设类型的通信信号的测试。
2.根据权利要求1所述的一种多板卡系统内部互联接口测试方法，其特征在于，每一所述槽位设置有用于与所述主控板卡和对应的所述标准板卡通信的ST-BUS总线；通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行所述预设类型的通信信号的测试，包括：
所述上位机控制所述主控板卡基于ST-BUS通信协议生成指定传输速率的帧时钟信号，并生成位同步信号，并将所述帧时钟信号和所述位同步信号通过所述ST-BUS总线发送至所有的所述标准板卡，其中，所述ST-BUS通信协议的速率为所述指定速率，帧速率、时隙以及每个时隙传输的数据位数与所述指定速率对应；
每个所述标准板卡基于接收到的所述帧时钟信号和所述位同步信号生成数据信号，并将所述数据信号发送至所述主控板卡，其中，所述数据信号和所述标准板卡一一对应；
所述主控板卡基于每个所述数据信号为每一所述标准板卡生成对应的第一间隔时隙和第一预设次数，并将每个所述标准板卡生成的所述数据信号按所述第一预设次数间隔通过所述ST-BUS总线返回至对应的所述标准板卡，且返回间隔为对应的所述第一间隔时隙；
所述标准板卡基于对应的所述第一间隔时隙获取所述数据信号；
所述上位机将获取到了所述第一预设次数个自身生成的所述数据信号的所述标准板卡标记为正常板卡；
所述上位机将所述正常板卡和所述主控板卡之间的所述ST-BUS总线标记为正常ST-BUS总线。
3.根据权利要求1所述的一种多板卡系统内部互联接口测试方法，其特征在于，相邻的所述槽位之间设置有相邻通信总线；通过所述上位机对相邻所述槽位之间进行预设类型的通信信号的测试，包括：
将进行测试的2个相邻的所述槽位分别标记为第一槽位和第二槽位，并将嵌入所述第一槽位的所述标准板卡标记为第一板卡，将嵌入所述第二槽位的所述标准板卡标记为第二板卡；
所述主控板卡基于ST-BUS通信协议，生成测试数据，其中，所述测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据均为约定数据；
所述上位机控制所述第一板卡通过所述第一槽位和所述相邻通信总线向所述第二槽位发送所述测试数据；
所述上位机控制所述第二板卡从所述第二槽位获取所述测试数据；
所述上位机判断所述第二板卡获取到的所述测试数据的起始数据、以及自所述起始数据开始，每隔预设个数时隙的数据是否均为约定数据；
若是，生成表述所述第一槽位和所述第二槽位之间的所述相邻通信总线通信正常的结果。
4.根据权利要求1所述的一种多板卡系统内部互联接口测试方法，其特征在于，所述通过所述上位机和所述底板，使所述主控板卡和所述标准板卡之间进行所述预设类型的通信信号的测试，还包括：
所述上位机生成卫星时统脉冲信号，并将所述卫星时统脉冲信号发送至所有的所述标准板卡；
所述标准板卡获取所述卫星时统脉冲信号，并判断所述卫星时统脉冲信号的相邻脉冲之间的时间间隔是否为设定时长；
若是，所述上位机生成所述主控板卡和所述标准板卡之间的卫星时统通信信号正常的测试结果。
5.根据权利要求2所述的一种多板卡系统内部互联接口测试方法，其特征在于，所述标准板卡包括FPGA芯片；所述方法，还包括：
所述主控板卡通过所述底板及所述槽位向所述标准板卡发送槽位编号信息；
所述FPGA芯片分析所述槽位编号信息的信号高低，以确定所述槽位的编号。
6.根据权利要求5所述的一种多板卡系统内部互联接口测试方法，其特征在于，所述FPGA芯片具有多种接口，以使得所述能获取并发送预设类型的通信信号；所述FPGA芯片的接口包括用于测试所述主控板卡和所述标准板卡之间的ST-BUS总线是否正常的第一接口组、用于测试标准板卡的卫星时统脉冲信号和TOD脉冲信号的第二接口组、用于驱动外部LED灯的第三接口组、用于测试所述槽位间的所述相邻通信总线是否正常的第四接口组和用于获取槽位的编号的第五接口。
7.根据权利要求6所述的一种多板卡系统内部互联接口测试方法，其特征在于，所述第一接口组包括：clk输入接口，用于输入外部晶振时钟，频率为49.152MHz；st_clk_in输入接口，用于输入所述主控板卡基于所述ST-BUS总线发送的所述帧时钟信号，频率为8.192MHz；st_fs_in输入接口，用于输入所述主控板卡基于所述ST-BUS总线发送的位同步信号，在第一个同步时钟下拉低，其余时间为高；st_dout_in输入接口，用于输入主控板卡基于所述ST-BUS总线发送的所述数据信号，所述标准板卡通过槽位的编号与所述第一间隔时隙获取对应的所述数据信号；st_clk2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的帧时钟信号，频率为8.192MHz；st_fs2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的位同步信号，在第一个同步时钟下拉低，其余时间为高；st_dout2_in输入接口，用于输入主控后插板基于所述ST-BUS总线发送的数据信号，所述测试板卡通过槽位的编号与约定的时隙获取对应的数据信号；st_in输出接口，用于输出所述标准板卡发送至主控板卡的所述数据信号；
和/或
所述第二接口组包括：PPS_R输入接口，用于输入外部输入的PPS测试脉冲信号；TOD_R输入接口，用于输入外部输入的TOD测试脉冲信号；PPS_D输出接口，用于若通过槽位的编号判断所述标准板卡为卫星时统板卡，则输出PPS测试脉冲信号；TOD_D输出接口，用于若通过槽位的编号判断标准板卡为卫星时统板卡，则发送TOD测试脉冲信号；
和/或
所述第三接口组包括：led_ST-BUS输出接口，用于驱动外部LED，常亮表示所述ST-BUS总线链路正常；led_PPS输出接口，用于驱动外部LED，常亮表示PPS信号链路正常；led_TOD输出接口，用于驱动外部LED，常亮表示TOD信号链路正常；led_diflr输出接口，用于驱动外部LED，常亮表示相邻槽位间所述相邻总线链路正常；led_jilian输出接口，用于驱动外部LED，常亮表示多机箱级联链路正常；
和/或
所述第四接口组包括：
FPGA_DIFR1_P输出接口，为槽位间的所述相邻总线中的右临差分总线1的P端，用于基于ST-BUS总线向相邻的右边槽位发送帧时钟信号； FPGA_DIFR1_N输出接口，为槽位间的所述相邻总线中的右临差分总线1的N端，用于基于ST-BUS总线向相邻的右边槽位发送帧时钟信号；FPGA_DIFR2_P输出接口，为槽位间的所述相邻总线中的右临差分总线2的P端，用于基于ST-BUS总线向相邻的右边槽位发送位同步信号；FPGA_DIFR2_N输出接口，为槽位间的所述相邻总线中的右临差分总线2的N端，用于基于ST-BUS总线向相邻的右边槽位发送位同步信号；FPGA_DIFR3_P输出接口，为槽位间的所述相邻总线中的右临差分总线3的P端，用于基于ST-BUS总线向相邻的右边槽位发送数据信号；FPGA_DIFR3_N输出接口，为槽位间的所述相邻总线中的右临差分总线3的N端，用于基于ST-BUS总线向相邻的右边槽位发送数据信号；FPGA_DIFR4_P输入接口，为槽位间的所述相邻总线中的右临差分总线4的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的帧时钟信号；FPGA_DIFR4_N输入接口，为槽位间的所述相邻总线中的右临差分总线4的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的帧时钟信号；FPGA_DIFR5_P输入接口，为槽位间的所述相邻总线中的右临差分总线5的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的位同步信号；FPGA_DIFR5_N输入接口，为槽位间的所述相邻总线中的右临差分总线5的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的位同步信号；FPGA_DIFR6_P输入接口，为槽位间的所述相邻总线中的右临差分总线6的P端，用于基于ST-BUS总线接收相邻的右边槽位发送的数据信号；FPGA_DIFR6_N输入接口，为槽位间的所述相邻总线中的右临差分总线6的N端，用于基于ST-BUS总线接收相邻的右边槽位发送的数据信号；FPGA_DIFL1_P输出接口，为槽位间的所述相邻总线中的左临差分总线1的P端，用于基于ST-BUS总线向相邻的左边槽位发送帧时钟信号； FPGA_DIFL1_N输出接口，为槽位间的所述相邻总线中的左临差分总线1的N端，用于基于ST-BUS总线向相邻的左边槽位发送帧时钟信号；FPGA_DIFL2_P输出接口，为槽位间的所述相邻总线中的左临差分总线2的P端，用于基于ST-BUS总线向相邻的左边槽位发送位同步信号；FPGA_DIFL2_N输出接口，为槽位间的所述相邻总线中的左临差分总线2的N端，用于基于ST-BUS总线向相邻的左边槽位发送位同步信号；FPGA_DIFL3_P输出接口，为槽位间的所述相邻总线中的左临差分总线3的P端，用于基于ST-BUS总线向相邻的左边槽位发送数据信号；FPGA_DIFL3_N输出接口，为槽位间的所述相邻总线中的左临差分总线3的N端，用于基于ST-BUS总线向相邻的左边槽位发送数据信号；FPGA_DIFL4_P输入接口，为槽位间的所述相邻总线中的左临差分总线4的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的帧时钟信号；FPGA_DIFL4_N输入接口，为槽位间的所述相邻总线中的左临差分总线4的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的帧时钟信号；FPGA_DIFL5_P输入接口，为槽位间的所述相邻总线中的左临差分总线5的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的位同步信号；FPGA_DIFL5_N输入接口，为槽位间的所述相邻总线中的左临差分总线5的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的位同步信号；FPGA_DIFL6_P输入接口，为槽位间的所述相邻总线中的左临差分总线6的P端，用于基于ST-BUS总线接收相邻的左边槽位发送的数据信号；FPGA_DIFL6_N输入接口，为槽位间的所述相邻总线中的左临差分总线6的N端，用于基于ST-BUS总线接收相邻的左边槽位发送的数据信号；
和/或
所述第五接口为FPGA_GA输入接口，用于输入所述底板发送给每个槽位上的所述标准板卡的槽位标号信息。
8.根据权利要求2所述的一种多板卡系统内部互联接口测试方法，其特征在于，所述第一间隔时隙的计算方法，包括：
所述主控板卡获取所述槽位的数量
Figure 14385DEST_PATH_IMAGE001
；
所述主控板卡基于所述槽位的数量
Figure 134788DEST_PATH_IMAGE001
生成所述第一间隔时隙
Figure 383367DEST_PATH_IMAGE002
：
Figure 981838DEST_PATH_IMAGE003
，
其中，i为正整数，且
Figure 265052DEST_PATH_IMAGE004
，
Figure 556356DEST_PATH_IMAGE002
表示第i个所述标准板卡对应的所述第一间隔时隙，单位为毫秒；A为标准间隔时隙，且为常数，单位为毫秒。
9.根据权利要求8所述的一种多板卡系统内部互联接口测试方法，其特征在于，所述第一预设次数
Figure 26652DEST_PATH_IMAGE005
的计算方法，包括：
所述主控板卡基于所述槽位的数量
Figure 688534DEST_PATH_IMAGE001
生成所述第一预设次数
Figure 826255DEST_PATH_IMAGE005
：
Figure 288460DEST_PATH_IMAGE006
，
其中，D为常数，且为正整数，取值大于10。
10.一种多板卡系统内部互联接口测试系统，其特征在于，应用如权利要求1-9中任一项所述的多板卡系统内部互联接口测试方法；所述测试系统包括标准板卡、机箱和上位机；所述机箱包括主控板卡和底板；所述主控板卡与所述底板通信连接；所述上位机通信连接于所述底板；所述底板上设置有至少2个槽位；每个所述槽位内分别用于设置所述标准板卡；所述标准板卡能获取并发送至少2种通信信号。
CN202110743984.2A 2021-07-01 2021-07-01 一种多板卡系统内部互联接口测试方法及系统 Active CN113259205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110743984.2A CN113259205B (zh) 2021-07-01 2021-07-01 一种多板卡系统内部互联接口测试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110743984.2A CN113259205B (zh) 2021-07-01 2021-07-01 一种多板卡系统内部互联接口测试方法及系统

Publications (2)

Publication Number Publication Date
CN113259205A true CN113259205A (zh) 2021-08-13
CN113259205B CN113259205B (zh) 2021-12-03

Family

ID=77190379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110743984.2A Active CN113259205B (zh) 2021-07-01 2021-07-01 一种多板卡系统内部互联接口测试方法及系统

Country Status (1)

Country Link
CN (1) CN113259205B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113848850A (zh) * 2021-09-24 2021-12-28 北京德为智慧科技有限公司 一种bsp板卡总线接口测试方法、装置及存储介质
CN113885672A (zh) * 2021-10-26 2022-01-04 广东安朴电力技术有限公司 一种机箱板卡配置方法、系统及mmc系统控保机箱

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160203659A1 (en) * 2013-05-22 2016-07-14 Air China Limited Apparatus and Method for Testing Aircraft Message Trigger Logics
CN109143033A (zh) * 2018-09-05 2019-01-04 上海微小卫星工程中心 一种整星接口自动化测试系统
CN109342929A (zh) * 2018-11-12 2019-02-15 卡斯柯信号有限公司 一种cvc-200t硬件智能测试系统及方法
CN109765818A (zh) * 2019-01-05 2019-05-17 深圳市金凯博自动化测试有限公司 一种基于lan总线的数据采集控制系统
CN111913906A (zh) * 2020-06-24 2020-11-10 济南浪潮高新科技投资发展有限公司 用于3U PXIe测控机箱扩展的级联板卡及扩展测控机箱的方法
CN212255570U (zh) * 2020-01-13 2020-12-29 湖南博匠信息科技有限公司 开放式板卡测试平台
CN112285530A (zh) * 2020-09-28 2021-01-29 西南电子技术研究所（中国电子科技集团公司第十研究所） Vpx高速信号板通用测试装置
CN213240360U (zh) * 2020-10-23 2021-05-18 国信军创(岳阳)六九零六科技有限公司 一种标准3u板卡测试工装

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160203659A1 (en) * 2013-05-22 2016-07-14 Air China Limited Apparatus and Method for Testing Aircraft Message Trigger Logics
CN109143033A (zh) * 2018-09-05 2019-01-04 上海微小卫星工程中心 一种整星接口自动化测试系统
CN109342929A (zh) * 2018-11-12 2019-02-15 卡斯柯信号有限公司 一种cvc-200t硬件智能测试系统及方法
CN109765818A (zh) * 2019-01-05 2019-05-17 深圳市金凯博自动化测试有限公司 一种基于lan总线的数据采集控制系统
CN212255570U (zh) * 2020-01-13 2020-12-29 湖南博匠信息科技有限公司 开放式板卡测试平台
CN111913906A (zh) * 2020-06-24 2020-11-10 济南浪潮高新科技投资发展有限公司 用于3U PXIe测控机箱扩展的级联板卡及扩展测控机箱的方法
CN112285530A (zh) * 2020-09-28 2021-01-29 西南电子技术研究所（中国电子科技集团公司第十研究所） Vpx高速信号板通用测试装置
CN213240360U (zh) * 2020-10-23 2021-05-18 国信军创(岳阳)六九零六科技有限公司 一种标准3u板卡测试工装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113848850A (zh) * 2021-09-24 2021-12-28 北京德为智慧科技有限公司 一种bsp板卡总线接口测试方法、装置及存储介质
CN113848850B (zh) * 2021-09-24 2024-08-20 北京德为智慧科技有限公司 一种bsp板卡总线接口测试方法、装置及存储介质
CN113885672A (zh) * 2021-10-26 2022-01-04 广东安朴电力技术有限公司 一种机箱板卡配置方法、系统及mmc系统控保机箱
CN113885672B (zh) * 2021-10-26 2024-04-16 广东安朴电力技术有限公司 一种机箱板卡配置方法、系统及mmc系统控保机箱

Also Published As

Publication number Publication date
CN113259205B (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
CN113259205B (zh) 一种多板卡系统内部互联接口测试方法及系统
CN110784259B (zh) 一种基于pam4的一体化光模块误码测试仪
CN110377553A (zh) 一种检测硬盘背板与主板port对应关系的方法及装置
CN115296965B (zh) 降低延时的Retimer均衡配置方法、系统及装置
CN112306146B (zh) 一种多pxie机箱内awg板卡输出波形同步的装置及方法
CN116340073B (zh) 测试方法、装置及系统
CN106776414A (zh) 数据传输装置及方法、喷墨打印系统
US9219561B2 (en) Method and apparatus for multiplexing and demultiplexing multi-channel signals and system for transmitting multi-channel signals
CN115657646B (zh) 一种can控制器的测试方法及装置
CN115663549B (zh) 多接口转换装置及车辆
CN113891537B (zh) 通过电脑模拟数字调光协议时序逻辑的方法、装置及介质
JP2003204369A (ja) 信号送受信装置、回路、およびループバックテスト方法
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
CN113645088B (zh) 网卡ncsi信号的自动调节方法、系统、装置及介质
CN114301991B (zh) 通信方法、设备、系统及计算机可读存储介质
CN108535629B (zh) 一种以太网电路测试系统及方法
CN210270888U (zh) 一种单总线通信电路
CN206470748U (zh) 数据传输装置及喷墨打印系统
CN114416629B (zh) 一种共享串口的通讯电路及通讯方法
CN114942866B (zh) Lin主测试装置
CN117251403B (zh) 一种spi协议主从设备的通讯模式配置方法及装置
CN112636826B (zh) 具有oam功能的光模块的测试系统及测试方法
CN113407470B (zh) 少针脚型接口和通用异步收发器接口复用方法、装置、设备
CN212660174U (zh) 网卡和网络设备
CN217740141U (zh) 具有信号转换功能的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant