CN113228248A - 制造用于正面图像传感器的衬底的方法 - Google Patents
制造用于正面图像传感器的衬底的方法 Download PDFInfo
- Publication number
- CN113228248A CN113228248A CN201980085606.0A CN201980085606A CN113228248A CN 113228248 A CN113228248 A CN 113228248A CN 201980085606 A CN201980085606 A CN 201980085606A CN 113228248 A CN113228248 A CN 113228248A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- semiconductor layer
- electrically insulating
- carrier substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000007669 thermal treatment Methods 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- -1 helium ions Chemical class 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 22
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种制造用于正面图像传感器的衬底的方法，所述方法包括：‑提供包括待转移的半导体层(3a)的供体衬底(30)，‑提供半导体载体衬底(1)，‑使供体衬底(30)与载体衬底(1)结合，电绝缘层(2)位于结合界面处，‑将半导体层(3a)转移至载体衬底(1)，‑将气体离子(40)经由经转移的半导体层(3a)和电绝缘层(2)注入到载体衬底(1)中，‑在注入之后，在经转移的半导体层(3a)上外延生长附加半导体层(3b)。
Description
技术领域
本发明涉及一种制造用于正面图像传感器的衬底的方法。
背景技术
绝缘体上半导体结构(特别是绝缘体上硅(SOI)衬底)是用于制造正面图像传感器的有利衬底。
SOI衬底从其背面到其正面具有由掺杂至一定程度的硅制成的载体衬底、被称为“埋氧化物层”(通常称为首字母缩略词“BOX”)的氧化硅层和被称为活性硅层的层(具有的掺杂可不同于载体衬底的掺杂)。光电二极管(每个光电二极管限定图像传感器的一个像素)的矩阵阵列设置在活性层中。
在一些应用中，埋氧化物层选择为相对较薄(即厚度小于100nm，特别是在20nm至50nm之间)，从而通过使像素经由背面发生偏置来发挥电容器的介电的作用。载体衬底位于埋氧化物层下方的部分被偏置为与活性层的电压不同的电压，这使得介电层和活性层之间的界面被钝化。施加到载体衬底位于埋氧化物层下方的部分的电压取决于该层的厚度。施加的电位差与埋氧化物层的厚度成比例：埋氧化物层越薄，施加的电位差越小。
该埋氧化物层的另一个功能为防止收集由在穿过每个像素的过程中未被吸收的光子在载体衬底中的再结合而产生的寄生信号(防止串扰)，应理解根据所选择的厚度，埋氧化物层可以仅部分地反射和/或吸收入射光子。
制造图像传感器的方法的一个缺点是其对金属污染非常敏感。具体地，SOI衬底本身和像素在制造过程中都可能会暴露于金属。这种暴露特别导致在活性层内存在金属原子。然而，即使在低浓度下，金属原子(特别是铜原子)也可能导致不可接受的图像传感器性能损失。具体地，金属原子能够与由像素中俘获的光子产生的电荷发生相互作用，并对其收集性能产生负面影响。
为了克服该缺点，已知的做法是在SOI衬底内形成用于俘获金属原子的层。
因此文献US 6,083,324描述了通过离子注入气体种类然后进行适于由经注入的离子形成微气泡或沉淀物的热处理来在SOI衬底的活性层中形成俘获层。这些微气泡或沉淀物形成金属原子的俘获位点。然而，由于俘获层在像素中形成空穴和界面，因此该俘获层可能会干扰光子通过像素的轨迹，并对图像传感器的电学性能产生负面影响。
文献US 2010/0090303描述了在载体衬底中形成俘获层。更具体地，当使用SmartCutTM层转移技术形成SOI衬底时，制造SOI衬底的方法包括以下步骤：
-提供覆盖有氧化硅层的硅供体衬底，所述氧化硅层旨在形成BOX并包括限定薄硅层的弱化区域；
-提供载体衬底，其中已通过离子注入形成俘获层；
-通过氧化物层使供体衬底和载体衬底相结合；
-沿弱化区域分离供体衬底，从而将薄硅层和氧化物层转移至载体衬底；
-在经转移的薄层的顶部外延生长附加硅层，直到获得图像传感器的活性层的期望厚度。
然而，如果埋氧化物层非常薄，则为了形成俘获层而进行离子注入的载体衬底的表面状态的品质不足以提供良好的结合保持，这是该方法的显著缺点，特别是在结合薄氧化物(例如针对近红外正面图像传感器的氧化物)的情况下。
发明内容
因此，仍然需要在用于形成正面图像传感器的绝缘体上半导体结构的载体衬底中形成俘获区域，同时确保活性层和载体衬底之间的良好粘合。
为此，本发明提出了一种制造用于正面图像传感器的衬底的方法，所述方法包括：
提供包括待转移的半导体层的供体衬底；
提供半导体载体衬底；
使供体衬底与载体衬底结合，电绝缘层位于结合界面处；
将半导体层转移至载体衬底；
将气体离子穿过经转移的半导体层和电绝缘层注入到载体衬底中；
在所述注入之后，在经转移的半导体层的顶部外延生长附加半导体层。
有利地，所述方法包括在适于由经注入的气体离子形成空穴的温度下进行的热处理，所述空穴形成用于俘获载体衬底中的金属原子的层。
根据一个实施方案，所述热处理在外延生长附加半导体层的过程中进行。
优选地，俘获层中空穴的密度大于或等于1015个空穴/cm3。
根据一个实施方案，每个半导体层均为硅层。
根据一个实施方案，电绝缘层为氧化硅层。
可替选地，电绝缘层由介电材料和/或金属材料的叠层构成。
优选地，电绝缘层的厚度在5nm至400nm之间，优选在30nm至150nm之间。
优选地，气体离子包括氦离子。
根据一个实施方案，半导体层的转移包括：
-在供体衬底中形成弱化区域，从而限定待转移的所述半导体层；
-在结合之后，沿弱化区域分离供体衬底。
本发明还涉及一种制造正面图像传感器的方法，所述方法包括使用上述方法制造衬底，经转移的半导体层和附加半导体层共同形成所述图像传感器的活性层，和在所述活性层中形成多个电隔离沟槽，以限定多个像素。
附图说明
通过参考附图的以下详细说明显示出本发明的其它特征和优点，在附图中：
-图1A为根据本发明的一个实施方案的图像传感器的SOI衬底的截面图；
-图1B为根据图1A的一个变体的衬底的截面图；
-图2示意性地示出了将原子种类注入到供体衬底中，从而形成在此处限定待转移的半导体层的弱化区域；
-图3示意性地示出了图2的经弱化的供体衬底与载体衬底的结合；
-图4示意性地示出了将半导体层转移至载体衬底，从而形成SOI结构；
-图5示意性地示出了将氦注入到图4的SOI结构中；
-图6示出了在图1的衬底中形成电隔离沟槽之后获得的衬底，从而分隔(individualiser)图像传感器的每个像素，所述衬底预先经受了再外延步骤；
-图7显示了由透射电子显微镜产生的图5的衬底的一部分的图像(右侧图像是左侧图像的放大图)；
-图8是与图7的图像相比，在对衬底施加额外的热处理之后由透射电子显微镜产生的图5的衬底的一部分的图像；
-图9显示了通过二次离子质谱法(SIMS)进行的铜浓度测量，其说明了铜在图5的衬底内的扩散，该测量叠加在由透射电子显微镜产生的所述衬底的一部分的图像上；
-图10显示了铜浓度的SIMS测量，其示出了铜在与图5的衬底相同但没有俘获层的衬底内的扩散；
-图11显示了铜浓度的SIMS测量，其示出了铜在图5的衬底内的扩散。
为了使附图更清楚，各个层没有按比例绘制。从一个附图至另一个附图相同的附图标记用于表示相同或具有相同功能的元件。
具体实施方式
图1A示出了根据本发明的一个实施方案的图像传感器的SOI衬底。
所述衬底从其背面至其正面连续地包括载体衬底1、电绝缘层2和被称为活性层的半导体层3，所述活性层旨在用于形成图像传感器的像素。
用于俘获金属原子的层4设置在载体衬底1的一定深度处，其无需与电绝缘层2接触。如下文将详细描述的，所述层4包括在热处理的作用下由注入到载体衬底中的气体离子形成的空穴。所述俘获层4中空穴的密度有利地大于或等于1015个空穴/cm3。所述空穴能够俘获SOI衬底中存在的位于电绝缘层2附近的金属原子，所述金属原子可能会对传感器的正确操作产生负面影响。这些原子可以最初存在于载体衬底1和/或活性层3中，并在热处理的作用下扩散通过SOI衬底，直到到达俘获这些原子的俘获层4。
载体衬底有利地为硅衬底，特别是单晶硅衬底。
电绝缘层2可以为氧化硅层，其是绝缘体上硅衬底的领域中的常规绝缘体。
可替选地，电绝缘层可以由多种介电材料和/或金属材料的叠层构成，例如所谓的“ONO”(即氧化物-氮化物-氧化物)叠层。有利地选择所述叠层的组成材料，使得与具有相同总厚度的氧化硅层相比增加电绝缘层在红外中的反射率。优选地，金属层封装在两个介电层之间，从而防止活性层的任何金属污染。这能够避免在活性层和电绝缘层之间的界面处产生电缺陷，并避免活性层的半导体材料与图像传感器的金属组分的再结合(这可能会掺杂活性层)。
根据图1B示出的一个特定的实施方案，电绝缘层2包括介于两个氧化硅层21，23之间的氮化硅层22。设置在载体衬底1侧的层21的厚度在50nm至500nm之间，设置在活性层3侧的层23的厚度在5nm至50nm之间，层22的厚度在10nm至100nm之间。该电绝缘层的优点在于，与具有相同厚度的图1A的衬底的氧化硅层相比，其能够更好地反射透过活性层3的光子。
特别有利地，无论电绝缘层2由一种材料构成还是由多种材料构成，所述电绝缘层2均较薄，即其厚度在5nm至400nm之间，优选在30nm至150nm之间。该层不会阻挡金属原子(特别是铜原子)的扩散。因此，无需如文献US 2010/0090303所述局部破坏电绝缘层以使原子通过。
活性层有利地为单晶。如图1示意性所示，活性层3通过堆叠第一层3a和附加层3b而形成，所述层3b通过在层3a的顶部外延而制造，然后将其作为晶种层。层3a和3b的材料有利地表现出相似的晶格参数和热膨胀系数，这能够在外延生长层3b时尽可能地减少层3b内晶体缺陷的形成。根据一个优选的实施方案，层3a和3b由相同的材料(通常为硅或硅-锗)构成。层3a和/或3b可以被掺杂。
层3的厚度通常大于或等于1μm。
现将参考图2至图5描述基于Smart CutTM方法制造图1A的衬底的方法。
参考图2，提供了覆盖有电绝缘层2的供体衬底30。电绝缘层可以通过热氧化供体衬底的材料和/或通过沉积一个或多个介电层和/或金属层而形成。通过将原子种类注入至供体衬底30(通过箭头表示)而形成限定待转移的半导体层3a的弱化区域。为此目的而注入的原子种类有利地包括氢和/或氦。
参考图3，供体衬底30结合至载体衬底1，电绝缘层2位于结合界面处。
参考图4，沿弱化区域31分离供体衬底30，从而将半导体层3a转移至载体衬底1。
参考图5，将气体(例如氦)离子穿过半导体层3a和电绝缘层2注入到载体衬底1中。本领域技术人员能够限定注入参数，特别是剂量和注入能量，从而使所述气体离子40集中在载体衬底1的厚度的层中。作为指示，在1E16个原子/cm2和5E17个原子/cm2之间的剂量适于获得至少为10E15个空穴/cm3的空穴密度。注入能量通常在几keV至120keV之间。本领域技术人员将根据离子必须穿过的层的厚度来选择合适的能量，以使所述离子集中在电绝缘层下方的载体衬底中。
然后进行热处理，以由经注入的气体离子形成空穴，从而形成用于俘获金属原子的层。通常来说，该处理涉及将衬底加热至在850℃至1200℃之间的温度，持续时间在30分钟至180分钟之间。该热处理可以作为所述方法的特定步骤进行。然而，可以有利地使用所述方法中其它步骤的热预算，例如完成SOI衬底的步骤(例如用于平滑或修复缺陷的退火)或为了在经转移的层3a的顶部生长附加半导体层3b而进行的外延步骤。
作为上述Smart CutTM方法的替代方法，可以在将供体衬底结合至载体衬底之后，通过从与结合界面相对的面使供体衬底变薄(例如，通过刻蚀)来转移半导体层，直到获得经转移的半导体层的期望厚度。在这种情况下，无需形成弱化区域。
在将供体衬底结合至载体衬底之后而不是在将供体衬底结合至载体衬底之前(如文献US 2010/0090303所述)形成俘获层能够确保待结合的表面具有最佳品质，从而确保两个衬底之间的粘合良好(即使在电绝缘层较薄的情况下)。此外，在附加半导体层的外延之前注入气体离子能够尽可能地降低注入能量并避免损坏活性层。
参考图6，通过在经转移的层3a的顶部外延生长附加半导体层3b，直到获得活性层3的期望厚度。如上所述，该外延的热预算可以用于形成旨在形成俘获层4的空穴。然后，穿过活性层3并向下至电绝缘层2来形成沟槽，所述沟槽5填充有介电材料，从而电隔离图像传感器的像素。
实验结果
生产例如图5所示的SOI衬底，并且通过将一部分所述SOI衬底加热至950℃的温度持续40分钟以由经注入的气体离子形成空穴来形成俘获层(参见图7)。
然后所述衬底经受包括用于俘获金属原子的层的SOI衬底可能经受的热处理，以检查俘获层是否稳定并保持运作，甚至在经受具有高热预算的热处理之后(参见图8)。假定在1100℃下处理2小时的热预算是能够保持空穴层的俘获性质的最大热预算。该热预算与完成步骤和可能的外延相兼容。
图7显示了在进行用于形成空穴的热处理之后，由透射电子显微镜产生的图5的衬底的一部分的图像(右侧图像是左侧图像的放大图)。在载体衬底1内，可以看到布置在形成用于俘获金属原子的层的层4中的空穴。在所示实施例中，层4的厚度为179nm，并且其埋在载体衬底1和电绝缘层2之间的界面下方205nm的深度处。
图8是与图7的图像相比，在对衬底施加额外的热处理之后由透射电子显微镜产生的图5的衬底的一部分的图像，所述热处理在1100℃的温度下进行，持续时间小于或等于2小时。在载体衬底1的厚度中，在气体离子的注入深度处，可以看到布置在形成用于俘获金属原子的层的层4中的空穴。
图9显示了通过二次离子质谱法(SIMS)进行的图5衬底中的铜浓度测量，该测量叠加在由透射电子显微镜产生的所述衬底的一部分的图像上。为了进行该测量，在半导体层3a的顶部沉积铜层，并进行热处理(800℃，2小时)以使铜原子扩散到衬底中。考虑到铜在硅和氧化硅中的物理扩散性质，选择该热处理是为了确保该元素完全分散到材料中。因此，该测量反映了铜原子穿过电绝缘层2并被俘获层4俘获的能力。因此，虽然层3a中铜原子的浓度为约1.1E11个原子/cm3且电绝缘层中的铜原子的浓度为约1.8E9个原子/cm3，但是曲线显示在层4中在铜原子的浓度为约2.3E13个原子/cm3处具有峰。层4下方的铜原子的浓度非常低。
图10和图11显示了与图5的衬底相同且分别不具有和具有俘获层4的衬底内的铜浓度的SIMS测量。为了进行该测量，在载体衬底1的背面沉积铜层，并进行热处理(800℃，2小时)以使铜原子扩散到衬底中。在图10(没有俘获层)的情况下，在电绝缘层下方的载体衬底1中观察到高浓度的铜原子(峰P1)，并在所述层的自由表面附近的经转移的层中观察到高浓度的铜原子(峰P2)。在图11(存在根据本发明的俘获层)的情况下，观察到集中在俘获层中的铜原子浓度峰P3。
参考文献
US 6,083,324
US 2010/0090303
Claims (11)
1.一种制造用于正面图像传感器的衬底的方法，所述方法包括：
-提供包括待转移的半导体层(3a)的供体衬底(30)；
-提供半导体载体衬底(1)；
-使供体衬底(30)与载体衬底(1)结合，电绝缘层(2)位于结合界面处；
-将半导体层(3a)转移至载体衬底(1)；
-将气体离子(40)穿过经转移的半导体层(3a)和电绝缘层(2)注入到载体衬底(1)中；
-在所述注入之后，在经转移的半导体层(3a)的顶部外延生长附加半导体层(3b)。
2.根据权利要求1所述的方法，所述方法包括在适于由经注入的气体离子形成空穴的温度下进行的热处理，所述空穴形成用于俘获载体衬底(1)中的金属原子的层(4)。
3.根据权利要求2所述的方法，其中，所述热处理在外延生长附加半导体层(3b)的过程中进行。
4.根据权利要求2和3中任一项所述的方法，其中，俘获层(4)中空穴的密度大于或等于1015个空穴/cm3。
5.根据权利要求1至4中任一项所述的方法，其中，每个半导体层(3a、3b)均为硅层。
6.根据权利要求1至5中任一项所述的方法，其中，电绝缘层(2)为氧化硅层。
7.根据权利要求1至6中任一项所述的方法，其中，电绝缘层(2)由介电材料和/或金属材料的叠层(21、22、23)构成。
8.根据权利要求1至7中任一项所述的方法，其中，电绝缘层(2)的厚度在5nm至400nm之间，优选在30nm至150nm之间。
9.根据权利要求1至8中任一项所述的方法，其中，气体离子(40)包括氦离子。
10.根据权利要求1至9中任一项所述的方法，其中，半导体层(3a)的转移包括：
-在供体衬底中形成弱化区域(31)，从而限定待转移的所述半导体层；
-在结合之后，沿弱化区域(31)分离供体衬底(30)。
11.制造正面图像传感器的方法，所述方法包括使用根据权利要求1至10中任一项所述的方法制造衬底，经转移的半导体层(3a)和附加半导体层(3b)共同形成所述图像传感器的活性层，和在所述活性层中形成多个电隔离沟槽(5)，以限定多个像素。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1874134A FR3091000B1 (fr) | 2018-12-24 | 2018-12-24 | Procede de fabrication d’un substrat pour un capteur d’image de type face avant |
| FR1874134 | 2018-12-24 | ||
| PCT/FR2019/053281 WO2020136344A1 (fr) | 2018-12-24 | 2019-12-23 | Procede de fabrication d'un substrat pour un capteur d'image de type face avant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113228248A true CN113228248A (zh) | 2021-08-06 |
Family
ID=67956837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980085606.0A Pending CN113228248A (zh) | 2018-12-24 | 2019-12-23 | 制造用于正面图像传感器的衬底的方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US20220059603A1 (zh) |
| EP (1) | EP3903341B1 (zh) |
| JP (1) | JP7392243B2 (zh) |
| KR (1) | KR20210104876A (zh) |
| CN (1) | CN113228248A (zh) |
| FR (1) | FR3091000B1 (zh) |
| IL (1) | IL284308B2 (zh) |
| SG (1) | SG11202106829WA (zh) |
| TW (1) | TWI810422B (zh) |
| WO (1) | WO2020136344A1 (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083324A (en) * | 1998-02-19 | 2000-07-04 | Silicon Genesis Corporation | Gettering technique for silicon-on-insulator wafers |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| CN1522461A (zh) * | 2001-06-28 | 2004-08-18 | �����ɷ� | 半导体材料的膜或层、及制造该膜或层的方法 |
| US20080070340A1 (en) * | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
| CN101258591A (zh) * | 2005-09-08 | 2008-09-03 | Soi科技公司 | 制造绝缘体上半导体型异质结构的方法 |
| US20110207295A1 (en) * | 2008-10-30 | 2011-08-25 | Didier Landru | Method of detaching semi-conductor layers at low temperature |
| US20120119336A1 (en) * | 2009-05-07 | 2012-05-17 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing bonded wafer |
| CN104051478A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | Bsi图像传感器件的新型背面结构 |
| US20150132923A1 (en) * | 2011-11-30 | 2015-05-14 | Soitec | Process for fabricating a heterostructure limiting the formation of defects |
| US20170338143A1 (en) * | 2014-11-18 | 2017-11-23 | SunEdison Semiconductor Limited (UEN201334 164) | A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
| WO2018130781A1 (fr) * | 2017-01-11 | 2018-07-19 | Soitec | Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat |
| CN108598105A (zh) * | 2018-06-26 | 2018-09-28 | 矽照光电（厦门）有限公司 | 一种柔性有源彩色显示模块生产方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3171322B2 (ja) * | 1997-03-11 | 2001-05-28 | 日本電気株式会社 | Ｓｏｉ基板およびその製造方法 |
| JP4910275B2 (ja) | 2004-09-21 | 2012-04-04 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2010062452A (ja) | 2008-09-05 | 2010-03-18 | Sumco Corp | 半導体基板の製造方法 |
| JP2010114409A (ja) | 2008-10-10 | 2010-05-20 | Sony Corp | Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
| JP2011014673A (ja) * | 2009-07-01 | 2011-01-20 | Panasonic Corp | Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法 |
| US8614112B2 (en) * | 2010-10-01 | 2013-12-24 | Omnivision Technologies, Inc. | Method of damage-free impurity doping for CMOS image sensors |
| FR2974944B1 (fr) * | 2011-05-02 | 2013-06-14 | Commissariat Energie Atomique | Procédé de formation d'une fracture dans un matériau |
| JP5696081B2 (ja) * | 2012-03-23 | 2015-04-08 | 株式会社東芝 | 固体撮像装置 |
| EP3410486B1 (en) * | 2017-06-02 | 2022-08-24 | ams AG | Resonant cavity enhanced image sensor |
-
2018
- 2018-12-24 FR FR1874134A patent/FR3091000B1/fr active Active
-
2019
- 2019-12-23 KR KR1020217023211A patent/KR20210104876A/ko unknown
- 2019-12-23 CN CN201980085606.0A patent/CN113228248A/zh active Pending
- 2019-12-23 EP EP19848983.3A patent/EP3903341B1/fr active Active
- 2019-12-23 WO PCT/FR2019/053281 patent/WO2020136344A1/fr unknown
- 2019-12-23 JP JP2021535055A patent/JP7392243B2/ja active Active
- 2019-12-23 SG SG11202106829WA patent/SG11202106829WA/en unknown
- 2019-12-23 TW TW108147236A patent/TWI810422B/zh active
- 2019-12-23 US US17/418,148 patent/US20220059603A1/en active Pending
- 2019-12-23 IL IL284308A patent/IL284308B2/en unknown
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US6083324A (en) * | 1998-02-19 | 2000-07-04 | Silicon Genesis Corporation | Gettering technique for silicon-on-insulator wafers |
| CN1522461A (zh) * | 2001-06-28 | 2004-08-18 | �����ɷ� | 半导体材料的膜或层、及制造该膜或层的方法 |
| CN101258591A (zh) * | 2005-09-08 | 2008-09-03 | Soi科技公司 | 制造绝缘体上半导体型异质结构的方法 |
| US20080070340A1 (en) * | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
| US20110207295A1 (en) * | 2008-10-30 | 2011-08-25 | Didier Landru | Method of detaching semi-conductor layers at low temperature |
| US20120119336A1 (en) * | 2009-05-07 | 2012-05-17 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing bonded wafer |
| US20150132923A1 (en) * | 2011-11-30 | 2015-05-14 | Soitec | Process for fabricating a heterostructure limiting the formation of defects |
| CN104051478A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | Bsi图像传感器件的新型背面结构 |
| US20170338143A1 (en) * | 2014-11-18 | 2017-11-23 | SunEdison Semiconductor Limited (UEN201334 164) | A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
| WO2018130781A1 (fr) * | 2017-01-11 | 2018-07-19 | Soitec | Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat |
| CN108598105A (zh) * | 2018-06-26 | 2018-09-28 | 矽照光电（厦门）有限公司 | 一种柔性有源彩色显示模块生产方法 |
Non-Patent Citations (1)
| Title |
|---|
| P.SIFFERT: "硅技术的发展和未来", 28 February 2009, 冶金工业出版社, pages: 129 - 135 * |
Also Published As
| Publication number | Publication date |
|---|---|
| IL284308B1 (en) | 2023-11-01 |
| JP7392243B2 (ja) | 2023-12-06 |
| EP3903341A1 (fr) | 2021-11-03 |
| IL284308B2 (en) | 2024-03-01 |
| JP2022515096A (ja) | 2022-02-17 |
| EP3903341B1 (fr) | 2023-01-18 |
| FR3091000A1 (fr) | 2020-06-26 |
| TWI810422B (zh) | 2023-08-01 |
| US20220059603A1 (en) | 2022-02-24 |
| SG11202106829WA (en) | 2021-07-29 |
| KR20210104876A (ko) | 2021-08-25 |
| TW202101545A (zh) | 2021-01-01 |
| WO2020136344A1 (fr) | 2020-07-02 |
| FR3091000B1 (fr) | 2020-12-04 |
| IL284308A (en) | 2021-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157300B2 (en) | Fabrication of thin film germanium infrared sensor by bonding to silicon wafer | |
| US20110031576A1 (en) | Solid-state imaging device and manufacturing method thereof | |
| US20140151802A1 (en) | Semiconductor Device Having SSOI Substrate | |
| US11552123B2 (en) | Front-side type image sensors | |
| US20060163688A1 (en) | Multiple layer structure for substrate noise isolation | |
| US5270221A (en) | Method of fabricating high quantum efficiency solid state sensors | |
| CN112055895A (zh) | 具有由于逆压电效应而受拉伸应力的二极管的光电器件 | |
| CN113808914A (zh) | 将半导体衬底减薄至高均匀性的方法以及半导体衬底 | |
| US20050217566A1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
| KR20190104202A (ko) | 프론트 사이드 타입 이미저를 위한 기판 및 이러한 기판의 제조 방법 | |
| US9520441B2 (en) | Method for electronically pinning a back surface of a back-illuminated imager fabricated on a UTSOI wafer | |
| TWI761422B (zh) | 用於前側型成像器之基材及製造該基材之方法 | |
| CN113228248A (zh) | 制造用于正面图像传感器的衬底的方法 | |
| US7205624B2 (en) | Self-aligned implanted waveguide detector | |
| US20090256224A1 (en) | Integrated circuit comprising mirrors buried at different depths | |
| FR3035265A1 (fr) | Procede de fabrication de transistors soi pour une densite d'integration accrue | |
| KR100709645B1 (ko) | 방사 경화된 가시성 ｐ-ｉ-ｎ 검출기 | |
| US20100159628A1 (en) | Manufacturing method of image sensor of vertical type | |
| KR102666552B1 (ko) | 전면 이미지 센서 및 이러한 이미지 센서를 제조하기 위한 프로세스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |