CN113225150B - 多通道传输装置 - Google Patents

多通道传输装置 Download PDF

Info

Publication number
CN113225150B
CN113225150B CN202010277869.6A CN202010277869A CN113225150B CN 113225150 B CN113225150 B CN 113225150B CN 202010277869 A CN202010277869 A CN 202010277869A CN 113225150 B CN113225150 B CN 113225150B
Authority
CN
China
Prior art keywords
clock
input clock
selected input
transmitters
spread spectrum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010277869.6A
Other languages
English (en)
Other versions
CN113225150A (zh
Inventor
陈彦中
张家祥
杜玟珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113225150A publication Critical patent/CN113225150A/zh
Application granted granted Critical
Publication of CN113225150B publication Critical patent/CN113225150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种多通道传输装置。多通道传输装置包括时钟产生器和多个发送器。时钟产生器产生输入时钟。发送器分别基于展频时钟操作。发送器中的每一个包括相位旋转器。相位旋转器提供多个位的选择信号和内插信号。相位旋转器根据选择信号选择输入时钟中的两个作为第一选定输入时钟和第二选定输入时钟，且根据内插信号、第一选定输入时钟以及第二选定输入时钟产生展频时钟。

Description

多通道传输装置
技术领域
本发明大体上涉及一种传输装置。具体地说，本发明涉及一种具有低电磁干扰(electromagnetic interference，EMI)的多通道传输装置。
背景技术
一般来说，传输装置基于时钟执行数据传输。在某些情况下，关于传输装置具有多个发送器，例如数十个发送器或数百个发送器。当多个发送器基于相同时钟执行数据传输时，可对由发送器的同步操作引起的电磁干扰(EMI)的功率辐射进行求和。来自EMI的功率辐射量与发送器的数目正相关。因此，当发送器基于时钟的相同时序执行数据传输时，EMI的功率辐射可超出EMI的规范。
因此，如何降低具有多个发送器的传输装置的EMI的功率辐射是目前在技术上需要研究的重要主题。
发明内容
本发明涉及一种具有低电磁干扰(EMI)的多通道传输装置。
本发明提供一种多通道传输装置。多通道传输装置包括时钟产生器和多个发送器。时钟产生器配置成产生多个输入时钟。发送器耦接到时钟产生器，且配置成分别基于展频时钟操作。多个发送器中的每一个包括相位旋转器。相位旋转器配置成提供多个位的选择信号和内插信号。相位旋转器根据选择信号选择多个输入时钟中的两个作为第一选定输入时钟和第二选定输入时钟，且根据内插信号、第一选定输入时钟以及第二选定输入时钟产生展频时钟。由多个发送器产生的多个展频时钟的频率偏移范围彼此并不完全相同。
相应地，发送器分别提供展频时钟。另外，由发送器产生的展频时钟的频率偏移范围彼此并不完全相同。发送器并不同步地执行数据传输。因此，多通道传输装置的EMI的功率辐射符合EMI的规范。
为了使前述内容更容易理解，以下详细地描述伴有附图的若干实施例。
附图说明
包括附图以提供对本公开的进一步理解，且附图并入在本说明书中并且构成本说明书的一部分。附图说明本公开的示范性实施例，并与描述一起用于解释本发明的原理。
图1示出根据本发明的实施例的多通道传输装置的框图；
图2示出根据本发明的实施例的相位旋转器的框图；
图3示出根据本发明的实施例的相位偏移的图；
图4示出根据本发明的实施例的展频时钟的时序图。
附图标号说明
100：多通道传输装置；
110：时钟产生器；
120_1、120_2、120_n：发送器；
121、121_1、121_2、121_n：相位旋转器；
1212：多路复用器；
1214：相位插入器；
1216：状态控制器；
CK1、CK2、CK3、CK4：输入时钟；
f、FC：频率；
n：数目；
Q1、Q2、Q3、Q4：象限；
SCK1：第一选定输入时钟；
SCK2：第二选定输入时钟；
SITP、SITP1、SITP2、SITPn：内插信号；
SSC、SSC1、SSC2、SSCn：展频时钟；
SSEL、SSEL1：选择信号；
t：时间
α：常数。
具体实施方式
为了使本发明更易于理解，下文描述实施例作为展示本公开实际上可以实现的实例。本文所提供的实施例仅用于说明性目的，而非限制本发明的范围。此外，只要可能，相同附图标号在附图和实施例的描述中用以指代相同或相似部分。
参看图1，图1示出根据本发明的实施例的多通道传输装置的框图。在本实施例中，多通道传输装置100包括时钟产生器110和发送器120_1、发送器120_2、...以及发送器120_n。在本实施例中，时钟产生器110可由锁相环路(phase-locked loop，PLL)电路实施。时钟产生器110产生输入时钟CK1、输入时钟CK2、输入时钟CK3以及输入时钟CK4。发送器120_1、发送器120_2、...以及发送器120_n耦接到时钟产生器110。发送器120_1、发送器120_2、...以及发送器120_n分别基于展频时钟SSC1、展频时钟SSC2、...以及扩展频时钟SSCn操作。举例来说，传输器120_1基于展频时钟SSC1操作。传输器120_2基于展频时钟SSC2操作，依此类推。在本实施例中，时钟产生器110产生四个输入时钟(输入时钟CK1、输入时钟CK2、输入时钟CK3以及输入时钟CK4)。在一些实施例中，输入时钟的数目可大于四个。本发明的输入时钟的数目并不以实施例本实施例为限。
在本实施例中，发送器120_1、发送器120_2、...以及发送器120_n中的每一个包括相位旋转器。在本实施例中，发送器120_1包括相位旋转器121_1。传输器120_2包括相位旋转器121_2，依此类推。举例来说，相位旋转器121_1提供多个位的选择信号SSEL1和内插信号SITP1。相位旋转器121_2提供多个位的选择信号SSEL2和内插信号SITP2。相位旋转器121_n提供多个位的选择信号SSELn和内插信号SITPn。关于相位旋转器121_1，相位旋转器121_1根据选择信号SSEL1选择输入时钟CK1、输入时钟CK2、输入时钟CK3以及输入时钟CK4中的两个作为第一选定输入时钟和第二选定输入时钟。相位旋转器121_1根据内插信号SITP1、第一选定输入时钟以及第二选定输入时钟产生展频时钟SSC1。在本实施例中，由发送器120_1、发送器120_2、...以及发送器120_n产生的展频时钟SSC1、展频时钟SSC2、...以及展频时钟SSCn的频率偏移范围彼此并不完全相同。在一些实施例中，由发送器120_1、发送器120_2、...以及发送器120_n产生的展频时钟SSC1、展频时钟SSC2、...以及展频时钟SSCn的频率偏移范围彼此不同。因此，发送器120_1、发送器120_2、...以及发送器120_n并不同步地执行数据传输，以便使得多通道传输装置100的EMI的功率辐射符合EMI的规范。
参看图2，图2示出根据本发明的实施例的相位旋转器的框图。在本实施例中，相位旋转器121适用于图1中的相位旋转器121_1、相位旋转器121_2、...以及相位旋转器121_n中的至少一个。相位旋转器121包括多路复用器(MUX)1212、相位插入器1214以及状态控制器1216。多路复用器1212接收多个输入时钟CK1、输入时钟CK2、输入时钟CK3以及输入时钟CK4。多路复用器1212根据选择信号SSEL依序提供输入时钟CK1、输入时钟CK2、输入时钟CK3以及输入时钟CK4中的两个作为第一选定输入时钟SCK1和第二选定输入时钟SCK2。举例来说，多路复用器1212在第一时间区间根据选择信号SSEL提供输入时钟CK1以作为第一选定输入时钟SCK1，且提供输入时钟CK2以作为第二选定输入时钟SCK2。多路复用器1212在第一时间区间之后的第二时间区间根据选择信号SSEL提供输入时钟CK2以作为第一选定输入时钟SCK1且提供输入时钟CK3以作为第二选定输入时钟SCK2，依此类推。在本实施例中，输入时钟CK1、输入时钟CK2、输入时钟CK3以及输入时钟CK4的时序彼此不同。在本实施例中，输入时钟CK1的时序领先输入时钟CK2的时序90°。输入时钟CK2的时序领先输入时钟CK3的时序90°，依此类推。因此，第一选定输入时钟SCK1与第二选定输入时钟SCK2之间的相位差实质上等于90°。
在一些实施例中，输入时钟的数目可大于4。举例来说，输入时钟的数目为5，因此输入时钟CK1的时序可领先输入时钟CK2的时序72°。输入时钟CK2的时序可领先输入时钟CK3的时序72°，依此类推。因此，第一选定输入时钟SCK1与第二选定输入时钟SCK2之间的相位差可为72°。
在本实施例中，相位插入器1214耦接到多路复用器1212。相位插入器1214接收内插信号SITP、第一选定输入时钟SCK1以及第二选定输入时钟SCK2。相位插入器1214根据内插信号SITP、第一选定输入时钟SCK1以及第二选定输入时钟SCK2产生展频时钟SSC。此外，相位插入器1214通过改变内插信号SITP来调整展频时钟SSC的相位。
在本实施例中，状态控制器1216将选择信号SSEL提供到多路复用器1212且将内插信号SITP提供到相位插入器1214。在本实施例中，状态控制器由有限状态机(finite statemachine，FSM)实施。状态控制器1216可将关于选择信号SSEL的变化的时变选择信号串流提供到多路复用器1212，且将关于内插信号SITP的变化的时变内插信号串流提供到相位插入器1214。
详细来说明，选择信号SSEL为2位信号。内插信号SITP为(n-2)位信号。数目n可以是5到7。本发明的数目n并不以本实施例为限。举例来说，选择信号具有22种变化。内插信号SITP具有23个到25种变化。因此，状态控制器1216可将选择信号SSEL的22种变化进行排列以提供时变选择信号串流。状态控制器1216可将内插信号SITP的25种变化进行排列以提供时变内插信号串流。
为了进一步解释，参看图2和图3，图3示出根据本发明的实施例的相位偏移的图。在本实施例中，多路复用器1212根据选择信号SSEL选择第一象限Q1、第二象限Q2、第三象限Q3以及第四象限Q4。图3中的第一象限Q1是由输入时钟CK1和输入时钟CK2定义的相位象限。图3中的第二象限Q2是由输入时钟CK2和输入时钟CK3定义的相位象限。图3中的第三象限Q3是由输入时钟CK3和输入时钟CK4定义的相位象限。图3中的第四象限Q4是由输入时钟CK4和输入时钟CK1定义的相位象限。在本实施例中，基于时变选择信号串流，多路复用器1212可控制象限Q1、象限Q2、象限Q3以及象限Q4的逆时针旋转以降低展频时钟SSC的频率。另一方面，基于其它时变选择信号串流，多路复用器1212可控制象限Q1、象限Q2、象限Q3以及象限Q4的顺时针旋转以增大展频时钟SSC的频率。
在本实施例中，多路复用器1212根据选择信号SSEL提供输入时钟CK1以作为第一选定输入时钟SCK1，且提供输入时钟CK2以作为第二选定输入时钟SCK2。选择第一象限Q1。在第一象限Q1中，相位插入器1214根据内插信号SITP对第一选定输入时钟SCK1和第二选定输入时钟SCK2执行内插过程以产生展频时钟SSC。相位插入器1214通过改变内插信号SITP来调整展频时钟SSC的相位。
举例来说，相位插入器1214根据内插信号SITP提供常数α。常数α小于1且大于0。在第一时间点，相位插入器1214根据内插信号SITP的第一数字代码值提供常数α＝0.95以产生展频时钟SSC，且展频时钟SSC的相位略微落后于输入时钟CK1的相位。在第二时间点，相位插入器1214根据第二时间点处的内插信号SITP的第二数字代码值提供常数α＝0.05以产生展频时钟SSC，且展频时钟SSC的相位略微领先于输入时钟CK2的相位。换句话说，常数α用于判定展频时钟SSC的转态点(上升沿和/或下降沿)。在本实施例中，展频时钟SSC的频率可随着常数α减小而下降。换句话说，相位插入器1214根据内插信号SITP产生展频时钟SSC，且根据内插信号串流(不同内插信号SITP)调整展频时钟SSC的频率。
基于以上教示内容，相位旋转器121可通过改变来自状态控制器1216的时变选择信号串流和时变内插信号串流来产生不同展频时钟SSC。
参看图1和图4，图4示出根据本发明的实施例的展频时钟的时序图。在本实施例中，发送器120_1、发送器120_2、...以及发送器120_n的状态控制器彼此并不完全相同。举例来说，由传输器120_1的状态控制器所提供的内插信号SITP的位数不同于由传输器120_2的状态控制器所提供的内插信号SITP的位数。举例来说，由发送器120_1的状态控制器所提供的时变选择信号串流不同于由传输器120_n的状态控制器所提供的时变选择信号串流。举例来说，由传输器120_2的状态控制器所提供的时变内插信号串流不同于由传输器120_n的状态控制器所提供的时变内插信号串流。在一些实施例中，发送器120_1、发送器120_2、...以及发送器120_n的状态控制器彼此不同。
在本实施例中，由于发送器120_1、发送器120_2、...以及发送器120_n的状态控制器时变选择信号串流和时变内插信号串流彼此并不完全相同，因此展频时钟SSC1、展频时钟SSC2、...以及展频时钟SSCn彼此并不完全相同。举例来说，频率FC是输入时钟CK1、输入时钟CK2、输入时钟CK3以及输入时钟CK4的中心频率。频率FC可为1千兆赫(GHz)。展频时钟SSC1的频率偏移范围为百万分之50(即，50ppm)。展频时钟SSC1的扩频时段为2.5微秒。展频时钟SSC2的频率偏移范围为百万分之75(即，75ppm)。展频时钟SSC2的扩频时段为4微秒。展频时钟SSC3的频率偏移范围为百万分之65(即，65ppm)。展频时钟SSC3的扩频时段为1.82微秒。因此，发送器120_1、发送器120_2、...以及发送器120_n并不同步地执行数据传输。多通道传输装置的EMI的功率辐射符合EMI的规范。
综上所述，多通道传输装置的发送器分别提供展频时钟。由发送器产生的展频时钟的频率偏移范围彼此并不完全相同。发送器并不同步地执行数据传输。因此，多通道传输装置的EMI的功率辐射符合EMI的规范。
对本领域的技术人员将显而易见的是，可在不脱离本公开的范围或精神的情况下对所公开的实施例作出各种修改和变化。鉴于前述内容，希望本公开涵盖修改和变化，只要所述修改和变化属于所附权利要求和其等效物的范围内。

Claims (10)

1.一种多通道传输装置，包括：
时钟产生器，配置成产生多个输入时钟；以及
多个发送器，耦接到所述时钟产生器，且配置成分别基于展频时钟操作，其中所述多个发送器中的每一个包括：
相位旋转器，配置成根据选择信号选择所述多个输入时钟中的两个作为第一选定输入时钟和第二选定输入时钟，以及根据内插信号、所述第一选定输入时钟以及所述第二选定输入时钟产生展频时钟，其中所述相位旋转器包括：
状态控制器，配置成提供所述选择信号和所述内插信号，组合所述选择信号的多个变化以提供时变选择信号串流，且组合所述内插信号的多个变化以提供时变内插信号串流，其中所述相位旋转器通过改变所述时变选择信号串流和所述时变内插信号串流来产生不同展频时钟，
其中由所述多个发送器产生的多个展频时钟的频率偏移范围彼此并不完全相同。
2.根据权利要求1所述的多通道传输装置，其中所述多个展频时钟的频率偏移范围彼此不同。
3.根据权利要求1所述的多通道传输装置，其中所述第一选定输入时钟与所述第二选定输入时钟之间的相位差小于或等于90°。
4.根据权利要求1所述的多通道传输装置，其中所述时钟产生器是由锁相环路电路来实施。
5.根据权利要求1所述的多通道传输装置，其中所述状态控制器是由有限状态机来实施。
6.根据权利要求1所述的多通道传输装置，其中由所述多个发送器中的第一发送器的第一状态控制器所提供的第一内插信号的位数不同于由所述多个发送器中的第二发送器的第二状态控制器所提供的第二内插信号的位数。
7.根据权利要求1所述的多通道传输装置，其中由所述多个发送器中的第一发送器的第一状态控制器所提供的时变选择信号串流不同于由所述多个发送器中的第二发送器的第二状态控制器所提供的时变选择信号串流。
8.根据权利要求1所述的多通道传输装置，其中由所述多个发送器中的第一发送器的第一状态控制器所提供的时变内插信号串流不同于由所述多个发送器中的第二发送器的第二状态控制器所提供的时变内插信号串流。
9.根据权利要求1所述的多通道传输装置，其中所述相位旋转器包括：
多路复用器，配置成接收所述多个输入时钟，且根据所述选择信号依序提供所述输入时钟中的两个作为所述第一选定输入时钟和所述第二选定输入时钟。
10.根据权利要求9所述的多通道传输装置，其中所述相位旋转器还包括：
相位插入器，耦接到所述多路复用器，配置成接收所述内插信号、所述第一选定输入时钟以及所述第二选定输入时钟，根据所述内插信号、所述第一选定输入时钟以及所述第二选定输入时钟产生所述展频时钟，且通过改变所述内插信号来调整所述展频时钟的所述相位。
CN202010277869.6A 2020-02-06 2020-04-10 多通道传输装置 Active CN113225150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/784,196 US10892794B1 (en) 2020-02-06 2020-02-06 Multi-channel transmission device
US16/784,196 2020-02-06

Publications (2)

Publication Number Publication Date
CN113225150A CN113225150A (zh) 2021-08-06
CN113225150B true CN113225150B (zh) 2022-10-04

Family

ID=74066955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010277869.6A Active CN113225150B (zh) 2020-02-06 2020-04-10 多通道传输装置

Country Status (3)

Country Link
US (1) US10892794B1 (zh)
CN (1) CN113225150B (zh)
TW (1) TWI744857B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604967A (zh) * 2008-06-12 2009-12-16 智原科技股份有限公司 扩频时钟产生器与扩频时钟产生方法
CN102035506A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 时钟产生电路、收发器以及时钟产生方法
CN110447146A (zh) * 2016-12-21 2019-11-12 英特尔公司 无线通信技术、装置和方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556141B2 (ja) * 1989-08-23 1996-11-20 日本ビクター株式会社 スペクトル拡散通信方式
US6697350B2 (en) * 1995-06-30 2004-02-24 Interdigital Technology Corporation Adaptive vector correlator for spread-spectrum communications
US6580746B2 (en) * 2001-04-09 2003-06-17 Qualcomm Incorporated System and method for acquiring a received signal in a spread spectrum device
US6658043B2 (en) * 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
KR100712527B1 (ko) * 2005-08-18 2007-04-27 삼성전자주식회사 지터를 감소시킨 분산 스펙트럼 클럭 발생기
US7787515B2 (en) * 2006-02-14 2010-08-31 Agere Systems Inc. Method and apparatus for generation of asynchronous clock for spread spectrum transmission
US9857476B2 (en) * 2006-04-28 2018-01-02 Telecommuncation Systems, Inc. GNSS long-code acquisition, ambiguity resolution, and signal validation
JP4562787B2 (ja) * 2008-07-30 2010-10-13 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
US8270552B1 (en) * 2009-02-26 2012-09-18 Maxim Integrated Products, Inc. System and method for transferring data from non-spread clock domain to spread clock domain
JP2011041121A (ja) * 2009-08-17 2011-02-24 Renesas Electronics Corp 送受信装置およびその動作方法
US8774249B2 (en) * 2009-09-23 2014-07-08 Marvell World Trade Ltd. Spread-spectrum clock acquisition and tracking
US8817841B2 (en) * 2009-11-03 2014-08-26 Maxim Integrated Products, Inc. System and method of controlling modulation frequency of spread-spectrum signal
US8493107B2 (en) * 2010-07-27 2013-07-23 Mediatek Inc. Clock generator for generating output clock having non-harmonic relationship with input clock and related clock generating method thereof
CN102377413B (zh) * 2010-08-09 2014-01-01 奇景光电股份有限公司 展频时钟系统及其展频时钟产生器
JP5792582B2 (ja) * 2011-10-17 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置、受信機、送信機、送受信機及び通信システム
US9071407B2 (en) * 2012-05-02 2015-06-30 Ramnus Inc. Receiver clock test circuitry and related methods and apparatuses
JP5926125B2 (ja) * 2012-06-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
WO2015172372A1 (en) * 2014-05-16 2015-11-19 Lattice Semiconductor Corporation Fractional-n phase locked loop circuit
US9207693B1 (en) * 2014-05-29 2015-12-08 Infineon Technologies Ag Method and apparatus for compensating PVT variations
US9312910B1 (en) * 2015-04-15 2016-04-12 Global Unichip Corporation Multi-channel transceiver
JP6351542B2 (ja) * 2015-05-27 2018-07-04 キヤノン株式会社 回路基板、および表示装置
US9432079B1 (en) * 2015-06-10 2016-08-30 Rajendra Kumar Frequency hopped frequency modulation spread spectrum (FHFMSS) multiple accessing communication systems and methods
US10256968B1 (en) * 2017-07-26 2019-04-09 Xilinx, Inc. Systems and methods for clock and data recovery

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604967A (zh) * 2008-06-12 2009-12-16 智原科技股份有限公司 扩频时钟产生器与扩频时钟产生方法
CN102035506A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 时钟产生电路、收发器以及时钟产生方法
CN110447146A (zh) * 2016-12-21 2019-11-12 英特尔公司 无线通信技术、装置和方法

Also Published As

Publication number Publication date
CN113225150A (zh) 2021-08-06
TWI744857B (zh) 2021-11-01
US10892794B1 (en) 2021-01-12
TW202131631A (zh) 2021-08-16

Similar Documents

Publication Publication Date Title
US9520883B2 (en) Frequency detection circuit and reception circuit
EP1277304B1 (en) High-speed serial data transceiver systems and related methods
US9735787B2 (en) Frequency synthesizer with dynamic phase and pulse-width control
US7777534B2 (en) Fraction-N frequency divider and method thereof
CN112042125A (zh) 用于锁相环路中精细控制相位/频率偏移的方法和电路
EP2202910A1 (en) Clock data recovery circuit
EP2122436B1 (en) Device and method for synchronizing the states of a plurality of sequential processing units
US20020057118A1 (en) Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator
US6031401A (en) Clock waveform synthesizer
CN113098506B (zh) 分频电路、分频方法及锁相环
US6538483B2 (en) Method and apparatus for data sampling
US8686776B2 (en) Phase rotator based on voltage referencing
US8259774B2 (en) Spread spectrum clock signal generator
JP3566686B2 (ja) 逓倍クロック生成回路
US5546434A (en) Dual edge adjusting digital phase-locked loop having one-half reference clock jitter
CN113225150B (zh) 多通道传输装置
WO2013189954A1 (en) Polar modulator
WO2002071682A1 (en) Method and apparatus for adjusting the clock delay in systems with multiple integrated circuits
US10666420B1 (en) Time Processing Technology
US7202750B2 (en) Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith
US8867696B2 (en) Fractional frequency divider
US11437985B1 (en) Duty cycle correction circuit
EP3985876A1 (en) Fractional-n phase-locked loop and sliced charge pump control method thereof
JPH1032489A (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
US10979208B1 (en) Digital time processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant