CN113225065B - 一种可配置采样电路的实现装置 - Google Patents

一种可配置采样电路的实现装置 Download PDF

Info

Publication number
CN113225065B
CN113225065B CN202110475857.9A CN202110475857A CN113225065B CN 113225065 B CN113225065 B CN 113225065B CN 202110475857 A CN202110475857 A CN 202110475857A CN 113225065 B CN113225065 B CN 113225065B
Authority
CN
China
Prior art keywords
sampling
flip
input
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110475857.9A
Other languages
English (en)
Other versions
CN113225065A (zh
Inventor
李娜
陈雷
张永波
刘佳敏
车德亮
李林
张奇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202110475857.9A priority Critical patent/CN113225065B/zh
Publication of CN113225065A publication Critical patent/CN113225065A/zh
Application granted granted Critical
Publication of CN113225065B publication Critical patent/CN113225065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种可配置采样电路的实现装置，通过配置采样模式控制信号s_con和采样使能信号s_en实现对输入数据din的采样操作，装置实现结构简单，采用同步时钟设计，便于时序检查与验证，面积小，功耗低，便于在芯片上实现，增强了嵌入式应用的实用性；利用本发明对数据采样时，处理流程简单，易于控制，提供一种可配置采样数据的方法；该装置可根据采样精度的需要，方便地产生一次采样数据或三次采样数据满足应用的需求。因此本发明是可配置采样电路实现的理想结构。

Description

一种可配置采样电路的实现装置
技术领域
本发明涉及一种可配置采样电路的实现装置，属于计算机技术领域。
背景技术
在计算机控制系统中，串行通信是实现主机与外设或主机之间数据传输的重要接口电路，简单易用，传输线少，成本低，应用普遍；传统的异步串口数据采样通常是由多数表决逻辑实现，但在实际应用中，需要高效的数据采样。随着通信技术的进步，计算机系统可在一个芯片上实现，数据采样电路也被集成在片上，如何对片上的数据采样电路进行有效的控制管理，是高性能串行通信设计中的重要内容。
发明内容
本发明的技术解决问题是：提供了一种可配置采样电路的实现装置，实现结构简单、面积小，功耗低，便于在芯片上实现，利用本发明进行数据采样时，处理流程简单，易于控制，提高了采样的效率，增强了嵌入式应用的实用性。
本发明的技术方案是：
一种可配置采样电路的实现装置，包括：数据采样模块、采样输出模块。
数据采样模块：当采样使能信号s_en有效时，产生三个采样点作为数据输出信号；当采样使能信号s_en无效时，产生一个采样点作为数据输出信号；
采样输出模块：当采样模式控制信号s_con为高电平时，数据采样三次，然后通过多数表决逻辑，输出采样数据dout；当采样模式控制信号s_con为低电平时，数据采样一次，直接输出采样数据。
所述数据采样模块，包括D触发器dff_1、D触发器dff_2、D触发器dff_3、与非门and21_1、与非门and21_2和与非门and21_3；
输入时钟信号CLK分别接触发器dff_1、触发器dff_2、D触发器dff_3、D触发器dff_4的时钟端clk；
输入复位信号rst分别接触发器dff_1、触发器dff_2、D触发器dff_3、D触发器dff_4的复位端CLR；
与非门and21_1的两个输入端分别接输入采样使能信号s_en和输入数据信号din，与非门and21_1的输出端接触发器dff_1的数据端D，触发器dff_1的输出端Q接输出信号s3端；
非门and21_2的两个输入端分别接输入采样使能信号s_en和输出信号s3端，与非门and21_2的输出端接触发器dff_2的数据端D，触发器dff_2的输出端Q接输出信号s2端；
非门and21_3的两个输入端分别接输入采样使能信号s_en和输出信号s2端，与非门and21_3的输出端接D触发器dff_3的数据端D，D触发器dff_3的输出端Q接输出端s1。
所述采样输出模块，包括D触发器dff_4、与门and31_1、与非门nand31_1、反向器inv_1、或门or31_1、或门or21_1；
输入采样控制信号s_con接反向器inv_1的输入端，与门and31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；
或门or21_1的两个输入端分别接与门and31_1的输出端和输入信号s1；
或门or31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；
与非门nand31_1的三个输入端分别接或门or31_1的输出端、输入采样使能信号s_en和or21_1的输出端；
D触发器dff_4的数据端D接与非门nand31_1的输出端，D触发器dff_4的输出端Q接输出端dout。
本发明的一种可配置采样电路的的实现方法，具有以下优点：
1)本发明的一种可配置采样电路的实现方法，采用三级采样，按照采样结果选出最终输出的采样数据，该电路结构简便；该方法根据采样模式控制选择信号，实现对数据的一次采样或三次采样，增加了采样的灵活性；采样使能信号有效时，才有动态功耗，其它时候无动态功耗，因此整体电路功耗低；该实现方法采用同步时钟设计，便于时序检查与验证，增强了嵌入式应用的实用性。
2)利用本发明进行数据采样时，只需给一位的采样模式控制选则和一位的采样使能信号，以及时钟和复位信号，就可控制电路的运行，控制流程简单。
3)根据应用需要，方便灵活的选择采样模式；增强了嵌入式应用的实用性。
附图说明
图1是一种可配置采样电路的的实现装置；
图2是数据采样模块；
图3是采样输出模块。
具体实施方式
本发明是以数据采样灵活性为设计背景。采样阶段为3级：一级采样、二级采样、三级采样。设置采样模式控制的目的就是为了减少采样的时间。
为了更清楚的理解本发明，以下结合附图对本发明作进一步的详细描述。如图1所示，本发明一种可配置采样电路的实现装置，包括：数据采样模块、采样输出模块。
数据采样模块：当采样使能信号s_en有效时，产生三个采样点作为数据输出信号s1、s2、s3；当采样使能信号s_en无效时，产生一个采样点作为数据输出信号s3；
采样输出模块：当采样模式控制信号s_con为高电平时，数据采样三次，然后通过多数表决逻辑，输出采样数据dout；当采样模式控制信号s_con为低电平时，数据采样一次，直接输出采样数据s3。
如图2所示，所述数据采样模块，包括D触发器dff_1、D触发器dff_2、D触发器dff_3、与非门and21_1、与非门and21_2和与非门and21_3；
输入时钟信号CLK分别接触发器dff_1、触发器dff_2、D触发器dff_3、D触发器dff_4的时钟端clk；
输入复位信号rst分别接触发器dff_1、触发器dff_2、D触发器dff_3、D触发器dff_4的复位端CLR；
与非门and21_1的两个输入端分别接输入采样使能信号s_en和输入数据信号din，与非门and21_1的输出端接触发器dff_1的数据端D，触发器dff_1的输出端Q接输出信号s3端；
非门and21_2的两个输入端分别接输入采样使能信号s_en和输出信号s3端，与非门and21_2的输出端接触发器dff_2的数据端D，触发器dff_2的输出端Q接输出信号s2端；
非门and21_3的两个输入端分别接输入采样使能信号s_en和输出信号s2端，与非门and21_3的输出端接D触发器dff_3的数据端D，D触发器dff_3的输出端Q接输出端s1。
如图3所示，所述采样输出模块，包括D触发器dff_4、与门and31_1、与非门nand31_1、反向器inv_1、或门or31_1、或门or21_1；
输入采样控制信号s_con接反向器inv_1的输入端，与门and31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；
或门or21_1的两个输入端分别接与门and31_1的输出端和输入信号s1；
或门or31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；
与非门nand31_1的三个输入端分别接或门or31_1的输出端、输入采样使能信号s_en和or21_1的输出端；
D触发器dff_4的数据端D接与非门nand31_1的输出端，D触发器dff_4的输出端Q接输出端dout。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (2)

1.一种可配置采样电路的实现装置，其特征在于，包括：数据采样模块、采样输出模块；
数据采样模块：当采样使能信号s_en有效时，产生三个采样点作为数据输出信号(s1、s2、s3)；当采样使能信号s_en无效时，产生一个采样点作为数据输出信号(s3)；
采样输出模块：当采样模式控制信号s_con为高电平时，数据采样三次，然后通过多数表决逻辑，输出采样数据dout；当采样模式控制信号s_con为低电平时，数据采样一次，直接输出采样数据(s3)；
所述数据采样模块，包括D触发器dff_1、D触发器dff_2、D触发器dff_3、与非门and21_1、与非门and21_2和与非门and21_3；
输入时钟信号CLK分别接触发器dff_1、触发器dff_2、D触发器dff_3、D触发器dff_4的时钟端clk；
输入复位信号rst分别接触发器dff_1、触发器dff_2、D触发器dff_3、D触发器dff_4的复位端CLR；
与非门and21_1的两个输入端分别接输入采样使能信号s_en和输入数据信号din，与非门and21_1的输出端接触发器dff_1的数据端D，触发器dff_1的输出端Q接输出信号s3端；
非门and21_2的两个输入端分别接输入采样使能信号s_en和输出信号s3端，与非门and21_2的输出端接触发器dff_2的数据端D，触发器dff_2的输出端Q接输出信号s2端；
非门and21_3的两个输入端分别接输入采样使能信号s_en和输出信号s2端，与非门and21_3的输出端接D触发器dff_3的数据端D，D触发器dff_3的输出端Q接输出端s1。
2.根据权利要求1所述的一种可配置采样电路的实现装置，其特征在于，所述采样输出模块，包括D触发器dff_4、与门and31_1、与非门nand31_1、反向器inv_1、或门or31_1、或门or21_1；
输入采样控制信号s_con接反向器inv_1的输入端，与门and31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；
或门or21_1的两个输入端分别接与门and31_1的输出端和输入信号s1；
或门or31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；
与非门nand31_1的三个输入端分别接或门or31_1的输出端、输入采样使能信号s_en和or21_1的输出端；
D触发器dff_4的数据端D接与非门nand31_1的输出端，D触发器dff_4的输出端Q接输出端dout。
CN202110475857.9A 2021-04-29 2021-04-29 一种可配置采样电路的实现装置 Active CN113225065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110475857.9A CN113225065B (zh) 2021-04-29 2021-04-29 一种可配置采样电路的实现装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110475857.9A CN113225065B (zh) 2021-04-29 2021-04-29 一种可配置采样电路的实现装置

Publications (2)

Publication Number Publication Date
CN113225065A CN113225065A (zh) 2021-08-06
CN113225065B true CN113225065B (zh) 2022-11-04

Family

ID=77090439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110475857.9A Active CN113225065B (zh) 2021-04-29 2021-04-29 一种可配置采样电路的实现装置

Country Status (1)

Country Link
CN (1) CN113225065B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102546084B (zh) * 2010-12-27 2015-06-17 北京国睿中数科技股份有限公司 异步串行通信数据接收时的抗干扰纠错采样系统和方法
CN203149557U (zh) * 2013-02-01 2013-08-21 中国科学院近代物理研究所 基于fpga的容错异步串行收发器装置
WO2015094289A1 (en) * 2013-12-19 2015-06-25 Intel Corporation Apparatus for recovering data using blind oversampling
CN111650992B (zh) * 2020-06-03 2023-03-14 中国民航大学 一种适用于三模冗余电路的多比特数据跨时钟域同步电路
CN112612542A (zh) * 2020-12-21 2021-04-06 北京时代民芯科技有限公司 一种新型启动交换芯片的实现装置

Also Published As

Publication number Publication date
CN113225065A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US10318468B2 (en) FPGA-based interface signal remapping method
CN203909710U (zh) 一种适用于SoC芯片的多功能低电平复位电路
CN102999467A (zh) 基于fpga实现的高速接口与低速接口转换电路及方法
CN108736897B (zh) 应用于高速接口物理层芯片的并串转换电路及装置
CN111147045A (zh) 一种超导电路的清零方法及系统
CN103164375A (zh) 通过pci总线与计算机进行通信的多通道数模转换装置
CN203224620U (zh) 基于超高速usb的雷达数据采集装置
CN113225065B (zh) 一种可配置采样电路的实现装置
CN103873031A (zh) 非时钟触发寄存器
CN110765066B (zh) 一种片上系统
CN102928004B (zh) 一种编码器信号实时处理系统及方法
CN111313869B (zh) 一种千兆以太网收发器的时钟切换电路
CN104184456A (zh) 用于io接口的低频多相位差分时钟树型高速低功耗串行器
CN105406839B (zh) 一种电路和电子装置
CN105373506A (zh) 一种基于pcie总线的usb接口及实现方法
Tiwari A low power high speed dual data rate acquisition system using FPGA
Jusoh et al. An FPGA implementation of shift converter block technique on FIFO for RS232 to universal serial bus converter
CN204406394U (zh) Usb和adc接口复用电路
Zhou et al. Hardware implementation of a low power SD card controller
CN113485177A (zh) 基于fpga实现的多通道信号预处理系统及方法
CN102364452A (zh) 一种ps2接口键盘鼠标可热插拔使用的实现方法
CN102611431B (zh) 带组合逻辑通路的寄存器
CN100365639C (zh) 先进先出仿真单元及逻辑验证仿真系统
Huang Design and Implementation of IIC Interface IP Core
CN220965003U (zh) 显示电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant