CN112612542A - 一种新型启动交换芯片的实现装置 - Google Patents

一种新型启动交换芯片的实现装置 Download PDF

Info

Publication number
CN112612542A
CN112612542A CN202011521897.4A CN202011521897A CN112612542A CN 112612542 A CN112612542 A CN 112612542A CN 202011521897 A CN202011521897 A CN 202011521897A CN 112612542 A CN112612542 A CN 112612542A
Authority
CN
China
Prior art keywords
flip
gate
signal
dff
flop dff
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011521897.4A
Other languages
English (en)
Inventor
李娜
陈雷
张永波
车德亮
李林
张奇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202011521897.4A priority Critical patent/CN112612542A/zh
Publication of CN112612542A publication Critical patent/CN112612542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种新型启动交换芯片的实现装置，包括：时序控制模块，用于产生同步时钟信号、读存储器信号和当片选信号；数据存储模块，用于当片选信号和读存储器信号有效时，读取数据；数据接收模块，用于将数据并行输出至指令译码模块；指令译码模块，用于对数据进行指令译码，得到寄存器地址、设备地址和16位数据；输出控制模块，用于对寄存器地址、设备地址和16位数据进行三选一输出；输出模块，用于将输出控制模块的三选一输出转换成串行信号后输出。本发明实现结构简单、面积小，功耗低，便于在芯片上实现，利用本发明启动交换芯片时，处理流程简单，易于控制，提高了自动控制交换芯片的效率，增强了嵌入式应用的实用性。

Description

一种新型启动交换芯片的实现装置
技术领域
本发明属于计算机技术领域，尤其涉及一种新型启动交换芯片的实现装置。
背景技术
以太网技术简单易用，价格低，且带宽可不断提高，应用普遍；作为一种发展多年的计数能有效支持IP业务，通过自带协议实现路径学习，配置维护简单，支持多播，能很好地满足未来IP化的数据业务的接入与承载需要。
以太网交换机收到各个端口发来的数据包，然后将源MAC地址和目的MAC地址与系统内部的动态查找表进行比较，如果数据包的MAC层地址在查找表中，则将数据包发送给相应的目的端口。否则，将源MAC地址方在地址表中，并进行数据广播。以太网交换机自动运行的配置是一种有效的方法。如何高效、简洁的实现交以太网换机的自动运行已成为以太网交换研究的关键技术问题之一。
发明内容
本发明的技术解决问题：克服现有技术的不足，提供一种新型启动交换芯片的实现装置，实现结构简单、面积小，功耗低，便于在芯片上实现，利用本发明启动交换芯片时，处理流程简单，易于控制，提高了自动控制交换芯片的效率，增强了嵌入式应用的实用性。
为了解决上述技术问题，本发明公开了一种新型启动交换芯片的实现装置，包括：
时序控制模块，用于产生同步时钟信号、读存储器信号和当片选信号；
数据存储模块，用于当片选信号和读存储器信号有效时，将待读取单元的地址写入数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出；在对待读取单元读取完成后，内部地址指针自动增加，指向下一个待读取单元；
数据接收模块，用于将从数据存储模块接收到的数据并行输出至指令译码模块；
指令译码模块，用于对从数据接收模块接收到的数据进行指令译码，得到寄存器地址、设备地址和16位数据；
输出控制模块，用于对寄存器地址、设备地址和16位数据进行三选一输出；
输出模块，用于将输出控制模块的三选一输出转换成串行信号后输出。
在上述新型启动交换芯片的实现装置中，时序控制模块，还用于：在接收到复位信号RST后，产生起始地址信号，将起始地址信号发送至数据存储模块，以便数据存储模块根据起始地址信号对内部地址指针进行复位。
在上述新型启动交换芯片的实现装置中，时序控制模块，包括：启动控制单元和时钟产生单元；其中，启动控制单元，包括：与门and21_0、与门and21_1、与门and21_2、D触发器dff_0、D触发器dff_1、D触发器dff_2、反向器inv_0、反向器inv_1、反向器inv_2、或门or31_0、或门or31_1、或门or31_2、或门or21_0和与非门nand31_0；
同步时钟信号clk接触发器dff_0、触发器dff_1、触发器dff_2的时钟端；复位信号RST接接触发器dff_0、触发器dff_1、触发器dff_2的复位端；输入信号A和输入使能信号en分别接与门and21_0的两个输入端，与门and21_0的输出端接触发器dff_0的数据端D，触发器dff_0的输出端Q接反相器inv_0输入端；输入信号B和输入使能信号en分别接与门and21_1的两个输入端，与门and21_1的输出端接触发器dff_1的数据端D，触发器dff_1的输出端Q接反相器inv_1输入端；输入信号C和输入使能信号en分别接与门and21_2的两个输入端，与门and21_2的输出端接触发器dff_2的数据端D，触发器dff_2的输出端Q接反相器inv_2输入端；或门or31_0输入端分别接反相器inv_0的输出端、反相器inv_1的输出端和触发器dff_2的输出端Q；或门or31_1输入端分别接反相器inv_0的输出端、反相器inv_2的输出端和触发器dff_1的输出端Q；或门or31_2输入端分别接反相器inv_1的输出端、触发器dff_0的输出端Q和触发器dff_2的输出端Q；或门or21_0的输入端分别接或门or31_1输出端和输入信号D；与非门nand31_0的输入端分别接或门or31_0输出端、或门or31_2输出端和或门or21_0输出端；与非门nand31_0的输出端接输出信号out；
时钟产生单元，用于根据系统时钟产生数据存储模块的同步时钟信号。
在上述新型启动交换芯片的实现装置中，数据存储模块为串行可编程存储器；数据存储模块的端口信号包括：同步时钟信号clk、片选信号CS、数据输入信号din、数据输出信号dout；其中，当片选信号CS有效时，输入信号din的高三位为‘110’时，数据存储模块进入读操作；输入信号din的低6位为待读取单元的首地址，将输入信号din的低6位写入到数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出。
在上述新型启动交换芯片的实现装置中，数据接收模块，包括：与门and21_3、与门and21_4、与门and21_5、与门and21_6、与门and21_7、与门and21_8、与门and21_9、与门and21_10、与门and21_11、与门and21_12、与门and21_13、与门and21_14、与门and21_15、与门and21_16、与门and21_17、与门and21_18、D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18、三态门tri_0、三态门tri_1、三态门tri_2、三态门tri_3、三态门tri_4、三态门tri_5、三态门tri_6、三态门tri_7、三态门tri_8、三态门tri_9、三态门tri_10、三态门tri_11、三态门tri_12、三态门tri_13、三态门tri_14和三态门tri_15；
同步时钟信号clk接D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18的时钟端；复位信号RST接D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18的复位端；与门and21_3的两个输入端分别接输入信号shift和输入信号din，与门and21_4的两个输入端分别接输入信号shift和触发器dff_3的Q端，与门and21_5的两个输入端分别接输入信号shift和触发器dff_4的Q端，与门and21_5的两个输入端分别接输入信号shift和触发器dff_5的Q端，与门and21_17的两个输入端分别接输入信号shift和触发器dff_17的Q端，与门and21_18的两个输入端分别接输入信号shift和触发器dff_18的Q端；三态门tri_0的两个输入端分别接输入使能信号en和触发器dff_3的Q端，三态门tri_1的两个输入端分别接输入使能信号en和触发器dff_4的Q端，三态门tri_2的两个输入端分别接输入使能信号en和触发器dff_5的Q端，三态门tri_14的两个输入端分别接输入使能信号en和触发器dff_17的Q端，三态门tri_15的两个输入端分别接输入使能信号en和触发器dff_18的Q端。
在上述新型启动交换芯片的实现装置中，指令译码模块，包括：指令寄存器单元、指令译码单元和结果输出单元；按照指令格式，通过指令寄存器单元、指令译码单元和结果输出单元，对从数据存储模块接收到的数据进行取指、译码、执行和写寄存器操作，产生数据接收模块的输入信号shift和输入使能信号en，以及，产生发送至输出控制模块的输出信号en1、输出信号en2、输出信号en3、5位寄存器地址、10位设备地址和16位数据。
在上述新型启动交换芯片的实现装置中，指令译码单元，用于：
第一步：从数据存储模块接收到的数据中读取第一条16位指令码；
第二步：判断第一条16位指令码是否为全‘1’；如果是，产生数据接收模块的输入信号shift和输入使能信号en，以及，产生发送至输出控制模块的输出信号en1、输出信号en2、输出信号en3，并执行第三步；否则，结束流程；
第三步：根据第一条16位指令码的指令类型，产生5位寄存器地址、10位设备地址和16位数据；
第四步：完成第三步后，读取下一条16位指令码，进入第二步。
在上述新型启动交换芯片的实现装置中，输出控制模块，用于：
当由指令译码模块发送的输出信号en1为1时，选择输出5位寄存器地址；
当由指令译码模块发送的输出信号en2为1时，选择输出10位设备地址；
当由指令译码模块发送的输出信号en3为1时，选择输出16位数据。
在上述新型启动交换芯片的实现装置中，输出模块，包括：
寄存器地址单元，用于将一个5位寄存器地址转换成串行信号并输出；
设备地址单元，用于将一个1010位设备地址转换成串行信号并输出；
数据单元，用于将一个16位数据转换成串行信号并输出。
在上述新型启动交换芯片的实现装置中，当产生的数据接收模块的输入使能信号en为1时，表示进入外部程序启动交换芯片模式；启动控制单元在复位信号RST有效时，输出信号out为0；配置输入信号A、输入信号B、输入信号C和输入信号D，输出信号out输出3位指令码110和6位串行首地址000000。
本发明具有以下优点：
(1)本发明公开了一种新型启动交换芯片的实现装置，采用外接串行EEPROM器件，自动实现数据和指令的接收发送；该实现装置可以扩展存储容量实现大量指令和数据存储，操作简单；掉电后串行EEPROM器件中的数据不会丢失，写入数据时自动清除存储内容；该实现装置采用同步时钟设计，便于时序检查与验证，增强了嵌入式应用的实用性。
(2)利用本发明启动交换芯片时，只需给两位的模式控制选位、串行EEPROM片选信号、同步时钟信号和复位信号，就可控制交换电路的自动运行，控制流程简单。
(3)本发明完全覆盖全局指令、PHY指令、MAC指令和控制指令四大类指令，方便地扩展外部EEPROM器件来满足存储多条指令的需求。
附图说明
图1是本发明实施例中一种新型启动交换芯片的实现装置的结构示意图；
图2是本发明实施例中一种启动控制单元的电路示意图；
图3是本发明实施例中一种数据接收模块的电路示意图；
图4是本发明实施例中一种指令译码模块的结构示意图；
图5是本发明实施例中一种输出模块的结构示意图；
图6是本发明实施例中一种指令格式示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明公开的实施方式作进一步详细描述。
如图1，在本实施例中，该新型启动交换芯片的实现装置，包括：
时序控制模块，用于产生同步时钟信号、读存储器信号和当片选信号。
数据存储模块，用于当片选信号和读存储器信号有效时，将待读取单元的地址写入数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出；在对待读取单元读取完成后，内部地址指针自动增加，指向下一个待读取单元。
数据接收模块，用于将从数据存储模块接收到的数据并行输出至指令译码模块。
指令译码模块，用于对从数据接收模块接收到的数据进行指令译码，得到寄存器地址、设备地址和16位数据。
输出控制模块，用于对寄存器地址、设备地址和16位数据进行三选一输出。
输出模块，用于将输出控制模块的三选一输出转换成串行信号后输出。
在本实施例中，时序控制模块具体可以包括：启动控制单元和时钟产生单元。其中，如图2，启动控制单元，包括：与门and21_0、与门and21_1、与门and21_2、D触发器dff_0、D触发器dff_1、D触发器dff_2、反向器inv_0、反向器inv_1、反向器inv_2、或门or31_0、或门or31_1、或门or31_2、或门or21_0和与非门nand31_0。
优选的，同步时钟信号clk接触发器dff_0、触发器dff_1、触发器dff_2的时钟端；复位信号RST接接触发器dff_0、触发器dff_1、触发器dff_2的复位端；输入信号A和输入使能信号en分别接与门and21_0的两个输入端，与门and21_0的输出端接触发器dff_0的数据端D，触发器dff_0的输出端Q接反相器inv_0输入端；输入信号B和输入使能信号en分别接与门and21_1的两个输入端，与门and21_1的输出端接触发器dff_1的数据端D，触发器dff_1的输出端Q接反相器inv_1输入端；输入信号C和输入使能信号en分别接与门and21_2的两个输入端，与门and21_2的输出端接触发器dff_2的数据端D，触发器dff_2的输出端Q接反相器inv_2输入端；或门or31_0输入端分别接反相器inv_0的输出端、反相器inv_1的输出端和触发器dff_2的输出端Q；或门or31_1输入端分别接反相器inv_0的输出端、反相器inv_2的输出端和触发器dff_1的输出端Q；或门or31_2输入端分别接反相器inv_1的输出端、触发器dff_0的输出端Q和触发器dff_2的输出端Q；或门or21_0的输入端分别接或门or31_1输出端和输入信号D；与非门nand31_0的输入端分别接或门or31_0输出端、或门or31_2输出端和或门or21_0输出端；与非门nand31_0的输出端接输出信号out。
优选的，时钟产生单元，用于根据系统时钟产生数据存储模块的同步时钟信号。
在本实施例中，数据存储模块为串行可编程存储器；数据存储模块的端口信号包括：同步时钟信号clk、片选信号CS、数据输入信号din、数据输出信号dout；其中，当片选信号CS有效时，输入信号din的高三位为‘110’时，数据存储模块进入读操作；输入信号din的低6位为待读取单元的首地址，将输入信号din的低6位写入到数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出。
在本实施例中，如图3，数据接收模块具体可以包括：与门and21_3、与门and21_4、与门and21_5、与门and21_6、与门and21_7、与门and21_8、与门and21_9、与门and21_10、与门and21_11、与门and21_12、与门and21_13、与门and21_14、与门and21_15、与门and21_16、与门and21_17、与门and21_18、D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18、三态门tri_0、三态门tri_1、三态门tri_2、三态门tri_3、三态门tri_4、三态门tri_5、三态门tri_6、三态门tri_7、三态门tri_8、三态门tri_9、三态门tri_10、三态门tri_11、三态门tri_12、三态门tri_13、三态门tri_14和三态门tri_15。
优选的，同步时钟信号clk接D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18的时钟端；复位信号RST接D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18的复位端；与门and21_3的两个输入端分别接输入信号shift和输入信号din，与门and21_4的两个输入端分别接输入信号shift和触发器dff_3的Q端，与门and21_5的两个输入端分别接输入信号shift和触发器dff_4的Q端，与门and21_5的两个输入端分别接输入信号shift和触发器dff_5的Q端，与门and21_17的两个输入端分别接输入信号shift和触发器dff_17的Q端，与门and21_18的两个输入端分别接输入信号shift和触发器dff_18的Q端；三态门tri_0的两个输入端分别接输入使能信号en和触发器dff_3的Q端，三态门tri_1的两个输入端分别接输入使能信号en和触发器dff_4的Q端，三态门tri_2的两个输入端分别接输入使能信号en和触发器dff_5的Q端，三态门tri_14的两个输入端分别接输入使能信号en和触发器dff_17的Q端，三态门tri_15的两个输入端分别接输入使能信号en和触发器dff_18的Q端。
在本实施例中，如图4，指令译码模块具体可以包括：指令寄存器单元、指令译码单元和结果输出单元。指令译码模块按照指令格式，通过指令寄存器单元、指令译码单元和结果输出单元，对从数据存储模块接收到的数据进行取指、译码、执行和写寄存器操作，产生数据接收模块的输入信号shift和输入使能信号en，以及，产生发送至输出控制模块的输出信号en1、输出信号en2、输出信号en3、5位寄存器地址、10位设备地址和16位数据。
优选的，指令译码单元在进行译码时，具体包括：
第一步：从数据存储模块接收到的数据中读取第一条16位指令码。
第二步：判断第一条16位指令码是否为全‘1’；如果是，产生数据接收模块的输入信号shift和输入使能信号en，以及，产生发送至输出控制模块的输出信号en1、输出信号en2、输出信号en3，并执行第三步；否则，结束流程。
第三步：根据第一条16位指令码的指令类型，产生5位寄存器地址、10位设备地址和16位数据。
第四步：完成第三步后，读取下一条16位指令码，进入第二步。
在本实施例中，输出控制模块具体可以用于：当由指令译码模块发送的输出信号en1为1时，选择输出5位寄存器地址；当由指令译码模块发送的输出信号en2为1时，选择输出10位设备地址；当由指令译码模块发送的输出信号en3为1时，选择输出16位数据。
在本实施例中，如图5，输出模块具体可以包括：
寄存器地址单元，用于将一个5位寄存器地址转换成串行信号并输出。
设备地址单元，用于将一个1010位设备地址转换成串行信号并输出。
数据单元，用于将一个16位数据转换成串行信号并输出。
在本实施例中，时序控制模块还用于：在接收到复位信号RST后，产生起始地址信号，将起始地址信号发送至数据存储模块，以便数据存储模块根据起始地址信号对内部地址指针进行复位。其中，上电复位结束后，输入信号A、输入信号B、输入信号C和输入信号D分别接固定电平1100，也即，输入信号A和B接上拉，输入信号C和输入信号D接下拉。
在本实施例中，启动交换芯片电路的工作流程如图6所示，当产生的数据接收模块的输入使能信号en为1时，表示进入外部程序启动交换芯片模式；启动控制单元在复位信号RST有效时，输出信号out为0；配置输入信号A、输入信号B、输入信号C和输入信号D，输出信号out输出3位指令码110和6位串行首地址000000。
优选的，从外接串行EEPROM读取数据的执行步骤如下：
第一步：读取开始地址0X00。
第二步：从当前地址读取16位指令。
第三步：如果读取的指令为全1，停止串行EEPROM的读取操作，然后跳转到第八步。
第四步：地址自动加1。如果读取的指令不需要来自串行EEPROM中数据，执行命令，然后跳转到第二步。
第五步：读取下一个地址中的16位寄存器数据，地址并自动加1。
第六步：根据前面指令的内容，写寄存器数据到相关位置。
第七步：跳转到第二步。
第八步：使全局寄存器的EE状态位置1，并产生中断。
第九步：读取过程完成。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (10)

1.一种新型启动交换芯片的实现装置，其特征在于，包括：
时序控制模块，用于产生同步时钟信号、读存储器信号和当片选信号；
数据存储模块，用于当片选信号和读存储器信号有效时，将待读取单元的地址写入数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出；在对待读取单元读取完成后，内部地址指针自动增加，指向下一个待读取单元；
数据接收模块，用于将从数据存储模块接收到的数据并行输出至指令译码模块；
指令译码模块，用于对从数据接收模块接收到的数据进行指令译码，得到寄存器地址、设备地址和16位数据；
输出控制模块，用于对寄存器地址、设备地址和16位数据进行三选一输出；
输出模块，用于将输出控制模块的三选一输出转换成串行信号后输出。
2.根据权利要求1所述的新型启动交换芯片的实现装置，其特征在于，时序控制模块，还用于：在接收到复位信号RST后，产生起始地址信号，将起始地址信号发送至数据存储模块，以便数据存储模块根据起始地址信号对内部地址指针进行复位。
3.根据权利要求1所述的新型启动交换芯片的实现装置，其特征在于，时序控制模块，包括：启动控制单元和时钟产生单元；其中，启动控制单元，包括：与门and21_0、与门and21_1、与门and21_2、D触发器dff_0、D触发器dff_1、D触发器dff_2、反向器inv_0、反向器inv_1、反向器inv_2、或门or31_0、或门or31_1、或门or31_2、或门or21_0和与非门nand31_0；
同步时钟信号clk接触发器dff_0、触发器dff_1、触发器dff_2的时钟端；复位信号RST接接触发器dff_0、触发器dff_1、触发器dff_2的复位端；输入信号A和输入使能信号en分别接与门and21_0的两个输入端，与门and21_0的输出端接触发器dff_0的数据端D，触发器dff_0的输出端Q接反相器inv_0输入端；输入信号B和输入使能信号en分别接与门and21_1的两个输入端，与门and21_1的输出端接触发器dff_1的数据端D，触发器dff_1的输出端Q接反相器inv_1输入端；输入信号C和输入使能信号en分别接与门and21_2的两个输入端，与门and21_2的输出端接触发器dff_2的数据端D，触发器dff_2的输出端Q接反相器inv_2输入端；或门or31_0输入端分别接反相器inv_0的输出端、反相器inv_1的输出端和触发器dff_2的输出端Q；或门or31_1输入端分别接反相器inv_0的输出端、反相器inv_2的输出端和触发器dff_1的输出端Q；或门or31_2输入端分别接反相器inv_1的输出端、触发器dff_0的输出端Q和触发器dff_2的输出端Q；或门or21_0的输入端分别接或门or31_1输出端和输入信号D；与非门nand31_0的输入端分别接或门or31_0输出端、或门or31_2输出端和或门or21_0输出端；与非门nand31_0的输出端接输出信号out；
时钟产生单元，用于根据系统时钟产生数据存储模块的同步时钟信号。
4.根据权利要求1所述的新型启动交换芯片的实现装置，其特征在于，数据存储模块为串行可编程存储器；数据存储模块的端口信号包括：同步时钟信号clk、片选信号CS、数据输入信号din、数据输出信号dout；其中，当片选信号CS有效时，输入信号din的高三位为‘110’时，数据存储模块进入读操作；输入信号din的低6位为待读取单元的首地址，将输入信号din的低6位写入到数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出。
5.根据权利要求1所述的新型启动交换芯片的实现装置，其特征在于，数据接收模块，包括：与门and21_3、与门and21_4、与门and21_5、与门and21_6、与门and21_7、与门and21_8、与门and21_9、与门and21_10、与门and21_11、与门and21_12、与门and21_13、与门and21_14、与门and21_15、与门and21_16、与门and21_17、与门and21_18、D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18、三态门tri_0、三态门tri_1、三态门tri_2、三态门tri_3、三态门tri_4、三态门tri_5、三态门tri_6、三态门tri_7、三态门tri_8、三态门tri_9、三态门tri_10、三态门tri_11、三态门tri_12、三态门tri_13、三态门tri_14和三态门tri_15；
同步时钟信号clk接D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18的时钟端；复位信号RST接D触发器dff_3、D触发器dff_4、D触发器dff_5、D触发器dff_6、D触发器dff_7、D触发器dff_8、D触发器dff_9、D触发器dff_10、D触发器dff_11、D触发器dff_12、D触发器dff_13、D触发器dff_14、D触发器dff_15、D触发器dff_16、D触发器dff_17、D触发器dff_18的复位端；与门and21_3的两个输入端分别接输入信号shift和输入信号din，与门and21_4的两个输入端分别接输入信号shift和触发器dff_3的Q端，与门and21_5的两个输入端分别接输入信号shift和触发器dff_4的Q端，与门and21_5的两个输入端分别接输入信号shift和触发器dff_5的Q端，与门and21_17的两个输入端分别接输入信号shift和触发器dff_17的Q端，与门and21_18的两个输入端分别接输入信号shift和触发器dff_18的Q端；三态门tri_0的两个输入端分别接输入使能信号en和触发器dff_3的Q端，三态门tri_1的两个输入端分别接输入使能信号en和触发器dff_4的Q端，三态门tri_2的两个输入端分别接输入使能信号en和触发器dff_5的Q端，三态门tri_14的两个输入端分别接输入使能信号en和触发器dff_17的Q端，三态门tri_15的两个输入端分别接输入使能信号en和触发器dff_18的Q端。
6.根据权利要求3所述的新型启动交换芯片的实现装置，其特征在于，指令译码模块，包括：指令寄存器单元、指令译码单元和结果输出单元；按照指令格式，通过指令寄存器单元、指令译码单元和结果输出单元，对从数据存储模块接收到的数据进行取指、译码、执行和写寄存器操作，产生数据接收模块的输入信号shift和输入使能信号en，以及，产生发送至输出控制模块的输出信号en1、输出信号en2、输出信号en3、5位寄存器地址、10位设备地址和16位数据。
7.根据权利要求6所述的新型启动交换芯片的实现装置，其特征在于，指令译码单元，用于：
第一步：从数据存储模块接收到的数据中读取第一条16位指令码；
第二步：判断第一条16位指令码是否为全‘1’；如果是，产生数据接收模块的输入信号shift和输入使能信号en，以及，产生发送至输出控制模块的输出信号en1、输出信号en2、输出信号en3，并执行第三步；否则，结束流程；
第三步：根据第一条16位指令码的指令类型，产生5位寄存器地址、10位设备地址和16位数据；
第四步：完成第三步后，读取下一条16位指令码，进入第二步。
8.根据权利要求6或7所述的新型启动交换芯片的实现装置，其特征在于，输出控制模块，用于：
当由指令译码模块发送的输出信号en1为1时，选择输出5位寄存器地址；
当由指令译码模块发送的输出信号en2为1时，选择输出10位设备地址；
当由指令译码模块发送的输出信号en3为1时，选择输出16位数据。
9.根据权利要求8所述的新型启动交换芯片的实现装置，其特征在于，输出模块，包括：
寄存器地址单元，用于将一个5位寄存器地址转换成串行信号并输出；
设备地址单元，用于将一个1010位设备地址转换成串行信号并输出；
数据单元，用于将一个16位数据转换成串行信号并输出。
10.根据权利要求6所述的新型启动交换芯片的实现装置，其特征在于，当产生的数据接收模块的输入使能信号en为1时，表示进入外部程序启动交换芯片模式；启动控制单元在复位信号RST有效时，输出信号out为0；配置输入信号A、输入信号B、输入信号C和输入信号D，输出信号out输出3位指令码110和6位串行首地址000000。
CN202011521897.4A 2020-12-21 2020-12-21 一种新型启动交换芯片的实现装置 Pending CN112612542A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011521897.4A CN112612542A (zh) 2020-12-21 2020-12-21 一种新型启动交换芯片的实现装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011521897.4A CN112612542A (zh) 2020-12-21 2020-12-21 一种新型启动交换芯片的实现装置

Publications (1)

Publication Number Publication Date
CN112612542A true CN112612542A (zh) 2021-04-06

Family

ID=75243756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011521897.4A Pending CN112612542A (zh) 2020-12-21 2020-12-21 一种新型启动交换芯片的实现装置

Country Status (1)

Country Link
CN (1) CN112612542A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225065A (zh) * 2021-04-29 2021-08-06 北京时代民芯科技有限公司 一种可配置采样电路的实现装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225065A (zh) * 2021-04-29 2021-08-06 北京时代民芯科技有限公司 一种可配置采样电路的实现装置

Similar Documents

Publication Publication Date Title
EP2668574A2 (en) Utilizing special purpose elements to implement a fsm
CN111651384A (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
US10802742B2 (en) Memory access control
CN112612542A (zh) 一种新型启动交换芯片的实现装置
CN114817114A (zh) 一种mipi接口、及其控制方法、装置及介质
JPS60140981A (ja) 符号語システムのデジタル符号語を復号する方法および装置
CN106155747B (zh) 一种基于fpga可加速配置的方法和控制系统
CN117118828B (zh) 一种协议转换器、电子设备及一种配置方法
EP3338162A1 (en) Apparatus and method for saving and restoring data for power saving in a processor
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
KR101029392B1 (ko) 제어 장치, 전자 장비용 집적 회로 및 전자 장비
JP2003208788A (ja) ２ポートメモリによるバッファ
US9377957B2 (en) Method and apparatus for latency reduction
CN113890540A (zh) 一种并行加速lz77解码方法及装置
JP2017215732A (ja) メモリおよび情報処理装置
US10573215B2 (en) Method and device for simplifying TCON signal processing
JP4892852B2 (ja) シリアルインターフェースの制御方法
CN112052189A (zh) 存储器装置、电子装置以及与其相关的读取方法
CN117714711B (zh) 解码方法、解码系统、电子设备及可读存储介质
CN216313198U (zh) 一种图像处理芯片及电子设备
US20240004657A1 (en) Encoded data dependency matrix for power efficiency scheduling
JP2564318B2 (ja) 通信処理装置
US9864540B2 (en) Interface circuit for communication, and system including the same
CN113628644A (zh) 半导体存储器及其部分写入方法
CN113450854A (zh) 存储控制器、存储器和存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination