CN113225026A - 双频带数字预失真 - Google Patents

双频带数字预失真 Download PDF

Info

Publication number
CN113225026A
CN113225026A CN202110152585.9A CN202110152585A CN113225026A CN 113225026 A CN113225026 A CN 113225026A CN 202110152585 A CN202110152585 A CN 202110152585A CN 113225026 A CN113225026 A CN 113225026A
Authority
CN
China
Prior art keywords
delay
signal
complex
building block
model structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110152585.9A
Other languages
English (en)
Other versions
CN113225026B (zh
Inventor
贺天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Networks Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Networks Oy filed Critical Nokia Networks Oy
Publication of CN113225026A publication Critical patent/CN113225026A/zh
Application granted granted Critical
Publication of CN113225026B publication Critical patent/CN113225026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

本公开的实施例涉及双频带数字预失真。提供了一种用于基带信号的双频带数字预失真的电路系统，其至少包括用于执行以下的部件：通过模型结构对功率放大器进行建模，该模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中第一构建块是具有第一延迟的第一复子带信号，第二构建块是具有第二延迟的第一复子带信号和具有第三延迟的第一复子带信号的复共轭的乘积，第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的第二复子带信号的复共轭的乘积，基带信号等于具有第一延迟的第一复子带信号，并且其中用于模型的项通过针对模型结构优化延迟组合而被获取；以及将模型结构用于基带信号的双频带数字预失真。

Description

双频带数字预失真
技术领域
各种示例实施例涉及无线通信，并且具体地涉及数字预失真。
背景技术
无线通信系统正在不断发展。一个示例是信号带宽越来越宽。这进而带来了挑战，即如何实现数字预失真以减轻发送信号的失真，该失真是由功率放大器被驱动进行压缩而引起的。
发明内容
本发明的各个实施例所寻求的保护范围由独立权利要求提出。本说明书中描述的不落入独立权利要求范围内的实施例、示例和特征(如果有的话)应当被解释为对理解本发明的各种实施例有用的示例。
一方面提供了一种用于基带信号的双频带数字预失真的电路系统，该电路系统至少包括用于执行以下操作的部件：通过模型结构对功率放大器进行建模，该模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中第一构建块是具有第一延迟的第一复子带信号(complex sub-band signal)，第二构建块是具有第二延迟的第一复子带信号和具有第三延迟的第一复子带信号的复共轭的乘积，第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的第二复子带信号的复共轭的乘积，第一复子带信号与第二复子带信号之和是基带信号，该基带信号等于具有第一延迟的第一复子带信号，并且其中用于模型的项通过针对模型结构优化延迟组合而被获取；以及将模型结构用于基带信号的双频带数字预失真。该解决方案提高了模型准确度，同时提供了更大的自由度来选择要应用的延迟数，从而使双频带数字预失真适配越来越宽的带宽。
在一个实施例中，该电路系统还包括用于执行以下的部件：通过使用模型结构的子集来优化延迟组合，该子集包括：包含第一构建块和第二构建块的项、包含第一构建块和第三构建块的项以及包含全部三个构建块的项；以及将优化的延迟组合应用于模型结构以针对模型结构中的项获取延迟值。该解决方案加快了延迟值的优化阶段。
在一个实施例中，该电路系统还包括用于执行以下的部件：通过使用模型结构来优化延迟组合；以及将经优化的延迟组合应用于模型结构以获取模型结构中的项。
在一个实施例中，以下公式被用于模型结构：
x＝x1[n-d0]
Figure BDA0002932498300000021
Figure BDA0002932498300000022
其中
x＝基带信号和第一构建块
a＝第二构建块
b＝第三构建块
X1＝第一复子带信号
Figure BDA0002932498300000023
X2＝第二复子带信号
Figure BDA0002932498300000024
d0到d4＝五个延迟。
在一个实施例中，以下公式被用于模型结构
x＝x1[n-d0]
Figure BDA0002932498300000025
Figure BDA0002932498300000026
并且子集包含以下项
Figure BDA0002932498300000031
Figure BDA0002932498300000032
Figure BDA0002932498300000033
其中
x＝基带信号和第一构建块
a＝第二构建块
b＝第三构建块
X1＝第一复子带信号
Figure BDA0002932498300000034
X2＝第二复子带信号
Figure BDA0002932498300000035
d0到d4＝五个延迟。
在一个实施例中，被用于模型结构的基带信号是基带源信号，或时间对准的反馈信号，或预失真信号。
一个方面提供了一种装置，该装置包括至少一个处理器；包括计算机程序代码的至少一个存储器，至少一个存储器和计算机程序代码被配置为与至少一个处理器一起使该装置执行：通过模型结构对功率放大器进行建模，模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中第一构建块是具有第一延迟的第一复子带信号，第二构建块是具有第二延迟的第一复子带信号和具有第三延迟的第一复子带信号的复共轭的乘积，第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的第二复子带信号的复共轭的乘积，第一复子带信号与第二复子带信号之和是基带信号，该基带信号等于具有第一延迟的第一复子带信号，并且其中用于模型的项通过针对模型结构优化延迟组合而被获取；以及将模型结构用于基带信号的双频带数字预失真。
在一个实施例中，至少一个存储器和计算机程序代码被配置为与至少一个处理器一起还使该装置执行：通过使用模型结构的子集来优化延迟组合，该子集包括：包含第一构建块和第二构建块的项、包含第一构建块和第三构建块的项以及包含全部三个构建块的项；以及将经优化的延迟组合应用于模型结构以针对模型结构中的项获取延迟值。
在一个实施例中，至少一个存储器和计算机程序代码被配置为与至少一个处理器一起还使该装置执行：通过使用模型结构来优化延迟组合；以及将经优化的延迟组合应用于模型结构以获取模型结构中的项。
在一个实施例中，该装置是发送器。
在一个实施例中，该装置是基站。
一方面提供了一种用于基带信号的双频带数字预失真的方法，该方法包括：通过模型结构对功率放大器进行建模，模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中第一构建块是具有第一延迟的第一复子带信号，第二构建块是具有第二延迟的第一复子带信号和具有第三延迟的第一复子带信号的复共轭的乘积，第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的第二复子带信号的复共轭的乘积，第一复子带信号与第二复子带信号之和是基带信号，该基带信号等于具有第一延迟的第一复子带信号，并且其中用于模型的项通过针对模型结构优化延迟组合而被获取；以及将模型结构用于基带信号的双频带数字预失真。
在一个实施例中，该方法还包括执行：通过使用模型结构的子集来优化延迟组合，该子集包括：包含第一构建块和第二构建块的项、包含第一构建块和第三构建块的项以及包含全部三个构建块的项；以及将经优化的延迟组合应用于模型结构以针对模型结构中的项获取延迟值。
一方面提供了一种计算机程序产品，该计算机程序产品被实施在计算机可读介质上并且包括由一个或多个电路系统可读取的计算机程序代码，其中计算机程序代码将一个或多个电路系统配置为执行计算机过程，计算机过程包括：通过模型结构对功率放大器进行建模，模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中第一构建块是具有第一延迟的第一复子带信号，第二构建块是具有第二延迟的第一复子带信号和具有第三延迟的第一复子带信号的复共轭的乘积，第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的第二复子带信号的复共轭的乘积，第一复子带信号与第二复子带信号之和是基带信号，该基带信号等于具有第一延迟的第一复子带信号，并且其中用于模型的项通过针对模型结构优化延迟组合而被获取；以及将模型结构用于基带信号的双频带数字预失真。
一方面提供了一种计算机程序，该计算机程序包括指令，该指令在由一个或多个电路系统执行时，使一个或多个电路系统执行：通过模型结构对功率放大器进行建模，模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中第一构建块是具有第一延迟的第一复子带信号，第二构建块是具有第二延迟的第一复子带信号和具有第三延迟的第一复子带信号的复共轭的乘积，第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的第二复子带信号的复共轭的乘积，第一复子带信号与第二复子带信号之和是基带信号，该基带信号等于具有第一延迟的第一复子带信号，并且其中用于模型的项通过针对模型结构优化延迟组合而被获取；以及将模型结构用于基带信号的双频带数字预失真。
附图说明
下面仅通过示例的方式参考附图描述实施例，在附图中
图1示出了例示的无线通信系统；
图2是示意性框图；
图3示出了模型结构的示例；
图4示出了示例功能性；以及
图5是示意性框图。
具体实施方式
以下实施例是示例。尽管说明书可以在多个位置引用“一”、“一个”或“一些”实施例，但这并不一定表示每个这样的引用均是指相同的实施例，或者该特征仅适用于单个实施例。不同实施例的单个特征也可以组合以提供其他实施例。此外，词语“包括”和“包含”应当理解为不将所描述的实施例限制为仅包括已经提及的特征，并且这样的实施例还可以包含未具体提及的特征/结构。
本文中描述的实施例和示例可以在包括(多个)无线连接的任何通信系统中实现。在下文中，将使用新无线电(NR，5G)或基于高级长期演进(高级LTE(LTE-A))的无线电接入架构作为可以应用实施例的接入架构的示例来描述不同的示例性实施例，而没有将实施例限制为这种架构。对于本领域技术人员而言很清楚的是，通过适当地调节参数和过程，实施例还可以应用于具有合适的部件的其他种类的通信网络。适用于系统的其他选项的一些示例是通用移动电信系统(UMTS)无线电接入网(UTRAN或E-UTRAN)、长期演进(LTE，与E-UTRA相同)、超越5G、无线局域网(WLAN或WiFi)、全球微波接入互操作性(WiMAX)、
Figure BDA0002932498300000061
个人通信服务(PCS)、
Figure BDA0002932498300000062
宽带码分多址(WCDMA)、使用超宽带(UWB)技术的系统、传感器网络、移动自组织网络(MANET)和互联网协议多媒体子系统(IMS)或其任何组合。
图1描绘了简化的系统架构的示例，其仅示出了一些元件和功能实体，它们都是逻辑单元，其实现可以与所示出的有所不同。图1所示的连接是逻辑连接；实际的物理连接可以有所不同。对于本领域技术人员而言很清楚的是，该系统通常还包括除图1所示的功能和结构之外的其他功能和结构。
然而，实施例不限于作为示例给出的系统，而是本领域技术人员可以将该解决方案应用于具有必要属性的其他通信系统。
图1的示例示出了示例性无线电接入网络的一部分。
图1示出了被配置为处于小区中的一个或多个通信信道上的无线连接中的用户设备100和101'，其中接入节点(诸如(e/g)NodeB)102提供该小区。从用户设备到(e/g)NodeB的物理链路称为上行链路或反向链路，而从(e/g)NodeB到用户设备的物理链路称为下行链路或前向链路。应当理解，(e/g)NodeB或其功能性可以通过使用适合于这种用法的任何节点、主机、服务器或接入点(AP)等实体来实现。
通信系统100通常包括一个以上的(e/g)NodeB，在这种情况下，(e/g)NodeB也可以被配置为通过为此目的而设计的有线或无线链路彼此通信。这些链路可以用于信令目的。(e/g)NodeB是被配置为控制其耦合到的通信系统的无线电资源的计算设备。NodeB也可以被称为基站、接入点或包括能够在无线环境中操作的中继站的任何其他类型的接口设备。(e/g)NodeB包括或耦合到收发器。从(e/g)NodeB的收发器，向天线单元提供连接，该连接建立到用户设备的双向无线电链路。天线单元可以包括多个天线或天线元件。(e/g)NodeB进一步连接到核心网105(CN或下一代核心NGC)。取决于系统，CN侧的对方可以是服务网关(S-GW，路由和转发用户数据分组)、分组数据网络网关(P-GW，用于提供用户设备(UE)与外部分组数据网络的连接)、或移动管理实体(MME)等。
用户设备(也称为UE、用户装备、用户终端、终端设备等)示出了空中接口上的资源被分配和指配给其的一种类型的设备，并且因此本文中利用用户设备描述的任何特征可以用对应装置(诸如中继节点)来实现。这种中继节点的一个示例是朝向基站的层3中继(自回程中继)。
用户设备通常是指便携式计算设备，该便携式计算设备包括带有或不带有订户标识模块(SIM)的无线移动通信设备，包括但不限于以下类型的无线设备：移动台(移动电话)、智能电话、个人数字助理(PDA)、手机、使用无线调制解调器的设备(警报或测量设备等)、膝上型计算机和/或触摸屏计算机、平板电脑、游戏机、笔记本和多媒体设备。应当理解，用户设备也可以是几乎排他的仅上行链路设备，其示例是将图像或视频剪辑加载到网络的相机或摄像机。用户设备也可以是具有在物联网(IoT)网络中进行操作的能力的设备，在该场景中，为对象提供了通过网络传送数据的能力，而无需人与人或人与计算机交互。用户设备也可以利用云。在一些应用中，用户设备可以包括带有无线电部件的小型便携式设备(诸如手表、耳机或眼镜)，并且计算在云中执行。用户设备(或在一些实施例中的中继节点，诸如集成接入和回程(1AB)节点的移动终端(MT)部分)被配置为执行用户设备功能性中的一项或多项。用户设备也可以被称为订户单元、移动台、远程终端、接入终端、用户终端或用户设备(UE)，仅提及几个名称或装置。
本文中描述的各种技术也可以应用于网络物理系统(Cyber-Physical Systems,CPS)(使控制物理实体的计算元件协作的系统)。CPS可以使得能够实现和利用嵌入在物理对象中的不同位置的大量互连ICT设备(传感器、致动器、处理器微控制器等)。所讨论的物理系统在其中具有固有移动性的移动网络物理系统是网络物理系统的子类别。移动物理系统的示例包括由人类或动物运输的移动机器人和电子器件。
另外，尽管将装置描绘为单个实体，但是可以实现不同的单元、处理器和/或存储器单元(图1中未全部示出)。
5G支持使用多输入多输出(MIMO)天线，比LTE(所谓的小小区概念)多得多的基站或节点或对应网络设备，包括与较小基站协作并且这取决于服务需求、用例和/或可用频谱而采用多种无线电技术的宏站点。5G移动通信支持各种用例和相关应用，包括视频流、增强现实、不同的数据共享方式以及各种形式的机器类型应用(诸如(大规模)机器类型通信(mMTC))，包括车辆安全、不同传感器和实时控制。5G有望具有多个无线电接口，即，低于6GHz、cmWave和mmWave，并且与诸如LTE等现有的传统无线电接入技术可集成。与LTE的集成可以至少在早期阶段被实现为系统，在该系统中，由LTE提供宏覆盖并且5G无线电接口接入通过聚合到LTE而来自小小区。换言之，计划5G同时支持RAT间可操作性(诸如LTE-5G)和RI间可操作性(无线电接口间可操作性，诸如低于6GHz-cmWave、低于6GHz-cmWave-mmWave)。被认为在5G网络中使用的概念之一是网络切片，其中可以在同一基础设施内创建多个独立且专用的虚拟子网(网络实例)以运行对时延、可靠性、吞吐量和移动性具有不同要求的服务。
LTE网络中的当前架构完全分布在无线电中并且完全集中在核心网中。5G中的低时延应用和服务需要使内容靠近无线电，从而导致本地突发和多路接入边缘计算(MEC)。5G使得分析和知识生成可以在数据源处进行。这种方法需要利用可能无法连续地连接到网络的资源，诸如膝上型计算机、智能电话、平板电脑和传感器。MEC为应用和服务托管提供分布式计算环境。它还具有在蜂窝订户附近存储和处理内容以加快响应时间的能力。边缘计算涵盖了广泛的技术，诸如无线传感器网络、移动数据采集、移动签名分析、协作式分布式对等自组织网络和处理(也可分类为本地云/雾计算和网格/网状计算)、露水计算、移动边缘计算、cloudlet、分布式数据存储和检索、自主自我修复网络、远程云服务、增强和虚拟现实、数据高速缓存、物联网(大规模连接和/或时延关键)、关键通信(自动驾驶汽车、交通安全、实时分析、时间关键控制、医疗保健应用)。
通信系统还能够与诸如公共交换电话网或互联网106等其他网络通信，或者利用由它们提供的服务。通信网络也可以能够支持云服务的使用，例如，核心网操作的至少一部分可以作为云服务来执行(这在图1中由“云”107描绘)。通信系统还可以包括为不同运营商的网络提供用于例如在频谱共享中进行协作的设施的中央控制实体等。
可以通过利用网络功能虚拟化(NVF)和软件定义网络(SDN)将边缘云引入无线电接入网(RAN)。使用边缘云可以表示将至少部分在操作耦合到包括无线电部分的远程无线电头端或基站的服务器、主机或节点中执行接入节点操作。节点操作也可以分布在多个服务器、节点或主机之间。cloudRAN架构的应用使得RAN实时功能能够在RAN侧(在分布式单元DU 102中)执行并且非实时功能能够以集中式方式(在集中式单元CU 104中)执行。
还应当理解，核心网操作与基站操作之间的劳动分配可以不同于LTE的劳动分配，或者甚至不存在。可能会使用的一些其他技术进步是大数据和全IP，这可能会改变网络的构建和管理方式。5G(或新无线电NR)网络被设计为支持多个层次结构，其中MEC服务器可以被放置在核心与基站或NodeB(gNB)之间。应当理解，MEC也可以被应用于4G网络。
5G还可以利用卫星通信来增强或补充5G服务的覆盖范围，例如通过提供回程。可能的用例是为机器对机器(M2M)或物联网(IoT)设备或为车上乘客提供服务连续性，或者确保关键通信以及未来的铁路/海事/航空通信的服务可用性。卫星通信可以利用对地静止地球轨道(GEO)卫星系统，也可以利用低地球轨道(LEO)卫星系统、特别是巨型星座(其中部署了数百个(纳米)卫星的系统)。巨型星座中的每个卫星103可以覆盖创建地面小区的几个启用卫星的网络实体。地面小区可以通过地面中继节点102或位于地面或卫星中的gNB来创建。
对于本领域技术人员而言很清楚的是，所描绘的系统仅是无线电接入系统的一部分的示例，并且在实践中，该系统可以包括多个(e/g)NodeB，用户设备可以接入多个无线电小区，并且该系统还可以包括其他装置，诸如中继节点(例如，一个或多个IAB节点的分布式单元(DU)部分)或其他网络元件等。至少一个(e/g)NodeB可以是家庭(e/g)NodeB。另外，在无线电通信系统的地理区域中，可以提供多个不同种类的无线电小区以及多个无线电小区。无线电小区可以是宏小区(或伞形小区)，它们是直径通常长达数十公里的大型小区、或者是诸如微小区、毫微微小区或微微小区等较小小区。图1的(e/g)NodeB可以提供任何种类的这些小区。蜂窝无线电系统可以被实现为包括几种小区的多层网络。通常，在多层网络中，一个接入节点提供一种一个或多个小区，并且因此需要多个(e/g)NodeB来提供这种网络结构。
为了满足改善通信系统的部署和性能的需要，已经引入了“即插即用”(e/g)NodeB的概念。通常，除了家庭(e/g)NodeB(H(e/g)nodeB)，能够使用“即插即用”(e/g)NodeB的网络还包括家庭NodeB网关或HNB-GW(图1中未示出)。通常安装在运营商的网络内的HNB网关(HNB-GW)可以将业务从大量HNB聚合回核心网。
图2在非常一般的级别示出了发送器200的架构，该发送器200被配置为应用数字预失真以减轻由于功率放大器被驱动进行压缩而引起的失真以增加功率放大器的效率。
发送器200包括至少一个双频带数字预失真电路系统210(DPD)，该DPD 210被配置为接收源信号201(其是多载波基带信号z，其可划分为第一复子带信号z1和第二复子带信号z2)并且输出预失真信号202以经由另外的组件230(FC)转发给功率放大器(PA)220以进行放大并且从发送器200发送经调制的传输信号203yt。发送器200被配置为通过经由“相对的(counter)另外的组件”231(FC-1)将功率放大器的输出yt耦合到双频带数字预失真电路系统210来为双频带数字预失真电路系统210提供时间对准的反馈信号203'y。另外的组件230的示例包括调制器和上变频器。“相对的另外的组件”的示例包括下变频器和解调器。应当理解，发送器可以在双频带数字预失真电路系统210之前和/或之后包括一个以上的双频带数字预失真电路系统、一个以上的功率放大器和其他组件。
双频带数字预失真电路系统210包括数字预失真组件DPD 211，该数字预失真组件DPD 211被配置为使用信号x的优化延迟组合以及基于利用图3更详细描述的模型结构的模型来对功率放大器或其逆进行建模，并且基于模型和输入201生成预失真信号。(完全的模型包括模型结构和一组系数。模型结构可以预先定义，但是系数根据经调制的传输信号来确定。)用作信号x的内容取决于信号x是在数字预失真组件DPD 211中用于预失真信号生成还是用于模型标识。对于预失真信号生成，无论DPD架构如何，信号x都是源信号201。为了进行模型标识，信号x取决于所使用的DPD架构：当DPD架构基于直接学习算法(DLA)时，信号x是源信号201；当DPD架构基于间接学习(ILA)时，信号x是时间对准的反馈信号203′；当DPD架构为迭代逆DPD(iiDPD)时，信号x是预失真信号202。
在所示的示例中，为了获取优化的延迟组合并且适配数字预失真组件DPD 211中的优化的延迟组合，双频带数字预失真电路系统210包括模型优化器组件212，模型优化器组件212的功能性将在下面用图4进行描述。当DPD架构基于直接学习算法(DLA)时，模型优化器组件212接收作为信号x的多载波基带源信号201和反馈基带信号y 203′作为输入，并且向数字预失真组件DPD 211输出204优化项，即，延迟组合。当DPD架构基于间接学习(ILA)时，模型优化器组件212接收时间对准的反馈基带信号y 203′和作为信号x的预失真信号202作为输入，并且向数字预失真组件DPD 211输出204优化项。以同样的方式，当DPD架构是迭代逆DPD(iiDPD)时，模型优化器组件212接收作为信号x的预失真信号202和反馈基带信号y 203′作为输入，并且向数字预失真组件DPD 211输出204优化项。(图2示出了间接学习DPD架构和迭代逆DPD架构的示例。)
在另一示例中，发送器不包括模型优化器组件，但是数字预失真电路系统包括多个模型结构作为预配置设置，其中模型结构用于特定信号配置并且包括通过以下将描述的相同过程而获取的项的预配置延迟值。换言之，对于这样的发送器，优化由另一装置运行，并且然后结果被下载到该装置。
图3示出了用于多载波基带信号x的完全展开的二项式展开中直到第11阶的双频带模型的项的模型的一层的示例，该多载波基带信号x被分成满足以下公式的两个子带信号：
x＝x1+x2 (1)
其中
x＝多载波基带信号(基带源信号或时间对准的反馈信号或预失真信号，具体取决于所使用的DPD架构)
X1＝第一复子带信号
X2＝第二复子带信号
可以看出，模型形式基于Pascal三角形。然而，与现有技术中不同，在现有技术中，假定项既包括因子x[n-d]，及其复共轭x*[n-d]，但是本申请中则不作这样的假定，而是使用具有不同延迟的共轭复数乘法。假定标识最佳延迟组合的自由度为5，则可以将以下构建块(2)用于图3所示的模型：
Figure BDA0002932498300000131
其中
χ1＝第一复子带信号
Figure BDA0002932498300000132
X2＝第二复子带信号
Figure BDA0002932498300000133
d0到d4＝五个延迟
n＝序列的索引
为了自由地标识最佳延迟组合，当与使用值1或值3的现有技术的解决方案相比时，值5产生针对宽基带宽度的更好模型。
应当理解，对于延迟d0到d4的每个特定组合，模型包括层。例如，如果使用10个不同延迟组合，则模型包括在彼此上方的10个三角形。
此外，应当理解，在图3中使用的最高阶11仅是示例。例如，取决于装置中使用的发送器功率，最高阶可以减小或增大。如果装置是宏基站，每个带宽的发送器功率在40W至80W之间，则超过11的阶很可能太弱而不会引起任何问题，而对于发送器功率约为10W的基站，可以使用的最高阶为9。
图4示出了当使用五个延迟时如何为双频带数字预失真组件创建对功率放大器进行建模的模型以及如何确定项的基本功能性。
参考图4，在框401中，根据上述公式(1)将基带划分为第一子带和第二子带。然后在框402中，确定指示延迟组合的数目(即，层数)的整数和指示展开的最高阶的整数。指示延迟组合的数目的整数的确定可以使用预设整数，或者经由用户输入接收整数，或者整数可以基于电路系统的计算硬件资源来确定。例如，假定每个延迟组合需要20个复数乘法器，并且电路系统包括可以被使用的160个复数乘法器，则延迟组合的最大数目为8。确定指示最高阶的整数可以使用预设整数，或者经由用户输入接收整数。
然后，在框403中，根据上面的公式(2)使用构建块通过二项式展开直到用以定义用于模型的不同项的所确定的最高阶来定义模型结构。该框的结果可以是图3所示的模型，假定最高阶为11。在另一示例中，当使用预设最高阶时，该框可以包括从存储器中获取一个层的预配置模型结构。
一旦已经定义了模型结构，就在框404中确定用于模型的子集的项。这些项可以是形成子集的预设项。子集应当包含包括第一构建块a(而不是第二构建块b)的项、包括第二构建块b(而不是第一构建块a)的项、以及包括构建块a和b两者的项。换言之，包括每个可能的延迟组合的项。可以使用子集，因为如果特定延迟组合对于子集中除一个项之外的任何其他项均重要，则其重要性也应当在子集中的至少一项中体现(manifest)，因为它们源自相同的基础物理学(underlying physics)。
使用图3的示例和5个延迟的度，在框404中确定在图3中具有厚实环境(thickersurroundings)的3阶项和5阶中间项两者就足够了，厚实粗环境指示它们是子集的预设项。这些项是：
三阶：
Figure BDA0002932498300000141
三阶：
Figure BDA0002932498300000142
五阶：
Figure BDA0002932498300000143
然后在框406中，使用子集来优化延迟组合。换言之，对复杂性大大降低的模型结构执行优化。例如，如果要确定8个延迟组合，则对8*5矩阵执行优化。(模型结构是具有8个层的三角形，每层中的未知参数是5个延迟。)在优化中，可以使用使以下公式(3)的目标函数最小化的任何一般优化算法：
y＝J(v) (3)
其中
y＝要最小化的值
J＝要最小化的成本函数
v＝要确定的延迟组合
一旦框405中的优化提供延迟组合，则在框406中将其应用于完整模型，以获取用于经由其要发送的信号经过的并且执行数字预失真的数字预失真组件的项的延迟值。
在另一实施例中，在框404和405中对整个模型结构进行执行，从而优化整个构造的模型。
在另一实施例中，框406被替换为进一步的优化，从而得到了较小模型，该模型是完整模型(完全展开的二项式展开)的子集，并且延迟组合被应用于较小模型以针对用于预失真的项获取延迟值。用以获取较小模型的进一步的优化可以使用任何通用优化算法，以使用在框405获取的优化延迟组合来找出并且从该模型中删除该算法发现对于延迟组合不重要的一个或多个项。例如，假定在框405获取的延迟组合之一为[0，1，0，-1，2]，并且进一步的优化算法指示该延迟组合的项xa3b2不重要，则将项xa3b2从模型中删除。
众所周知，优化算法通常基于归一化均方误差计算。
上面公开的解决方案提高了模型准确度，并且在优化中使用模型的子集的解决方案加快了优化阶段，同时提供了更多自由来选择要应用的延迟数，从而使该解决方案适配越来越宽的带宽。例如，LTE支持1.4MHz、3MHz、5MHz、10MHz、15MHz和20MHz的信道带宽，该解决方案可以与它们的任何组合一起使用。更准确地，该解决方案可以与跨越宽频率带宽的两个或更多载波一起使用。跨越宽频率带宽的两个载波的示例包括位于1807.5MHz的一个LTE-5载波、以及位于2167.5MHz的另一LTE-5载波，它们从中心到中心跨越的总带宽为365MHz或360MHz。
以下示例支持这些优点。在示例中，使用以下基础：
-矢量信号生成器，其被馈送去往功率放大器的载波中心到载波中心相距180Mhz的两载波LTE-20信号x(LTE-20信号表示具有20MHz的信道带宽(或大约20MHz)并且其可以被配置为以使用中的频带支持的任何频率进行发送的LTE信号/载波)，每个载波形成自己的子频带；
-功率放大器是40W氮化镓功率放大器，在2GHz时被驱动至其额定功率；
-反馈信号通过将来自功率放大器的输出信号耦合并且下变频到基带而被获取；以及
-希望有20个延迟组合，延迟范围是-5到5。
在第一示例中，将图3和图4所描述的模型和过程与该基础一起使用。在第一示例中，功能评估的数目为287，优化所花费的时间为3.15分钟。当将所得到的延迟组合被应用于完整模型时，以标准化均方误差表示的接收到的建模准确度为-45.07dB。所获取的延迟组合如下：
[-4 -5 2 -3 -4]
[-4 -4 -5 4 0]
[-4 0 0 -3 -3]
[-3 0 0 -4 4]
[-3 2 4 0 -1]
[-3 3 3 3 2]
[-2 -3 -2 0 -5]
[-1 -3 5 -4 2]
[0 -3 1 4 -1]
[0 0 0 0 0]
[1 0 5 -4 -4]
[1 5 -3 1 -3]
[2 3 -1 -2 3]
[2 5 -4 1 -3]
[3 2 4 3 2]
[3 2 5 -2 -1]
[3 3 4 4 -5]
[4 -2 -1 0 -4]
[4 0 -2 -4 1]
[5 -1 -1 4 -2]
在第二示例中，其中在优化中不使用子集的实施例与该述基础一起使用。在第二示例中，功能评估的数目自然是相同的287，优化所花费的时间为61.80分钟。当将所得到的延迟组合被应用于完整模型时，以标准化均方误差表示的接收到的建模准确度为-45.19dB。所获取的延迟组合如下：
[-5 -4 0 -2 3]
[-5 -2 -4 -2 -1]
[-2 2 3 2 0]
[-2 3 0 -4 3]
[-1 -3 2 3 -5]
[-1 4 0 4 3]
[-1 5 1 -2 4]
[0 -1 2 0 -3]
[0 0 0 0 0]
[0 5 5 4 0]
[1 -2 3 -5 2]
[1 1 2 0 0]
[1 1 4 5 1]
[2 3 2 2 3]
[3 -3 0 -1 -2]
[3 -3 5 3 2]
[3 4 -3 -3 4]
[4 -5 3 -1 -1]
[4 0 0 1 -2]
[4 4 3 1 4]
在第三示例中，允许三个延迟并且使用以下基本构建块(5)的基于根据以下公式(4)的解决方案的现有技术的解决方案与该基础一起使用
xk[n-d0]|x1[n-d1]|2l|x2[n-d2]|2m，k＝1或2 (4)
其中
x1＝第一复子带信号
X2＝第二复子带信号
到d4＝三个延迟
l+m＝N，N∈{1，2，3，4，5}，l＞0，m＞0
X＝Xk[n-d0]，k＝1或2
a＝|x1[n-d1]|2 (5)
b＝|x2[n-d2]|2
在第三示例中，功能评估的数目为345，优化所花费的时间为3.65分钟。当将所得到的延迟组合被应用于完整模型时，以标准化均方误差表示的接收到的建模准确度为-42.02dB。现有技术的解决方案中获得的延迟组合如下：
[-5 -1 -2]
[-4 4 -5]
[-3 -4 4]
[-3 3 1]
[-3 5 5]
[-2 -5 2]
[-2 -3 4]
[-2 -2 0]
[0 -3 -1]
[0 -1 -1]
[0 0 0]
[0 3 2]
[1 -3 -1]
[1 0 -3]
[1 3 5]
[1 5 4]
[2 5 -4]
[3 -2 -3]
[3 0 -4]
[5 3 0]
如示例的结果所教导的，基于构建块(2)的模型结构通过使与现有技术的解决方案相比能够实现约3dB的改进而使建模准确度加倍。此外，在优化中使用子集比现有技术的解决方案需要更少的时间，并且与不使用子集的解决方案相比，准确度几乎相同，但是优化时间仅为完全优化所需要的时间的1/20。
上面借助于图4描述的框和相关功能没有绝对的时间顺序，并且它们中的一些可以同时执行或以与给定顺序不同的顺序执行。其他功能也可以在它们之间或内部执行。某些框或部分框或一个或多个信息也可以被省去或替换为对应框或部分框或一个或多个信息。
图5示出了一种装置，该装置包括诸如至少一个处理器或处理电路系统的通信控制器510和包括计算机程序代码(软件、算法)ALG.521的至少一个存储器520，其中至少一个存储器和计算机程序代码(软件、算法)被配置为与至少一个处理器一起使相应装置执行上述实施例、示例和实现中的任何一个。图5示出了至少包括上述DPD电路系统的装置。该装置可以是DPD电路系统、被配置为生成要下载到DPD电路系统的模型的装置、或发送器、或包括这种发送器的装置，诸如基站(或对应接入节点或接口设备)。图5的装置可以是电子设备。
参考图5，存储器520可以使用任何合适的数据存储技术来实现，诸如基于半导体的存储器设备、闪存、磁存储器设备和系统、光学存储器设备和系统、固定存储器和可移动存储器。存储器可以包括一个或多个算法ALG.521(诸如优化算法)和/或配置存储装置CONF.522(诸如配置数据库)，该配置存储装置CONF.522用于至少存储一个或多个配置/预设延迟值，包括构建块、和/或针对用于预失真的项的不同延迟值。
参考图5，装置500还可以包括通信接口(I/O)530，该通信接口530包括用于根据一个或多个无线电通信协议实现通信连接性的硬件和/或软件。通信接口530可以向装置提供与无线网络的一个或多个基站(接入节点)和/或与一个或多个用户终端的无线电通信能力。通信接口可以包括标准的众所周知的模拟无线电组件，诸如放大器、滤波器、频率转换器和电路系统、在模拟域和数字域之间转换信号的转换电路系统、以及一个或多个天线。关于信号的传输和/或接收的数字信号处理可以在通信控制器510中执行。通信控制器510可以包括被配置为至少使用根据上述实施例/示例/实现中的任何一个而获取的模型来执行预失真的一个或多个双频带数字预失真器(DPD)511。
装置500还可以包括执行一个或多个计算机程序应用的应用处理器(图5中未示出)，该应用处理器生成对发送和/或接收数据的需求。该应用处理器可以执行形成装置的主要功能的计算机程序。
如本申请中使用的，术语“电路系统”是指以下所有内容：(a)仅硬件电路实现，诸如仅在模拟和/或数字电路系统中的实现，以及(b)电路和软件(和/或固件)的组合，诸如(如适用)：(i)(多个)处理器的组合，或(ii)(多个)处理器/软件的部分，包括(多个)数字信号处理器、软件和(多个)存储器，它们共同工作以使装置执行各种功能，以及(c)需要软件或固件才能操作(即使该软件或固件物理上不存在)的电路，诸如(多个)微处理器或(多个)微处理器的一部分。“电路系统”的这一定义适用于该术语在本申请中的所有使用。作为另一示例，如在本申请中使用的，术语“电路系统”还将涵盖仅处理器(或多个处理器)或处理器的一部分及其(或它们的)随附软件和/或固件的实现。术语“电路系统”还将涵盖(例如，如果适用于特定元素)用于移动电话的基带集成电路或应用处理器集成电路、或者服务器、蜂窝网络设备或另一网络设备中的类似集成电路。
在一个实施例中，结合图2至图4描述的过程中的至少一些可以由包括用于执行至少一些所描述的过程的对应部件的装置来执行。该装置可以包括用于过程的不同阶段的单独部件，或者该部件可以执行几个阶段或整个过程。用于执行过程的一些示例部件可以包括以下至少之一：检测器、处理器(包括双核和多核处理器)、数字信号处理器、控制器、接收器、发送器、编码器、解码器、存储器、RAM、ROM、软件、固件、显示器、用户接口、显示电路系统、用户接口电路系统、用户接口软件、显示软件、电路、天线、天线电路系统、和电路系统。在一个实施例中，至少一个处理器、存储器和计算机程序代码形式处理部件，或者包括用于执行根据本文中描述的实施例/示例/实现中的任何一个的一个或多个操作。
根据又一实施例，执行任何实施例的装置包括电路系统，该电路系统包括至少一个处理器和包括计算机程序代码的至少一个存储器。当被激活时，该电路系统使该装置执行根据图2至图4的实施例中的任何一个实施例/示例/实现的至少一些功能性，或其操作。
本文中描述的技术和方法可以通过各种方式来实现。例如，这些技术可以在硬件(一个或多个设备)、固件(一个或多个设备)、软件(一个或多个模块)或其组合中实现。对于硬件实现，实施例的(多个)装置可以在一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑设备(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、被设计用于执行本文中描述的功能的其他电子单元、或其组合中实现。对于固件或软件，该实现可以通过执行本文所述的功能的至少一个芯片组的模块(例如，过程、功能等)来执行。软件代码可以存储在存储器单元中并且由处理器执行。存储器单元可以在处理器内部或在处理器外部实现。在后一种情况下，如本领域中已知的，存储器单元可以通过各种方式通信地耦合到处理器。另外，本文中描述的系统(装置)的组件可以由附加组件重新布置和/或补充，以便于促进实现关于其而描述的各个方面等，并且它们不限于给定附图中阐述的精确配置，如本领域技术人员将理解的。
如上所述的实施例/示例/实现也可以以由计算机程序或其部分定义的计算机进程的形式来执行。结合图2至图4描述的方法的实施例可以通过执行包括对应指令的计算机程序的至少一部分来执行。计算机程序可以是源代码形式、目标代码形式或某种中间形式，并且可以存储在某种载体中，该载体可以是能够承载该程序的任何实体或设备。例如，计算机程序可以存储在计算机或处理器可读的计算机程序分发介质上。计算机程序介质可以是例如但不限于记录介质、计算机存储器、只读存储器、电载波信号、电信信号和软件分发包。例如，计算机程序介质可以是非瞬态介质。用于执行所示和所述的实施例的软件的编码完全在本领域普通技术人员的范围内。在一个实施例中，计算机可读介质包括上述计算机程序。
即使以上已经参考根据附图的示例描述了本发明，但是显然本发明不限于此，而是可以在所附权利要求的范围内以几种方式进行修改。因此，所有的单词和表达方式应当被宽泛地解释，并且它们旨在说明而不是限制实施例。对于本领域技术人员而言很清楚的是，随着技术的进步，本发明构思可以以各种方式来实现。此外，对于本领域技术人员而言清楚的是，所描述的实施例可以而不是必须以各种方式与其他实施例组合。

Claims (15)

1.一种用于基带信号的双频带数字预失真的电路系统，所述电路系统至少包括用于执行以下的部件：
通过模型结构对功率放大器进行建模，所述模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中所述第一构建块是具有第一延迟的第一复子带信号，所述第二构建块是具有第二延迟的所述第一复子带信号和具有第三延迟的所述第一复子带信号的复共轭的乘积，所述第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的所述第二复子带信号的复共轭的乘积，所述第一复子带信号与所述第二复子带信号之和是所述基带信号，所述基带信号等于具有所述第一延迟的所述第一复子带信号，并且其中用于所述模型的项通过针对所述模型结构优化延迟组合而被获取；以及
将所述模型结构用于所述基带信号的所述双频带数字预失真。
2.根据权利要求1所述的电路系统，还包括用于执行以下的部件：
通过使用所述模型结构的子集来优化所述延迟组合，所述子集包括：包含所述第一构建块和所述第二构建块的项、包含所述第一构建块和所述第三构建块的项以及包含全部三个构建块的项；以及
将经优化的所述延迟组合应用于所述模型结构以针对所述模型结构中的项获取延迟值。
3.根据权利要求1所述的电路系统，还包括用于执行以下的部件：
通过使用所述模型结构来优化所述延迟组合；以及
将经优化的所述延迟组合应用于所述模型结构以获取所述模型结构中的项。
4.根据任一项前述权利要求所述的电路系统，其中以下公式被用于所述模型结构
x＝x1[n-d0]
Figure FDA0002932498290000021
Figure FDA0002932498290000022
其中
x＝所述基带信号和所述第一构建块
a＝所述第二构建块
b＝所述第三构建块
x1＝所述第一复子带信号
Figure FDA0002932498290000023
x2＝所述第二复子带信号
Figure FDA0002932498290000024
d0到d4＝五个延迟。
5.根据权利要求2所述的电路系统，其中以下公式被用于所述模型结构
x＝x1[n-d0]
Figure FDA0002932498290000025
Figure FDA0002932498290000026
并且所述子集包含以下项
Figure FDA0002932498290000027
Figure FDA0002932498290000028
Figure FDA0002932498290000029
其中
x＝所述基带信号和所述第一构建块
a＝所述第二构建块
b＝所述第三构建块
x1＝所述第一复子带信号
Figure FDA00029324982900000210
x2＝所述第二复子带信号
Figure FDA0002932498290000031
d0到d4＝五个延迟。
6.根据任一项前述权利要求所述的电路系统，其中被用于所述模型结构的所述基带信号是基带源信号，或时间对准的反馈信号，或预失真信号。
7.一种装置，包括
至少一个处理器；以及
至少一个存储器，包括计算机程序代码，所述至少一个存储器和所述计算机程序代码被配置为与所述至少一个处理器一起，使所述装置执行：
通过模型结构对功率放大器进行建模，所述模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中所述第一构建块是具有第一延迟的第一复子带信号，所述第二构建块是具有第二延迟的所述第一复子带信号和具有第三延迟的所述第一复子带信号的复共轭的乘积，所述第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的所述第二复子带信号的复共轭的乘积，所述第一复子带信号与所述第二复子带信号之和是基带信号，所述基带信号等于具有所述第一延迟的所述第一复子带信号，并且其中用于所述模型的项通过针对所述模型结构优化延迟组合而被获取；以及
将所述模型结构用于所述基带信号的双频带数字预失真。
8.根据权利要求7所述的装置，其中所述至少一个存储器和所述计算机程序代码被配置为与所述至少一个处理器一起，还使所述装置执行：
通过使用所述模型结构的子集来优化所述延迟组合，所述子集包括：包含所述第一构建块和所述第二构建块的项、包含所述第一构建块和所述第三构建块的项以及包含全部三个构建块的项；以及
将经优化的所述延迟组合应用于所述模型结构以针对所述模型结构中的项获取延迟值。
9.根据权利要求7所述的装置，其中所述至少一个存储器和所述计算机程序代码被配置为与所述至少一个处理器一起，还使所述装置执行：
通过使用所述模型结构来优化所述延迟组合；以及
将经优化的所述延迟组合应用于所述模型结构以获取所述模型结构中的项。
10.根据权利要求7、8或9所述的装置，其中所述装置是发送器。
11.根据权利要求7、8或9所述的装置，其中所述装置是基站。
12.一种用于基带信号的双频带数字预失真的方法，所述方法包括：
通过模型结构对功率放大器进行建模，所述模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中所述第一构建块是具有第一延迟的第一复子带信号，所述第二构建块是具有第二延迟的所述第一复子带信号和具有第三延迟的所述第一复子带信号的复共轭的乘积，所述第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的所述第二复子带信号的复共轭的乘积，所述第一复子带信号与所述第二复子带信号之和是所述基带信号，所述基带信号等于具有所述第一延迟的所述第一复子带信号，并且其中用于所述模型的项通过针对所述模型结构优化延迟组合而被获取；以及
将所述模型结构用于所述基带信号的所述双频带数字预失真。
13.根据权利要求12所述的方法，还包括执行：
通过使用所述模型结构的子集来优化所述延迟组合，所述子集包括：包含所述第一构建块和所述第二构建块的项、包含所述第一构建块和所述第三构建块的项以及包含全部三个构建块的项；以及
将经优化的所述延迟组合应用于所述模型结构以针对所述模型结构中的项获取延迟值。
14.一种计算机程序产品，被实施在计算机可读介质上并且包括由一个或多个电路系统可读取的计算机程序代码，其中所述计算机程序代码将所述一个或多个电路系统配置为执行计算机过程，所述计算机过程包括：
通过模型结构对功率放大器进行建模，所述模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中所述第一构建块是具有第一延迟的第一复子带信号，所述第二构建块是具有第二延迟的所述第一复子带信号和具有第三延迟的所述第一复子带信号的复共轭的乘积，所述第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的所述第二复子带信号的复共轭的乘积，所述第一复子带信号与所述第二复子带信号之和是基带信号，所述基带信号等于具有所述第一延迟的所述第一复子带信号，并且其中用于所述模型的项通过针对所述模型结构优化延迟组合而被获取；以及
将所述模型结构用于所述基带信号的双频带数字预失真。
15.一种计算机程序，包括指令，所述指令在所述程序由一个或多个电路系统执行时，使所述一个或多个电路系统执行：
通过模型结构对功率放大器进行建模，所述模型结构至少基于二项式展开、第一构建块、第二构建块和第三构建块，其中所述第一构建块是具有第一延迟的第一复子带信号，所述第二构建块是具有第二延迟的所述第一复子带信号和具有第三延迟的所述第一复子带信号的复共轭的乘积，所述第三构建块是具有第四延迟的第二复子带信号与具有第五延迟的所述第二复子带信号的复共轭的乘积，所述第一复子带信号与所述第二复子带信号之和是基带信号，所述基带信号等于具有所述第一延迟的所述第一复子带信号，并且其中用于所述模型的项通过针对所述模型结构优化延迟组合而被获取；以及
将所述模型结构用于所述基带信号的双频带数字预失真。
CN202110152585.9A 2020-02-04 2021-02-03 双频带数字预失真 Active CN113225026B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20205117 2020-02-04
FI20205117 2020-02-04

Publications (2)

Publication Number Publication Date
CN113225026A true CN113225026A (zh) 2021-08-06
CN113225026B CN113225026B (zh) 2023-02-17

Family

ID=74346992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110152585.9A Active CN113225026B (zh) 2020-02-04 2021-02-03 双频带数字预失真

Country Status (3)

Country Link
US (1) US11057063B1 (zh)
EP (1) EP3872987A3 (zh)
CN (1) CN113225026B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108196A (ko) * 2020-02-25 2021-09-02 주식회사 케이엠더블유 멀티 밴드 송신기

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020193087A1 (en) * 2001-06-07 2002-12-19 Jaehyeong Kim Method and apparatus for modeling and estimating the characteristics of a power amplifier
US8666336B1 (en) * 2012-08-16 2014-03-04 Xilinx, Inc. Digital pre-distortion with model-based order estimation
US20140254716A1 (en) * 2013-03-05 2014-09-11 Qualcomm Incorporated Power Amplifier System Including A Composite Digital Predistorter
US9431972B1 (en) * 2014-07-07 2016-08-30 Altera Corporation Apparatus and methods for digital predistortion
US20170244582A1 (en) * 2016-02-23 2017-08-24 Freescale Semiconductor, Inc. Fixed-Point Conjugate Gradient Digital Pre-Distortion (DPD) Adaptation
CN109075745A (zh) * 2015-11-10 2018-12-21 华为技术有限公司 预失真装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498529B1 (en) * 2001-06-08 2002-12-24 Lucent Technologies Inc. Method and apparatus for calculating the predistortion function from a power amplifier
US8711976B2 (en) * 2011-05-12 2014-04-29 Andrew Llc Pre-distortion architecture for compensating non-linear effects
US8957729B2 (en) 2012-03-20 2015-02-17 Telefonaktiebolaget L M Ericsson (Publ) Memory structure having taps and non-unitary delays between taps
US9214969B2 (en) * 2013-05-09 2015-12-15 King Fahd University Of Petroleum And Minerals Scalable digital predistortion system
US9608676B2 (en) * 2013-07-12 2017-03-28 Analog Devices Global Digital pre-distortion systems in transmitters
US9252821B2 (en) 2014-06-27 2016-02-02 Freescale Semiconductor, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
CN108292926B (zh) * 2015-11-27 2021-09-07 瑞典爱立信有限公司 有源天线阵列的线性化
US10033413B2 (en) * 2016-05-19 2018-07-24 Analog Devices Global Mixed-mode digital predistortion
EP3462610A4 (en) * 2016-07-08 2019-06-19 Huawei Technologies Co., Ltd. DIGITAL PRE-DISTORTION PROCESSING DEVICE

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020193087A1 (en) * 2001-06-07 2002-12-19 Jaehyeong Kim Method and apparatus for modeling and estimating the characteristics of a power amplifier
US8666336B1 (en) * 2012-08-16 2014-03-04 Xilinx, Inc. Digital pre-distortion with model-based order estimation
US20140254716A1 (en) * 2013-03-05 2014-09-11 Qualcomm Incorporated Power Amplifier System Including A Composite Digital Predistorter
US9431972B1 (en) * 2014-07-07 2016-08-30 Altera Corporation Apparatus and methods for digital predistortion
CN109075745A (zh) * 2015-11-10 2018-12-21 华为技术有限公司 预失真装置
US20170244582A1 (en) * 2016-02-23 2017-08-24 Freescale Semiconductor, Inc. Fixed-Point Conjugate Gradient Digital Pre-Distortion (DPD) Adaptation

Also Published As

Publication number Publication date
US11057063B1 (en) 2021-07-06
CN113225026B (zh) 2023-02-17
EP3872987A3 (en) 2021-11-17
EP3872987A2 (en) 2021-09-01

Similar Documents

Publication Publication Date Title
EP3719927B1 (en) Transmitting method in multiple input multiple output antenna system
US11800514B2 (en) Configuration for uplink signals over fronthaul interface
EP3857951B1 (en) Logical channel cell restriction
CN115088388B (zh) 用于资源元素的处理规则
CN113225026B (zh) 双频带数字预失真
US11664867B2 (en) Computation of beamforming parameters
CN112671425B (zh) 频带之间的削波噪声的分布
EP4214834A1 (en) Energy efficient amplification for an apparatus
CN111510187B (zh) 用于接收信号的检测的装置和方法
CN116982298A (zh) 频谱整形
WO2022043607A1 (en) Beam alignment in an apparatus
CN112514477B (zh) 多小区链路方向对准
CN114189412A (zh) 具有多频带数字预失真的干扰减轻
US20230216555A1 (en) MIMO Antennas
CN113348652A (zh) 标记上行链路数据分组
US11916586B2 (en) RF chain offset estimation and reduction
EP4346156A1 (en) Determining waveform for uplink transmission
US20240284473A1 (en) Utilizing bits of waveform dependent dci fields introduced by dynamic waveform switching
US20240155480A1 (en) Cell selection at transition from idle mode to connected mode
US20240204891A1 (en) Interference rejection in cooperative multi-point communication
WO2023193924A1 (en) Measurements for one or more inter-cell purposes
CN115552948A (zh) 适配装置的操作
CN117412386A (zh) 白化上行链路数据流
CN114615111A (zh) 解映射接收的数据

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant