CN113224175A - 一种二极管芯片结构及制备方法 - Google Patents
一种二极管芯片结构及制备方法 Download PDFInfo
- Publication number
- CN113224175A CN113224175A CN202110619706.6A CN202110619706A CN113224175A CN 113224175 A CN113224175 A CN 113224175A CN 202110619706 A CN202110619706 A CN 202110619706A CN 113224175 A CN113224175 A CN 113224175A
- Authority
- CN
- China
- Prior art keywords
- region
- substrate
- base
- ring
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 9
- -1 boron ions Chemical class 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000010992 reflux Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 15
- 238000000605 extraction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种二极管芯片结构及制备方法，该二极管包括N+衬底以及在其顶部依次层叠生长的N缓冲层和N‑外延区；所述N‑外延区的顶部外端镶嵌P+ring区，N‑外延区顶部内的中心区域为P base区，P base区周期性镶嵌有源P+区，P base区顶部制作金属化阳极，P+ring区顶部制作氧化硅，氧化硅顶部钝化硼磷硅玻璃，硼磷硅玻璃被氮化硅覆盖，N+衬底背面为金属化阴极。本发明利用N‑外延区底部的N缓冲层能缓冲空间电荷区扩展，减缓载流子反向抽取速度，使恢复特性得到软化。通过P base区周期性镶嵌有源P+区，能显著降低阳极注入效率，减少反向存储电荷和降低反向恢复时间，结终端为浮空场限环结构，使二极管的耐压能力增强，并降低器件反向漏电流。
Description
技术领域
本发明涉及一种半导体技术领域，特别是涉及一种二极管芯片结构及制备方法。
背景技术
快恢复二极管具有开关特性好、反向恢复时间短等特点，主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用。
现有快恢复二极管如图1所示，其结构包括：轻掺杂N-漂移区100；位于轻掺杂N-漂移区100顶部的重掺杂P+区200；位于重掺杂P+区200顶部的阳极金属层300；位于轻掺杂N-型漂移区100底部的重掺杂N+衬底层400；位于重掺杂N+衬底层400底部的阴极金属层500。
当上述二极管在正向导通时，轻掺杂N-漂移区和重掺杂P+区内存储有大量的少数载流子空穴和电子，当器件关断时，其耗尽区在轻掺杂N-漂移区与重掺杂P+区向外扩展；由于轻掺杂N-漂移区一侧的浓度较低，导致耗尽区主要向轻掺杂N-漂移区一侧扩展；在耗尽区扩展的过程中，耗尽区所经过的区域少数载流子被迅速扫出，造成反向恢复电流迅速减少到零，使得快速恢复二极管软度较差，导致回路中产生较大的过冲电压，进而引起系统电路元件损坏。
发明内容
本发明的目的是提供一种二极管芯片结构及制备方法，该结构具备反向耐压高、反向恢复时间快和降低反向漏电流的优势，同时使二极管恢复特性得到软化。
为了实现上述目的，本发明提供一种二极管芯片结构及制备方法。
一种二极管芯片结构，包括N+衬底以及在其顶部依次层叠生长的N缓冲层和N-外延区；所述N-外延区的顶部外端镶嵌P+ring区，N-外延区顶部内的中心区域为P base区，所述P base区周期性镶嵌有源P+区，P base区顶部制作金属化阳极，所述P+ring区顶部制作氧化硅，所述氧化硅顶部钝化硼磷硅玻璃，所述硼磷硅玻璃被氮化硅覆盖，所述N+衬底背面为金属化阴极。
所述金属化阴极为钛、镍或银电极，金属化阳极为铝电极。
所述氮化硅与金属化阳极相邻处有部分重叠。
所述有源P+区为周期性排列的线状元胞结构。
所述P+ring区和P base区呈圆角四边形。
一种二极管芯片结构的制作方法，包括以下步骤：
(1)制作N+衬底，在N+衬底上依次生长N缓冲层和N-外延区；
(2)在N-外延区表面进行牺牲氧化后再次氧化得到氧化层；
(3)对位于P+ring区的氧化层光刻、刻蚀和去胶，进行预氧化层生长，在形成的P+ring注入窗口将硼离子注入，进行P+ring区推阱；
(4)对位于P base区的氧化层光刻，刻蚀和去胶，进行预氧化层生长，在形成的Pbase区注入窗口将硼离子注入，进行P base区推阱；
(5)对P base区光刻形成有源P+区注入窗口，将硼离子注入后进行去胶，再将离子激活。
(6)腐蚀表面的预氧化层，在其上先后淀积氧化硅和硼磷硅玻璃(BPSG)，高温回流后进行光刻、刻蚀，形成金属电极接触区；
(7)在金属电极接触区进行金属Pt的溅射和退火，腐蚀未反应完全的金属Pt，在其表面蒸发形成金属Al薄膜，对该薄膜光刻得到正面电极，进行金属合金过程；
(8)在氧化硅上方沉积氮化硅，进行光刻和刻蚀形成pad区；
(9)将N+衬底的背面减薄，进行背面金属化操作。
所述N缓冲层的电阻率为10-14Ω·cm，厚度为33-38um。
所述N-外延区的电阻率为85-95Ω·cm，厚度为85-95um。
所述P+ring区的结深为7.5-8.5um，其表面方块电阻为9-12Ω/□。
所述P base区的结深为4-5um，其表面方块电阻为30-40Ω/□。
所述有源P+区的结深为1-2um，其表面方块电阻为5-7Ω/□。
所述氮化硅厚度
本发明的有益效果在于：
1.本发明相对于普通PIN结构的二极管，其低掺杂的P base区显著降低金属化阳极的注入效率，进而减少反向存储电荷并降低反向恢复时间。
另外，低掺杂的P base区周期性镶嵌重掺杂的有源P+区，利用该结构能进一步控制空穴注入效率。
2.由于N缓冲层的浓度高于N-外延区的浓度，在反向恢复的过程中使得耗尽区到达N缓冲层后扩展将变得缓慢，减缓载流子反向抽取速度，使恢复特性得到软化，提高二极管的软度因子。
3.本发明中二极管的结终端采用的是浮空场限环结构，有效地提高二极管的耐压能力，降低反向漏电流。
附图说明
图1为现有二极管的结构示意图。
图中：100-N-漂移区，200-P+区，300-阳极金属层，400-N+衬底层，500-阴极金属层
图2为本发明提供的二极管芯片结构示意图。
图3为本发明提供的二极管芯片的俯视图。
图4为本发明提供的生长N缓冲层和N-外延区的示意图。
图5为本发明提供的形成P+ring区及其预氧化层的示意图。
图6为本发明提供的形成P base区及其预氧化层的示意图。
图7为本发明提供的形成有源P+区的示意图。
图8为本发明提供的淀积氧化硅与硼磷硅玻璃的示意图。
图9为本发明提供的形成金属电极接触区的示意图。
图10为本发明提供的形成金属化阳极的示意图。
图11为本发明提供的氮化硅形成pad区的示意图。
图12为本发明提供的形成金属化阴极的示意图。
图中：1-N+衬底，2-N缓冲区，3-N-外延区，4-P+ring区，5-P base区，6-有源P+区，7-氧化硅，8-硼磷硅玻璃，9-金属化阳极，10-氮化硅，11-金属化阴极，12-氮化硅与金属化阳极重叠区域
具体实施方式
下面结合附图进一步描述本发明的具体实施例，但要求保护的范围并不局限于此。
实施例1
本发明实施例提供一种二极管芯片结构，如图2所示，采用一种双基区结构，包括N+衬底1以及在其顶部依次层叠生长的N缓冲层2和N-外延区3；位于N-外延区3的顶部外端镶嵌P+ring区4，N-外延区3顶部内的中心区域为P base区5，P base区5周期性镶嵌有源P+区6，P base区5顶部制作金属化阳极9，P+ring区4顶部制作氧化硅7，氧化硅7顶部钝化硼磷硅玻璃8，硼磷硅玻璃8被氮化硅10覆盖，位于N+衬底1背面为金属化阴极11。
其中金属化阳极采用铝电极，厚度为3-4um，金属化阴极为钛、镍或银电极，其厚度分别为0.1±0.01um/0.6±0.1um/0.8±0.1um。
二极管的阳极有源区是由低掺杂的P base区与重掺杂的有源P+区镶嵌组成，其中P base区的结深为4-5um，其表面方块电阻为30-40Ω/□；有源P+区的结深为1-2um，其表面方块电阻为5-7Ω/□。
二极管中的N缓冲层的电阻率为10-14Ω·cm，厚度为33-38um；N-外延区的电阻率为85-95Ω·cm，厚度为85-95um；P+ring区的结深为7.5-8.5um，其表面方块电阻为9-12Ω/□。
其中，有源P+区为周期性排列的线状元胞结构，P+ring区和P base区呈圆角四边形；如图3所示，氮化硅与金属化阳极相邻处有部分重叠。
覆盖于氧化硅表面的氮化硅层起保护钝化作用，氮化硅厚度为
表1实施例1中二极管的工艺参数
| 击穿电压V<sub>RWM</sub> | 1300-1400V |
| 正向压降V<sub>F</sub>(I<sub>F</sub>＝15A) | 1.8-1.9V |
| 反向漏电流(V<sub>R</sub>＝1200V；常温) | 2-7nA |
| 反向漏电流(V<sub>R</sub>＝1200V；高温) | 20-40nA |
| 反向恢复时间(I<sub>F</sub>＝15A V<sub>R</sub>＝200V di/dt＝-200A/us) | 30-40ns |
结果表明：
该二极管结构有效降低反向恢复时间，使恢复特性得到软化，从而提高二极管的软度因子，并降低器件反向漏电流。
上述二极管芯片结构的制作方法，包括以下步骤：
(1)制作N+衬底，在N+衬底上依次生长N缓冲层和N-外延区，如图4所示；
具体地，选取<100>晶向N型抛光片材料，N缓冲层的电阻率为10-14Ω·cm，厚度为33-38um，N-外延区的电阻率为85-95Ω·cm，厚度为85-95um。
(2)先对N-外延区表面进行牺牲氧化，所用温度和时间分别为1050℃，60min，在对其表面热氧化生长场氧化层，氧化温度和时间分别为1050℃，250min。
(3)在N-外延区顶部外端区域形成P+ring区及其预氧化层，如图5所示；
具体地，对位于P+ring区的氧化层光刻、刻蚀和去胶，进行预氧化层生长，在形成的P+ring注入窗口将硼离子注入，进行P+ring区推阱；注入剂量和能量分别为5e15cm-2，100keV，推阱温度和时间分别为1150℃，160min。
其中，P+ring区的预氧化层生长的温度为1000℃，时间为20min。
(4)在N-外延区顶部中间区域形成P base区及其预氧化层，如图6所示；
具体地，对位于P base区的氧化层光刻，刻蚀和去胶，进行预氧化层生长，在形成的P base区注入窗口将硼离子注入，进行P base区推阱；注入剂量和能量分别为2e14cm-2，90keV，推阱温度和时间分别为1100℃，120min。
其中，P base区的预氧化层生长的温度为1000℃，时间为20min。
(5)在P base区中周期性的镶嵌有源P+区，如图7所示；
具体地，对P base区光刻形成有源P+区注入窗口，在该将硼离子注入后进行去胶，再将离子激活；注入剂量和能量分别为5e15cm-2，120keV，激活温度和时间分别为900℃，30min。
(6)在P base区上方形成金属电极接触区；
具体地，腐蚀上述预氧化层，在其表面先后淀积氧化硅与硼磷硅玻璃(BPSG)，如图8所示，采用LPCVD方式淀积氧化硅，PECVD方式淀积BPSG；氧化硅和BPSG厚度分别为
和
进行BPSG高温回流，回流温度和时间分别为850℃，30min，主要是使表面平坦化；在对BPSG和氧化硅薄膜光刻、刻蚀和去胶形成金属电极接触区，如图9所示。
(7)在金属电极接触区上形成金属化阳极，如图10所示；
具体地，在金属电极接触区进行金属Pt的溅射和退火，腐蚀未反应完全的金属Pt，在其表面蒸发形成金属Al薄膜，对该薄膜光刻得到正面电极，进行金属合金过程；
其中，溅射过程的Pt薄膜厚度为
溅射功率和流量分别为225W，20sccm；金属Pt的退火温度和时间为900℃，30min；蒸发后金属Al薄膜的厚度为3-4um；金属合金的温度和时间分别为400℃，30min。
(8)在氧化硅上方沉积氮化硅，进行光刻和刻蚀形成pad区，如图11所示；
具体地，采用PECVD方式淀积氮化硅，其厚度为
(9)对N+衬底背面进行减薄处理，再进行金属化操作，如图12所示。
具体地，该衬底背面厚度减薄至200±10um；金属化操作时，背面金属分别为钛、镍或银电极，其厚度分别为0.1±0.01um/0.6±0.1um/0.8±0.1um。
Claims (10)
1.一种二极管芯片结构，其特征在于，包括N+衬底(1)以及在其顶部依次层叠生长的N缓冲层(2)和N-外延区(3)；所述N-外延区(3)的顶部外端镶嵌P+ring区(4)，N-外延区(3)顶部内的中心区域为P base区(5)，所述P base区(5)周期性镶嵌有源P+区(6)，P base区(5)顶部制作金属化阳极(9)，所述P+ring区(4)顶部制作氧化硅(7)，所述氧化硅(7)顶部钝化硼磷硅玻璃(8)，所述硼磷硅玻璃(8)被氮化硅(10)覆盖，所述N+衬底(1)背面为金属化阴极(11)。
2.根据权利要求1所述的二极管芯片结构，其特征在于，所述金属化阴极(11)为钛、镍或银电极，金属化阳极(9)为铝电极。
3.根据权利要求1所述的二极管芯片结构，其特征在于，所述氮化硅(10)与金属化阳极(9)相邻处有部分重叠。
4.根据权利要求1所述的二极管芯片结构，其特征在于，所述有源P+区(6)为周期性排列的线状元胞结构。
5.一种二极管芯片结构的制作方法，其特征在于，具体包括以下步骤：
(1)制作N+衬底，在N+衬底上依次生长N缓冲层和N-外延区；
(2)在N-外延区表面进行牺牲氧化后再次氧化得到氧化层；
(3)对位于P+ring区的氧化层光刻、刻蚀和去胶，进行预氧化层生长，在形成的P+ring注入窗口将硼离子注入，进行P+ring区推阱；
(4)对位于P base区的氧化层光刻，刻蚀和去胶，进行预氧化层生长，在形成的P base区注入窗口将硼离子注入，进行P base区推阱；
(5)对P base区光刻形成有源P+区注入窗口，将硼离子注入后进行去胶，再将离子激活；
(6)腐蚀表面的预氧化层，在其上先后淀积氧化硅和硼磷硅玻璃(BPSG)，高温回流后进行光刻、刻蚀，形成金属电极接触区；
(7)在金属电极接触区进行金属Pt的溅射和退火，腐蚀未反应完全的金属Pt，在其表面蒸发形成金属Al薄膜，对该薄膜光刻得到正面电极，进行金属合金过程；
(8)在氧化硅上方沉积氮化硅，进行光刻和刻蚀形成pad区；
(9)将N+衬底的背面减薄，进行背面金属化操作。
6.根据权利要求5所述的二极管芯片结构的制作方法，其特征在于，所述N缓冲层的电阻率为10-14Ω·cm，厚度为33-38um。
7.根据权利要求5所述的二极管芯片结构的制作方法，其特征在于，所述N-外延区的电阻率为85-95Ω·cm，厚度为85-95um。
8.根据权利要求5所述的二极管芯片结构的制作方法，其特征在于，所述P+ring区的结深为7.5-8.5um，其表面方块电阻为9-12Ω/□。
9.根据权利要求5所述的二极管芯片结构的制作方法，其特征在于，所述P base区的结深为4-5um，其表面方块电阻为30-40Ω/□。
10.根据权利要求5所述的二极管芯片结构的制作方法，其特征在于，所述有源P+区的结深为1-2um，其表面方块电阻为5-7Ω/□。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110619706.6A CN113224175A (zh) | 2021-06-03 | 2021-06-03 | 一种二极管芯片结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110619706.6A CN113224175A (zh) | 2021-06-03 | 2021-06-03 | 一种二极管芯片结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113224175A true CN113224175A (zh) | 2021-08-06 |
Family
ID=77082722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110619706.6A Pending CN113224175A (zh) | 2021-06-03 | 2021-06-03 | 一种二极管芯片结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113224175A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153969A (zh) * | 2023-03-03 | 2023-05-23 | 深圳吉华微特电子有限公司 | 抗单粒子烧毁高压快恢复二极管及其制造方法 |
-
2021
- 2021-06-03 CN CN202110619706.6A patent/CN113224175A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153969A (zh) * | 2023-03-03 | 2023-05-23 | 深圳吉华微特电子有限公司 | 抗单粒子烧毁高压快恢复二极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540343A (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN111430453B (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN111463283B (zh) | 集成启动管、采样管和二极管的dmos结构及其制备方法 | |
| CN113140639A (zh) | 一种碳化硅功率二极管及其制作方法 | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN213459736U (zh) | 一种SiC IGBT器件 | |
| CN111244171A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
| CN115881829A (zh) | 一种带有场限环结构的肖特基二极管及其制备方法 | |
| US11967651B2 (en) | Silicon carbide power diode device and fabrication method thereof | |
| CN113224175A (zh) | 一种二极管芯片结构及制备方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN214588868U (zh) | 一种二极管芯片结构 | |
| CN115224105A (zh) | 一种快恢复二极管及其制作方法和应用 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| KR101415878B1 (ko) | 고전압 초고속 회복 에피다이오드 및 그 제조 방법 | |
| CN211828777U (zh) | 一种碳化硅功率二极管 | |
| CN211789033U (zh) | 一种快恢复二极管器件结构 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN209766432U (zh) | Mps二极管器件 | |
| CN113314617A (zh) | 一种软快恢复二极管及其制备方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN110690294A (zh) | 一种快恢复二极管 | |
| CN111799337A (zh) | 一种SiC JBS二极管器件及其制备方法 | |
| CN219371036U (zh) | 一种改进型tmps二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |