CN113206188A - 磁性存储器装置 - Google Patents

Abstract

一种磁性存储器装置，包括：下接触插塞，其位于衬底上；以及数据存储结构，其位于下接触插塞上。数据存储结构包括顺序地堆叠在下接触插塞上的底部电极、磁性隧道结图案和顶部电极。下接触插塞和数据存储结构在与衬底的顶表面垂直的第一方向上分别具有第一厚度和第二厚度。下接触插塞的第一厚度为数据存储结构的第二厚度的大约2.0倍至3.6倍。

Description

磁性存储器装置

相关申请的交叉引用

本申请要求于2020年1月31日在韩国知识产权局提交的韩国专利申请No.10-2020-0012067的优先权，该申请的公开以引用方式全部并入本文中。

技术领域

本发明构思涉及一种包括磁性隧道结的磁性存储器装置及其制造方法。

背景技术

随着电子产品趋向于更高的速度和/或更低的功耗，对于结合在电子产品中的半导体存储器装置，可能越来越需要更高的速度和更低的工作电压。为了满足上述需求，已经开发了磁性存储器装置作为半导体存储器装置。因为磁性存储器装置可以以高速操作并且具有非易失性特性，所以磁性存储器装置作为下一代半导体存储器装置引起了相当大的关注。

通常，磁性存储器装置可以包括磁性隧道结图案(MTJ)。磁性隧道结图案包括两个磁性结构和插设在两个磁性结构之间的绝缘层。磁性隧道结图案的电阻根据两个磁性结构的磁化方向而变化。例如，磁性隧道结图案可以在两个磁性结构的磁化方向方向反向平行时具有高电阻状态，并且在两个磁性结构的磁化方向平行时具有低电阻状态。磁性存储器装置可以使用磁性隧道结的高电阻状态与低电阻状态之间的电阻差来写入和读取数据。

随着电子工业的显着进步，可能对磁性存储器装置的更高集成度和/或更低功耗的需求不断增加。

发明内容

本发明构思的一些示例实施例提供了一种具有被配置为减少或最小化工艺缺陷的结构的磁性存储器装置及其制造方法。

本发明构思的一些示例实施例提供了一种具有改善的特性的磁性存储器装置及其制造方法。

根据本发明构思的一些示例实施例，磁性存储器装置可以包括：下接触插塞，其位于衬底上；以及数据存储结构，其位于下接触插塞上。数据存储结构可以包括顺序地堆叠在下接触插塞上的底部电极、磁性隧道结图案和顶部电极。下接触插塞和数据存储结构可以在与衬底的顶表面垂直的第一方向上分别具有第一厚度和第二厚度。下接触插塞的第一厚度可以为数据存储结构的第二厚度的大约2.0倍至3.6倍。

根据本发明构思的一些示例实施例，磁性存储器装置可以包括顺序地堆叠在衬底上的底部电极、磁性隧道结图案和顶部电极。磁性隧道结图案可以包括：自由层；钉扎层，其位于底部电极与自由层之间；以及隧道势垒层，其位于钉扎层与自由层之间。在与衬底的顶表面平行的方向上，钉扎层的中间部分可以比钉扎层的上部分宽，并且可以比钉扎层的下部分宽。

附图说明

图1示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的单位存储器单元的电路图。

图2示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的平面图。

图3示出沿图2的线I-I’和线II-II’截取的截面图。

图4A和图4B示出示例性地呈现根据本发明构思的一些示例实施例的磁性存储器装置的磁性隧道结图案的截面图。

图5A和图5B示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的数据存储结构的截面图。

图6示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的数据存储结构的截面图。

图7至图12示出沿图2的线I-I’和线II-II’截取的截面图，呈现根据本发明构思的一些示例实施例的制造磁性存储器装置的方法。

具体实施方式

现在将在下面参照附图详细地描述本发明构思的一些示例实施例。

图1示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的单位存储器单元的电路图。

参照图1，单位存储器单元MC可以包括存储器元件ME和选择元件SE。存储器元件ME可以连接在位线BL与选择元件SE之间，选择元件SE可以连接在存储器元件ME与字线WL之间。如本文中描述的，“在”另一元件“上”或者“连接到”或“接触”另一元件的元件可以直接在所述另一元件上或者直接连接到或直接接触所述另一元件，或者可以存在中间元件。当元件“直接在”另一元件“上”或者“直接连接到”或“直接接触”另一元件时，不存在中间元件。“连接的”元件可以电连接和/或物理连接。存储器元件ME可以是在供应有电脉冲时在两种电阻状态之间切换的可变电阻器件。存储器元件ME可以具有通过流过存储器元件ME的电流的自旋转移现象而改变的电阻。存储器元件ME可以具有被配置为表现出磁阻性能的薄膜结构，并且可以包括至少一种铁磁材料和/或至少一种反铁磁材料。选择元件SE可以被配置为选择性地控制穿过存储器元件ME的电荷。例如，选择元件SE可以是二极管、PNP双极晶体管、NPN双极晶体管、NMOS场效应晶体管和PMOS场效应晶体管中的一个。当选择元件SE被配置为三端子器件(诸如双极晶体管或MOS场效应晶体管)时，附加的线可以连接到选择元件SE。

存储器元件ME可以包括磁性隧道结图案MTJ。磁性隧道结图案MTJ可以包括第一磁性结构MS1、第二磁性结构MS2和第一磁性结构MS1与第二磁性结构MS2之间的隧道势垒图案TBR。可以在本文中使用术语“第一”、“第二”等以将一个元件与另一元件区分开。第一磁性结构MS1和第二磁性结构MS2中的每一个可以包括由磁性材料形成的至少一个磁性层。存储器元件ME还可以包括磁性隧道结图案MTJ与选择元件SE之间的底部电极BE和磁性隧道结图案MTJ与位线BL之间的顶部电极TE。

图2示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的平面图。图3示出沿图2的线I-I’和线II-II’截取的截面图。图4A和图4B示出示例性地呈现根据本发明构思的一些示例实施例的磁性存储器装置的磁性隧道结图案的截面图。

参照图2和图3，下线104和下接触件102可以设置在衬底100上。衬底100可以是包括硅、绝缘体上硅(SOI)、硅锗(SiGe)、锗(Ge)、镓砷(GaAs)等的半导体衬底。衬底100可以包括单元区CR和外围电路区PR。单元区CR可以是衬底100的设置有存储器单元的区。外围电路区PR可以是衬底的设置有用于驱动存储器单元的外围电路的另一区。下线104和下接触件102可以设置在衬底100的单元区CR和外围电路区PR上。

下线104可以在与衬底100的顶表面100U垂直的第一方向D1上与衬底100的顶表面100U间隔开。下接触件102可以设置在衬底100与下线104之间，下线104中的每一条可以通过下接触件102中的对应的一个电连接到衬底100。下线104和下接触件102可以包括金属(例如，铜)。

选择元件可以设置在衬底100中。选择元件可以是例如场效应晶体管。下线104中的每一条可以通过下接触件102中的对应的一个电连接到选择元件中的对应的一个的一个端子。

衬底100可以在其上设置有第一下层间介电层108，其覆盖单元区CR和外围电路区PR，并且还覆盖下线104和下接触件102。如本文中使用的，“覆盖”另一元件的元件不需要完全覆盖。下线104的顶表面可以与第一下层间介电层108的顶表面基本上共面。例如，下线104的顶表面可以与第一下层间介电层108的顶表面定位在基本同一高度处。在本说明书中，术语“高度”可以指示从衬底100的顶表面100U沿着第一方向D1测量的距离。第一下层间介电层108可以包括例如氧化物、氮化物和氮氧化物中的一种或多种。

第二下层间介电层125可以设置在第一下层间介电层108上，下介电层110可以插设在第一下层间介电层108与第二下层间介电层125之间。下介电层110和第二下层间介电层125可以覆盖单元区CR和外围电路区PR。第二下层间介电层125可以包括例如氧化物、氮化物和氮氧化物中的一种或多种。下介电层110可以包括与第一下层间介电层108和第二下层间介电层125的材料不同的材料。下介电层110可以包括相对于第一下层间介电层108和第二下层间介电层125具有蚀刻选择性的材料。下介电层110可以包括氮化物(例如，氮化硅)。

下接触插塞120可以设置在衬底100的单元区CR上。下接触插塞120可以被设置为多个，多个下接触插塞120可以在与衬底100的顶表面100U平行的第二方向D2上彼此间隔开。多个下接触插塞120中的每一个可以穿透第二下层间介电层125和下介电层110，并且可以与下线104中的对应的一个连接。下接触插塞120可以包括下接触件图案124和下势垒图案122。下接触件图案124可以设置在第二下层间介电层125和下介电层110中。下势垒图案122可以插设在第二下层间介电层125与下接触件图案124的侧表面(例如，侧壁或侧表面)之间以及下介电层110与下接触件图案124的侧表面之间，并且可以在下线104与下接触件图案124的底表面之间延伸。下接触件图案124可以包括掺杂的半导体材料(例如，掺杂的硅)、金属(例如，钨、钛和/或钽)和/或金属半导体化合物(例如，金属硅化物)，下势垒图案122可以包括导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)。

数据存储结构DS可以设置在衬底100的单元区CR上。数据存储结构DS可以被设置为多个，多个数据存储结构DS可以在第二方向D2上彼此间隔开。多个数据存储结构DS可以设置在对应的下接触插塞120上，并且连接到对应的下接触插塞120。

数据存储结构DS可以包括顺序地堆叠在下接触插塞120上的底部电极BE、磁性隧道结图案MTJ和顶部电极TE。底部电极BE可以设置在下接触插塞120与磁性隧道结图案MTJ之间，磁性隧道结图案MTJ可以设置在底部电极BE与顶部电极TE之间。磁性隧道结图案MTJ可以包括第一磁性结构MS1、第二磁性结构MS2和第一磁性结构MS1与第二磁性结构MS2之间的隧道势垒图案TBR。第一磁性结构MS1可以设置在底部电极BE与隧道势垒图案TBR之间，第二磁性结构MS2可以设置在顶部电极TE与隧道势垒图案TBR之间。底部电极BE可以包括例如导电金属氮化物(例如，氮化钛或氮化钽)。顶部电极TE可以包括金属(例如，Ta、W、Ru或Ir)和/或导电金属氮化物(例如，TiN)。

参照图4A和图4B，第一磁性结构MS1可以包括具有单向固定的磁化方向MD1的参考层，第二磁性结构MS2可以包括具有可变为与第一磁性结构MS1的磁化方向MD1平行或反向平行的磁化方向MD2的自由层。图4A和图4B示出其中第二磁性结构MS2包括自由层的示例，但是本发明构思不必限于此。作为图4A和图4B中示出的那些的替代方式，第一磁性结构MS1可以包括自由层，第二磁性结构MS2可以包括参考层。作为示例，图4A中所示，第一磁性结构MS1的磁化方向MD1和第二磁性结构MS2的磁化方向MD2可以平行于隧道势垒图案TBR与第二磁性结构MS2之间的界面。在此情况下，第一磁性结构MS1和第二磁性结构MS2中的每一个可以包括铁磁材料。第一磁性结构MS1还可以包括反铁磁材料，以用于固定第一磁性结构MS1中的铁磁材料的磁化方向。作为另一示例，如图4B中所示，第一磁性结构MS1的磁化方向MD1和第二磁性结构MS2的磁化方向MD2可以垂直于隧道势垒图案TBR与第二磁性结构MS2之间的界面。在此情况下，第一磁性结构MS1和第二磁性结构MS2中的每一个可以包括垂直磁性材料(例如，CoFeTb、CoFeGd或CoFeDy)、具有L₁₀结构的垂直磁性材料、六方紧密堆积(HCP)晶格结构的CoPt和/或垂直磁化结构。具有L₁₀结构的垂直磁性材料可以包括L₁₀结构的FePt、L₁₀结构的FePd、L₁₀结构的CoPd和/或L₁₀结构的CoPt。垂直磁化结构可以包括交替且重复堆叠的磁性层和非磁性层。例如，垂直磁化结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和/或(CoCr/Pd)n(其中，n是堆叠层数)。作为又一示例，第一磁性结构MS1和第二磁性结构MS2中的每一个可以包括Heusler合金或基于Co的Heusler合金。

隧道势垒图案TBR可以包括镁(Mg)氧化物层、钛(Ti)氧化物层、铝(Al)氧化物层、镁锌(Mg-Zn)氧化物层和/或镁硼(Mg-B)氧化物层。

返回参照图2和图3，下接触插塞120和数据存储结构DS中的每一个可以具有在第一方向D1上的厚度。下接触插塞120可以具有第一厚度120T，其为从下接触插塞120的底表面120L沿着第一方向D1到下接触插塞120的顶表面120U测量的垂直长度或距离。下接触插塞120的底表面120L可以与下线104中对应的一条接触，下接触插塞120的顶表面120U可以与数据存储结构DS的底部电极BE接触。数据存储结构DS可以具有第二厚度DS_T，其为从底部电极BE的底表面BE_L沿着第一方向D1到顶部电极TE的顶表面TE_U测量的垂直长度。底部电极BE的底表面BE_L可以与下接触插塞120接触。

下接触插塞120的第一厚度120T可以为数据存储结构DS的第二厚度DS_T的大约2.0倍至3.6倍。例如，第二厚度DS_T与第一厚度120T之比可以为大约1:2至大约1:3.6(DS_T:120T＝1:2.0至大约3.6)，其可以被配置为如本文中所述地改善电学特性和/或减少工艺缺陷。当第一厚度120T小于第二厚度DS_T的大约两倍时，数据存储结构DS的第二厚度DS_T可以相对增大。在此情况下，数据存储结构DS中的磁性隧道结图案MTJ的厚度可以相对增大，因此磁性隧道结图案MTJ可以具有差的特性。当第一厚度120T大于第二厚度DS_T的大约3.6倍时，下接触插塞120的宽高比可以相对增大。在此情况下，会增加诸如下接触插塞120中的空隙的工艺缺陷的发生率。

在单元区CR上，第二下层间介电层125可以具有在数据存储结构DS的相对侧上(例如，在多个数据存储结构DS之间)朝向衬底100延伸的凹部125R。凹部125R的最下表面125RL可以定位在比下接触插塞120的顶表面120U低的高度处或者比下接触插塞120的顶表面120U更靠近衬底100。第二下层间介电层125的位于外围电路区PR上的顶表面125U可以定位在比第二下层间介电层125的位于单元区CR上的凹部125R的最下表面125RL低的高度处或者比第二下层间介电层125的位于单元区CR上的凹部125R的最下表面125RL更靠近衬底100。

保护介电层130可以覆盖数据存储结构DS的侧表面(例如，侧壁或侧表面)。当在平面中观看时，保护介电层130可以围绕数据存储结构DS的侧表面。保护介电层130可以覆盖底部电极BE、磁性隧道结图案MTJ和顶部电极TE中的每一个的侧表面，当在平面中观看时，保护介电层130可以围绕底部电极BE、磁性隧道结图案MTJ和顶部电极TE中的每一个的侧表面。保护介电层130可以延伸到第二下层间介电层125的位于单元区CR上的凹部125R的内表面上，并且可以共形地覆盖凹部125R的内表面。保护介电层130可以延伸到外围电路区PR上，并且可以覆盖第二下层间介电层125的位于外围电路区PR上的顶表面125U。

第一上层间介电层135可以设置在保护介电层130上，并且可以覆盖单元区CR和外围电路区PR。第一上层间介电层135可以覆盖单元区CR上的数据存储结构DS。保护介电层130可以插设在第一上层间介电层135与数据存储结构DS的侧表面之间，并且可以在第一上层间介电层135与第二下层间介电层125的位于单元区CR上的凹部125的内表面之间延伸。保护介电层130可以在第一上层间介电层135与第二下层间介电层125的位于外围电路区PR上的顶表面125U之间延伸。

第一上层间介电层135可以包括氧化物、氮化物和氮氧化物中的一种或多种。保护介电层130可以包括与第一上层间介电层135的材料和第二下层间介电层125的材料不同的材料。保护介电层130可以包括相对于第一上层间介电层135和第二下层间介电层125具有蚀刻选择性的材料。保护介电层130可以包括氮化物(例如，氮化硅)。

第二上层间介电层145可以设置在第一上层间介电层135上，上介电层140可以插设在第一上层间介电层135与第二上层间介电层145之间。上介电层140和第二上层间介电层145可以覆盖单元区CR和外围电路区PR。上介电层140的位于外围电路区PR上的顶表面140U可以定位在比上介电层140的位于单元区CR上的顶表面140U低的高度处。第二上层间介电层145可以包括氧化物、氮化物和氮氧化物中的一种或多种。上介电层140可以包括与第一上层间介电层135和第二上层间介电层145的材料不同的材料。上介电层140可以包括相对于第一上层间介电层135和第二上层间介电层145具有蚀刻选择性的材料。上介电层140可以包括氮化物(例如，氮化硅)。

上线150可以设置在衬底100的单元区CR上。上线150可以被设置为多条，多条上线150可以在第二方向D2上彼此间隔开。多条上线150中的每一条可以连接到多个数据存储结构DS中对应的一个或多个。

上线150可以穿透第二上层间介电层145和上介电层140，并且可以与数据存储结构DS连接。上线150可以与包括在数据存储结构DS中的顶部电极TE的顶表面TE_U接触。根据一些示例实施例，上线150可以覆盖顶部电极TE的顶表面TE_U，并且可以延伸到顶部电极TE的侧表面上，以部分地覆盖顶部电极TE的侧表面。上线150可以包括上线图案154和上势垒图案152。上线图案154可以穿透第二上层间介电层145和上介电层140。上势垒图案152可以插设在第二上层间介电层145与上线图案154的侧表面之间以及上介电层140与上线图案154的侧表面之间，并且可以在上线图案154的底表面与顶部电极TE的顶表面TE_U之间延伸。根据一些示例实施例，上势垒图案152可以延伸到顶部电极TE的侧表面上，并且部分地覆盖顶部电极TE的侧表面。上线图案154可以包括金属(例如，铜)，上势垒图案152可以包括导电金属氮化物。

上线150可以具有在第一方向D1上的厚度。上线150可以具有第三厚度150T，其为从上线150的底表面150L沿着第一方向D1到上线150的顶表面150U测量的垂直长度。上线150的底表面150L可以与顶部电极TE的顶表面TE_U接触。上线150的第三厚度150T可以为数据存储结构DS的第二厚度DS_T的大约1.0倍至2.2倍。例如，第二厚度DS_T与第三厚度150T之比可以为大约1:1至大约1:2.2(DS_T:150T＝1:1至大约2.2)，其可以被配置为如本文中所述地改善电学特性。当第三厚度150T小于第二厚度DS_T时，数据存储结构DS的第二厚度DS_T可以相对增大。在此情况下，数据存储结构DS中的磁性隧道结图案MTJ的厚度可以相对增大，并且因此磁性隧道结图案MTJ会具有差的特性。此外，当第三厚度150T比第二厚度DS_T大大约2.2倍时，数据存储结构DS的第二厚度DS_T可以相对减小。在此情况下，数据存储结构DS中的磁性隧道结图案MTJ的厚度可以相对减小，因此磁性隧道结图案MTJ会具有差的特性。

外围线结构160可以设置在衬底100的外围电路区PR上。在外围电路区PR上，外围线结构160可以穿透第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130、第二下层间介电层125和下介电层110，并且可以与下线104连接。外围线结构160可以包括外围导电图案164和沿着外围导电图案164的侧表面和底表面延伸的外围势垒图案162。在外围电路区PR上，外围导电图案164可以穿透第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125，并且还可以穿透下介电层110的至少一部分。

外围导电图案164可以包括在与衬底100的顶表面100U平行的方向(例如，第二方向D2)上延伸的线图案LP，并且还可以包括从线图案LP朝向衬底100延伸的接触图案CP。接触图案CP可以沿着与衬底100的顶表面100U平行的方向(例如，第二方向D2)彼此水平地间隔开。接触图案CP可以连接到对应的下线104，线图案LP可以共同地连接到(例如，多个)接触图案CP。在外围电路区PR上，线图案LP可以穿透第二上层间介电层145和上介电层140，并且还可以穿透第一上层间介电层135的上部分。在外围电路区PR上，接触图案CP中的每一个可以穿透第一上层间介电层135的下部分、保护介电层130和第二下层间介电层125，并且还可以穿透下介电层110的至少一部分。第一上层间介电层135、保护介电层130和第二下层间介电层125中的每一个的一部分可以插设在接触图案CP之间。在一些示例实施例中，第一上层间介电层135可以在接触图案CP之间的所述部分的侧表面处具有台阶形状。接触图案CP中的每一个可以具有面对第一上层间介电层135的所述部分的侧表面的侧表面，因此接触图案CP中的每一个的侧表面可以具有台阶形状。

外围势垒图案162可以插设在下介电层110与接触图案CP中的每一个之间、第二下层间介电层125与接触图案CP中的每一个之间、保护介电层130与接触图案CP中的每一个之间以及第一上层间介电层135与接触图案CP中的每一个之间。外围势垒图案162可以在接触图案CP中的每一个与与接触图案CP中的每一个对应的下线104之间延伸。外围势垒图案162可以在线图案LP与第一上层间介电层135之间、线图案LP与上介电层140之间以及线图案LP与第二上层间介电层145之间延伸。线图案LP和接触图案CP可以彼此接触，以构成单体或一体，而在其间没有边界。

外围导电图案164的顶表面(或线图案LP的顶表面)可以基本与第二上层间介电层145的顶表面共面，外围势垒图案162的最上表面可以基本与第二上层间介电层145的最上表面共面。线图案LP和接触图案CP可以包括彼此相同的材料。线图案LP和接触图案CP可以包括与上线图案154的材料相同的材料。线图案LP和接触图案CP可以包括金属(例如，铜)。外围势垒图案162可以包括与上势垒图案152的材料相同的材料。外围势垒图案162可以包括导电金属氮化物。

图5A和图5B示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的数据存储结构的截面图。

参照图5A和图5B，图3的数据存储结构DS可以包括底部电极BE、磁性隧道结图案MTJ和顶部电极TE，磁性隧道结图案MTJ可以包括第一磁性结构MS1、第二磁性结构MS2和第一磁性结构MS1与第二磁性结构MS2之间的隧道势垒图案TBR。

根据一些示例实施例，第一磁性结构MS1可以包括底部电极BE与隧道势垒图案TBR之间的种子层200、种子层200与隧道势垒图案TBR之间的第一钉扎层210以及第一钉扎层210与隧道势垒图案TBR之间的第二钉扎层220。第二磁性结构MS2可以包括隧道势垒图案TBR与顶部电极TE之间的自由层230、自由层230与顶部电极TE之间的非磁性层240以及非磁性层240与顶部电极TE之间的覆盖层250。

种子层200可以包括有助于构成磁性隧道结图案MTJ的磁性层的晶体生长的材料。例如，种子层200可以包括铬(Cr)、铱(Ir)和/或钌(Ru)。

根据一些示例实施例，第一钉扎层210和第二钉扎层220可以分别具有垂直于隧道势垒图案TBR与自由层230之间的界面的磁化方向210MD和磁化方向220MD。第一钉扎层210可以包括以上参照图4B讨论的垂直磁性材料中的一种或多种。例如，第一钉扎层210可以包括铁(Fe)、钴(Co)和/或镍(Ni)。第二钉扎层220可以包括交替地堆叠在第一钉扎层210上的多个磁性层和多个非磁性层。多个磁性层中的每一个可以包括铁(Fe)、钴(Co)和/或镍(Ni)，多个非磁性层中的每一个可以包括铱(Ir)和/或钌(Ru)。第二钉扎层220可以通过多个非磁性层中的至少一个反铁磁性地耦合到第一钉扎层210。因此，第二钉扎层220的磁化方向220MD可以与第一钉扎层210的磁化方向210MD反向平行。

根据一些示例实施例，自由层230可以包括由于在自由层230与隧道势垒图案TBR之间的界面处引起的垂直磁性各向异性而具有垂直磁性的磁性材料。例如，自由层230可以包括钴铁硼(CoFeB)。对于另一示例，自由层230可以包括以上参照图4B讨论的垂直磁性材料中的一种或多种。非磁性层240可以包括镁(Mg)氧化物层、钛(Ti)氧化物层、铝(Al)氧化物层、镁锌(Mg-Zn)氧化物层和/或镁硼(Mg-B)氧化物层。例如，非磁性层240可以包括与隧道势垒图案TBR的材料相同的材料。自由层230的磁性各向异性可以由于在非磁性层240与自由层230之间的界面处引起的磁性各向异性而增大。覆盖层250可以用于防止自由层230的劣化。覆盖层250可以包括例如钽(Ta)、铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、氮化钽(TaN)和/或氮化钛(TiN)。

底部电极BE、顶部电极TE以及构成磁性隧道结图案MTJ的层200、210、220、TBR、230、240和250中的每一个可以具有在平行于隧道势垒图案TBR与自由层230之间的界面的方向(例如，第二方向D2)上的宽度。例如，第二方向D2可以与图3中所示的衬底100的顶表面100U平行。

自由层230在上部分处的宽度230UW可以大于自由层230在下部分处的宽度230LW。自由层230可以具有随着从其下部分接近上部分而逐渐增大的宽度。因此，自由层230可以在相对于自由层230的底表面成钝角倾斜的侧表面处具有负轮廓。自由层230的上部分处的宽度230UW可以大于隧道势垒图案TBR的宽度TBR_W。隧道势垒图案TBR的宽度TBR_W可以与自由层230的下部分处的宽度230LW基本相同。

非磁性层240的宽度240W可以大于隧道势垒图案TBR的宽度TBR_W。非磁性层240的宽度240W可以大于自由层230的下部分处的宽度230LW，并且与自由层230的上部分处的宽度230UW基本相同。

覆盖层250的上部分处的宽度250UW可以小于覆盖层250的下部分处的宽度250LW。覆盖层250可以具有随着从其下部分接近上部分而逐渐减小的宽度。因此，覆盖层250可以在相对于覆盖层250的底表面成锐角倾斜的侧表面处具有正轮廓。覆盖层250的上部分处的宽度250UW可以小于非磁性层240的宽度240W。非磁性层240的宽度240W可以与覆盖层250的下部分处的宽度250LW基本相同。

根据一些示例实施例，顶部电极TE在上部分处的宽度TE_UW可以与顶部电极TE在下部分处的宽度TE_LW基本相同。顶部电极TE可以具有从其上部分到下部分基本恒定的宽度。因此，顶部电极TE的侧表面或侧壁可以与顶部电极TE的底表面基本垂直。顶部电极TE的下部分处的宽度TE_LW可以与覆盖层250的上部分处的宽度250UW基本相同。

第二钉扎层220的中间部分处的宽度220MW可以大于第二钉扎层220的上部分处的宽度220UW和第二钉扎层220的下部分处的宽度220LW。因此，第二钉扎层在220中间部分处的侧表面可以比第二钉扎层220的上部分处的侧表面和第二钉扎层220的下部分处的侧表面更横向地(例如，在第二方向D2上)突出。即，第二钉扎层220的中间部分处的侧表面可以在方向D2上突出超过第二钉扎层220的上部分和下部分。第二钉扎层220的中间部分处的宽度220MW可以大于隧道势垒图案TBR的宽度TBR_W。第二钉扎层220的上部分处的宽度220UW和第二钉扎层220的下部分处的宽度220LW可以与隧道势垒图案TBR的宽度TBR_W基本相同。自由层230的上部分处的宽度230UW可以大于第二钉扎层220的上部分处的宽度220UW、第二钉扎层220的下部分处的宽度220LW和第二钉扎层220的中间部分处的宽度220MW。

第一钉扎层210的上部分处的宽度210UW可以小于第一钉扎层210的下部分处的宽度210LW。第一钉扎层210可以具有随着从其下部分接近上部分而逐渐减小的宽度。因此，第一钉扎层210可以在相对于第一钉扎层210的底表面成锐角倾斜的侧表面处具有正轮廓。第一钉扎层210的上部分处的宽度210UW可以小于第二钉扎层220的中间部分处的宽度220MW，并且与第二钉扎层220的下部分处的宽度220LW基本相同。第一钉扎层210的下部分处的宽度210LW可以大于第二钉扎层220的下部分处的宽度220LW和第二钉扎层220的中间部分处的宽度220MW。

种子层200的上部分处的宽度200UW可以小于种子层200的下部分处的宽度200LW。种子层200可以具有随着从其下部分接近上部分而逐渐减小的宽度。因此，种子层200可以在相对于种子层200的底表面成锐角倾斜的侧表面处具有正轮廓。种子层200的上部分处的宽度200UW可以大于第一钉扎层210的上部分处的宽度210UW，并且与第一钉扎层210的下部分处的宽度210LW基本相同。种子层200的下部分处的宽度200LW可以大于第一钉扎层210的下部分处的宽度210LW。

底部电极BE的上部分处的宽度BE_UW可以小于底部电极BE的下部分处的宽度BE_LW。底部电极BE可以具有随着从其下部分接近上部分而逐渐减小的宽度。因此，底部电极BE可以在相对于底部电极BE的底表面成锐角倾斜的侧表面处具有正轮廓。根据一些示例实施例，底部电极BE的侧表面与底表面之间的角度可以比种子层200的侧表面与底表面之间的角度更大(例如，更垂直)。底部电极BE的上部分处的宽度BE_UW可以大于种子层200的上部分处的宽度200UW，并且与种子层200的下部分处的宽度200LW基本相同。底部电极BE的下部分处的宽度BE_LW可以大于种子层200的下部分处的宽度200LW。

底部电极BE、顶部电极TE以及构成磁性隧道结图案MTJ的层200、210、220、TBR、230、240和250中的每一个可以具有在垂直于隧道势垒图案TBR与自由层230之间的界面的方向(例如，第一方向D1)上的厚度。例如，第一方向D1可以与衬底100的顶表面100U垂直。

自由层230的厚度230T可以大于隧道势垒图案TBR的厚度TBR_T和非磁性层240的厚度240T。隧道势垒图案TBR的厚度TBR_T可以与非磁性层240的厚度240T基本相同。覆盖层250的厚度250T可以大于自由层230的厚度230T，顶部电极TE的厚度TE_T可以大于覆盖层250的厚度250T。

第二钉扎层220的厚度220T可以大于自由层230的厚度230T和覆盖层250的厚度250T。第二钉扎层220的厚度220T可以小于顶部电极TE的厚度TE_T。第一钉扎层210的厚度210T可以小于第二钉扎层220的厚度220T，并且大于自由层230的厚度230T。第一钉扎层210的厚度210T可以小于覆盖层250的厚度250T。

种子层200的厚度200T可以大于第一钉扎层210的厚度210T，并且小于第二钉扎层220的厚度220T。种子层200的厚度200T可以小于覆盖层250的厚度250T。

底部电极BE的厚度BE_T可以大于种子层200、第一钉扎层210、第二钉扎层220、隧道势垒图案TBR、自由层230、非磁性层240和覆盖层250中的每一个的厚度。底部电极BE的厚度BE_T可以小于顶部电极TE的厚度TE_T。

根据一些示例实施例，图3的数据存储结构DS可以具有由底部电极BE、顶部电极TE以及构成磁性隧道结图案MTJ的层200、210、220、TBR、230、240和250中的每一个的所描述的宽度和厚度限定的轮廓，因此，可以防止数据存储结构DS中的磁性隧道结图案MTJ劣化其特性。

图6示出呈现根据本发明构思的一些示例实施例的磁性存储器装置的数据存储结构的截面图。

参照图6，根据一些示例实施例，顶部电极TE的上部分处的宽度TE_UW可以小于顶部电极TE的下部分处的宽度TE_LW。顶部电极TE可以具有随着从其下部分接近上部分而逐渐减小的宽度。因此，顶部电极TE可以在相对于顶部电极TE的底表面成锐角倾斜的侧表面处具有正轮廓。顶部电极TE的上部分处的宽度TE_UW可以小于覆盖层250的上部分处的宽度250UW，顶部电极TE的下部分处的宽度TE_LW可以与覆盖层250在上部分处的宽度250UW基本相同。除了上述差异之外，根据本实施例的数据存储结构DS可以与参照图5A和图5B讨论的数据存储结构DS基本相同。

图7至图12示出沿图2的线I-I’和线II-II’截取的截面图，呈现根据本发明构思的一些示例实施例的制造磁性存储器装置的方法。为了简要描述，将省略与参照图1至图6讨论的磁性存储器装置的技术特征相同或相似的技术特征。

参照图7，衬底100可以被设置为包括单元区CR和外围电路区PR。可以在衬底100中形成选择元件，并且可以在衬底100上形成下线104和下接触件102。下线104中的每一条可以通过下接触件102中对应的一个电连接到选择元件中对应的一个的一个端子。可以在衬底100上形成第一下层间介电层108，以覆盖单元区CR和外围电路区PR，并且还覆盖下线104和下接触件102。下线104的顶表面可以与第一下层间介电层108的顶表面基本上共面。

可以在第一下层间介电层108上顺序地形成下介电层110和第二下层间介电层125。下介电层110和第二下层间介电层125可以覆盖单元区CR和外围电路区PR。可以在衬底100的单元区CR上形成下接触插塞120。下接触插塞120可以穿透第二下层间介电层125和下介电层110，并且可以与下线104中对应的一条连接。例如，下接触插塞120的形成可以包括：形成穿透下介电层110和第二下层间介电层125的下接触孔；在第二下层间介电层125上顺序地形成下势垒层和下接触件层以填充下接触孔；以及执行平面化工艺以使下势垒层和下接触件层平面化，直到第二下层间介电层125的顶表面暴露出为止。平面化工艺可以允许下接触插塞120包括局部地形成在下接触孔中的下接触件图案124和下势垒图案122。第二下层间介电层125可以不覆盖而是可以暴露出下接触插塞120的顶表面120U。下接触插塞120可以形成为具有第一厚度120T，第一厚度120T可以是沿着第一方向D1从下接触插塞120的底表面120L到下接触插塞120的顶表面120U测量的垂直长度。

可以在第二下层间介电层125上顺序地形成底部电极层BEL和磁性隧道结层MTJL。底部电极层BEL可以形成为覆盖下接触插塞120的暴露的顶表面120U和第二下层间介电层125的暴露的顶表面。底部电极层BEL和磁性隧道结层MTJL中的每一个可以覆盖衬底100的单元区CR和外围电路区PR。磁性隧道结层MTJL可以包括顺序地堆叠在底部电极层BEL上的第一磁性层ML1、隧道势垒层TBL和第二磁性层ML2。第一磁性层ML1和第二磁性层ML2中的每一个可以包括至少一个磁性层。例如，第一磁性层ML1可以包括以上参照图5A和图5B讨论的种子层200、第一钉扎层210和第二钉扎层220，第二磁性层ML2可以包括以上参照图5A和图5B讨论的自由层230、非磁性层240和覆盖层250。可以通过溅射、化学气相沉积或原子层沉积来形成第一磁性层ML1、隧道势垒层TBL和第二磁性层ML2。

可以在单元区CR上的磁性隧道结层MTJL上形成导电掩模图案300。如以下所讨论的，导电掩模图案300可以限定形成有磁性隧道结图案的区域。导电掩模图案300可以包括金属(例如，Ta、W、Ru或Ir)和/或导电金属氮化物(例如，TiN)。

参照图8，可以执行蚀刻工艺，其中，导电掩模图案300可以用作蚀刻掩模以顺序地蚀刻磁性隧道结层MTJL和底部电极层BEL。因此，可以在单元区CR上的第二下层间介电层125上形成磁性隧道结图案MTJ和底部电极BE。底部电极BE可以连接到下接触插塞120，并且可以在底部电极BE上形成磁性隧道结图案MTJ。磁性隧道结图案MTJ可以包括顺序地堆叠在底部电极BE上的第一磁性结构MS1、隧道势垒图案TBR和第二磁性结构MS2。第一磁性结构MS1和第二磁性结构MS2可以跨过隧道势垒图案TBR彼此间隔开。磁性隧道结层MTJL的蚀刻可以包括使用导电掩模图案300作为蚀刻掩模以顺序地蚀刻第二磁性层ML2、隧道势垒层TBL和第一磁性层ML1。可以蚀刻第二磁性层ML2、隧道势垒层TBL和第一磁性层ML1以分别形成第二磁性结构MS2、隧道势垒图案TBR和第一磁性结构MS1。例如，第一磁性结构MS1可以包括以上参照图5A和图5B讨论的种子层200、第一钉扎层210和第二钉扎层220，第二磁性结构MS2可以包括以上参照图5A和图5B讨论的自由层230、非磁性层240和覆盖层250。

例如，可以采用使用离子束的离子束蚀刻工艺作为对磁性隧道结层MTJL和底部电极层BEL进行蚀刻的蚀刻工艺。离子束可以包括惰性离子。蚀刻工艺可以使第二下层间介电层125的位于磁性隧道结图案MTJ的相对侧上的上部分凹陷。因此，单元区CR上的第二下层间介电层125可以具有在磁性隧道结图案MTJ的相对侧上朝向衬底100延伸的凹部125R。凹部125R的最下表面125RL可以定位在比下接触插塞120的顶表面120U低的高度处。另外，蚀刻工艺可以蚀刻第二下层间介电层125的位于外围电路区PR上的上部分。外围电路区PR上的第二下层间介电层125的顶表面125U可以定位在比第二下层间介电层125的位于单元区CR上的凹部125R的最下表面125RL低的高度处。

在蚀刻工艺之后，导电掩模图案300的残留物可以保留在磁性隧道结图案MTJ上。导电掩模图案300的残留物可以用作顶部电极TE。在下文中，导电掩模图案300的残留物可以称为顶部电极TE。顶部电极TE、磁性隧道结图案MTJ和底部电极BE可以构成数据存储结构DS。

可以执行蚀刻工艺，使得数据存储结构DS被形成为具有第二厚度DS_T。第二厚度DS_T可以是沿着第一方向D1从底部电极BE的底表面BE_L到顶表面TE的顶表面TE_U测量的垂直长度。下接触插塞120的第一厚度120T可以为数据存储结构DS的第二厚度DS_T的大约2.0倍至3.6倍。此外，可以执行沉积构成数据存储结构DS的层的沉积工艺和对沉积的层进行蚀刻的蚀刻工艺，使得数据存储结构DS可以被形成为具有以上参照图5A、图5B或图6讨论的轮廓。

参照图9，可以在第二下层间介电层125上形成保护介电层130以覆盖数据存储结构DS。保护介电层130可以被形成为共形地覆盖数据存储结构DS的顶表面和侧表面，并且沿着第二下层间介电层125的凹部125R的内表面延伸。保护介电层130可以沿着第二下层间介电层125的位于外围电路区PR上的顶表面125U延伸。

可以在保护介电层130上形成第一上层间介电层135以覆盖数据存储结构DS。第一上层间介电层135可以覆盖外围电路区PR上的保护介电层130。可以在第一上层间介电层135上顺序地形成上介电层140和第二上层间介电层145。可以在第一上层间介电层135与第二上层间介电层145之间插设上介电层140。上介电层140和第二上层间介电层145中的每一个可以覆盖衬底100的单元区CR和外围电路区PR。可以各自通过执行化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺来形成第一下层间介电层108和第二下层间介电层125、第一上层间介电层135和第二上层间介电层145、下介电层110、保护介电层130以及上介电层140。

可以在衬底100的外围电路区PR上形成初始孔PH。初始孔PH中的每一个可以穿透第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125，并且可以暴露出下介电层110的顶表面。初始孔PH的形成可以包括：在第二上层间介电层145上形成具有对将形成有初始孔PH的区域进行限定的开口的第一掩模图案，然后使用第一掩模图案作为蚀刻掩模以顺序地蚀刻第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125。之后，可以去除第一掩模图案。

参照图10，可以在第二上层间介电层145上形成牺牲层170以填充初始孔PH。牺牲层170可以覆盖单元区CR和外围电路区PR上的第二上层间介电层145。牺牲层170可以包括例如含碳材料。

参照图11，在单元区CR上，可以执行第一蚀刻工艺，其中，可以将牺牲层170、第二上层间介电层145和上介电层140图案化以在第二上层间介电层145中形成单元槽180。第一蚀刻工艺可以继续直到暴露出单元区CR上的保护介电层130为止。单元槽180可以暴露出保护介电层130的位于单元区CR上的顶表面为止。

在外围电路区PR上，第一蚀刻工艺可以将牺牲层170、第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125图案化。因此，在外围电路区PR上，通孔190可以被形成为穿透第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125。通孔190可以包括在与衬底100的顶表面100U平行的方向(例如，第二方向D2)上延伸的外围槽192，并且还可以包括从外围槽192朝向衬底100延伸的接触孔194。接触孔194可以在水平方向(例如，第二方向D2)上彼此间隔开，并且外围槽192可以在空间上共同连接到(例如，多个)接触孔194。外围槽192可以穿透第二上层间介电层145和上介电层140，并且还可以穿透第一上层间介电层135的上部分。接触孔194中的每一个可以穿透第一上层间介电层135、保护介电层130和第二下层间介电层125。第一蚀刻工艺可以继续直到暴露出外围电路区PR上的下介电层110为止。接触孔194中的每一个可以暴露出下介电层110的顶表面。

参照图10和图11，在第一蚀刻工艺期间，可以以大于第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125中的每一个的蚀刻速率的蚀刻速率来蚀刻牺牲层170。当第一蚀刻工艺蚀刻牺牲层170时，可以在第一蚀刻工艺期间暴露出第二上层间介电层145的位于单元区CR和外围电路区PR上的顶表面。另外，在外围电路区PR上，当第一蚀刻工艺蚀刻填充初始孔PH的牺牲层170时，可以在第一蚀刻工艺期间暴露出第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125中的每一个的侧表面。在此情况下，在第一蚀刻工艺期间在单元区CR上蚀刻第二上层间介电层145和上介电层140的同时，第一蚀刻工艺可以蚀刻外围电路区PR上的第二上层间介电层145、上介电层140、第一上层间介电层135、保护介电层130和第二下层间介电层125。因此，第一蚀刻工艺可以与外围电路区PR上的通孔190同时形成单元区CR上的单元槽180。

在第一蚀刻工艺期间，可以以小于第一上层间介电层135的蚀刻速率的蚀刻速率来蚀刻上介电层140。在此情况下，在第一蚀刻工艺期间，第一上层间介电层135的位于外围电路区PR上的至少一部分可以在其上部分处比其侧表面处被更快地蚀刻。为此，第一上层间介电层135可以在其一部分的侧表面处具有台阶轮廓。

参照图12，可以执行第二蚀刻工艺，以部分地蚀刻暴露于单元槽180的保护介电层130和暴露于接触孔194的下介电层110。因此，单元槽180可以暴露出顶部电极TE的顶表面，接触孔194可以暴露出外围电路区PR上的对应的下线104。根据一些示例实施例，第二蚀刻工艺可以使单元槽180延伸到顶部电极TE的侧表面上，并且暴露出顶部电极TE的侧表面的一部分。

返回参照图2和图3，可以分别在单元槽180和通孔190中形成上线150和外围线结构160。上线150可以包括沿着上线图案154的侧表面和底表面延伸的上线图案154和上势垒图案152。外围线结构160可以包括沿着外围导电图案164的侧表面和底表面延伸的外围导电图案164和外围势垒图案162。外围导电图案164可以包括外围槽192中的线图案LP和接触孔194中的接触图案CP。

上线150可以被形成为具有第三厚度150T，第三厚度150T可以是沿着第一方向D1从上线150的底表面150L到上线150的顶表面150U测量的垂直长度。上线150的第三厚度150T可以为数据存储结构DS的第二厚度DS_T的大约1.0倍至2.2倍。

上线150和外围线结构160的形成可以包括：在第二上层间介电层145上形成部分地填充单元槽180和通孔190的势垒层，在势垒层上形成填充单元槽180和通孔190中的每一个的其余部分的导电层，以及执行平面化工艺以使导电层和势垒层平面化，直到暴露出第二上层间介电层145的顶表面为止。势垒层可以被形成为共形地覆盖单元槽180和通孔190中的每一个的内表面。势垒层可以包括导电金属氮化物，导电层可以包括金属(例如，铜)。可以执行平面化工艺，使得上线图案154的顶表面和上势垒图案152的最上表面可以与第二上层间介电层145的位于单元区CR上的顶表面基本上共面。另外，可以执行平面化工艺，使得外围导电图案164的顶表面和外围势垒图案162的最上表面可以与第二上层间介电层145的位于外围电路区PR上的顶表面基本上共面。

根据本发明构思，下接触插塞120的第一厚度120T可以为数据存储结构DS的第二厚度DS_T的大约2.0倍至3.6倍，上线150的第三厚度150T可以为数据存储结构DS的第二厚度DS_T的大约1.0倍至2.2倍。在此情况下，可能能够减少或最小化由下接触插塞120的宽高比增大导致的工艺缺陷，并且还减少或防止数据存储结构DS中的磁性隧道结图案MTJ的特性的劣化。另外，数据存储结构DS可以被形成为具有以上参照图5A、图5B或图6讨论的轮廓，因此，可以减少或防止数据存储结构DS中的磁性隧道结图案MTJ的特性的劣化。结果，可以提供具有能够减少或最小化工艺缺陷并且具有优异的特性的结构的磁性存储器装置及其制造方法。

根据本发明构思，可能能够减少或最小化由下接触插塞的宽高比增大导致的工艺缺陷，并且还减少或防止数据存储结构中的磁性隧道结图案的特性的劣化。总之，本发明构思可以提供具有能够减少或最小化工艺缺陷并且具有优异的特性的结构的磁性存储器装置及其制造方法。

前述描述提供了一些示例实施例以用于解释本发明构思。因此，本发明构思不限于上述实施例，并且本领域普通技术人员将理解，在不脱离本发明构思的精神和基本特征的情况下，可以在本文中做出形式和细节上的改变。

Claims (20)

1.一种磁性存储器装置，包括：

下接触插塞，其位于衬底上；以及

数据存储结构，其位于所述下接触插塞上，

其中，所述数据存储结构包括顺序地堆叠在所述下接触插塞上的底部电极、磁性隧道结图案和顶部电极，并且

其中，所述下接触插塞和所述数据存储结构在与所述衬底的顶表面垂直的第一方向上分别具有第一厚度和第二厚度，

其中，所述下接触插塞的所述第一厚度为所述数据存储结构的所述第二厚度的2.0倍至3.6倍。

2.根据权利要求1所述的磁性存储器装置，还包括：

下线，其位于所述衬底与所述下接触插塞之间，其中，所述下线将所述下接触插塞连接到选择元件；以及

上线，其位于所述数据存储结构上，其中，所述上线将所述数据存储结构连接到位线。

3.根据权利要求2所述的磁性存储器装置，其中：

所述下接触插塞的底表面与所述下线接触；

所述下接触插塞的顶表面与所述数据存储结构的所述底部电极接触；以及

所述第一厚度限定在所述下接触插塞的底表面与所述下接触插塞的顶表面之间。

4.根据权利要求2所述的磁性存储器装置，其中：

所述底部电极的底表面与所述下接触插塞接触；

所述顶部电极的顶表面与所述上线接触；

所述磁性隧道结图案位于所述底部电极与所述顶部电极之间；并且

所述第二厚度限定在所述底部电极的底表面与所述顶部电极的顶表面之间。

5.根据权利要求2所述的磁性存储器装置，其中，所述上线延伸到所述顶部电极的顶表面上，并且延伸到所述顶部电极的侧表面的一部分上。

6.根据权利要求2所述的磁性存储器装置，其中，所述上线在所述第一方向上具有第三厚度，并且其中，所述上线的所述第三厚度为所述数据存储结构的所述第二厚度的1.0倍至2.2倍。

7.根据权利要求6所述的磁性存储器装置，其中：

所述上线的底表面与所述数据存储结构的所述顶部电极接触；并且

所述第三厚度限定在所述上线的底表面与所述上线的顶表面之间。

8.根据权利要求2所述的磁性存储器装置，还包括：

第一下层间介电层，其位于所述衬底上，并且覆盖所述下线；

第二下层间介电层，其位于所述第一下层间介电层上，并且覆盖所述下接触插塞；以及

下介电层，其位于所述第一下层间介电层与所述第二下层间介电层之间，

其中，所述数据存储结构位于所述第二下层间介电层上，

其中，所述下接触插塞穿透所述第二下层间介电层和所述下介电层，并且接触所述下线，并且

其中，所述第二下层间介电层包括位于所述数据存储结构的一侧的凹部，

其中，所述第二下层间介电层的所述凹部的最下表面比所述下接触插塞的顶表面更靠近所述衬底。

9.根据权利要求8所述的磁性存储器装置，其中：

所述衬底包括单元区和外围电路区；

所述下线、所述下接触插塞、所述数据存储结构和所述上线位于所述单元区上；

所述第一下层间介电层和所述第二下层间介电层以及所述下介电层覆盖所述单元区和所述外围电路区；并且

所述第二下层间介电层的位于所述外围电路区上的顶表面比所述第二下层间介电层的位于所述单元区上的所述凹部的最下表面更靠近所述衬底。

10.根据权利要求9所述的磁性存储器装置，还包括：

第一上层间介电层，其位于所述第二下层间介电层上，并且覆盖所述数据存储结构；

第二上层间介电层，其位于所述第一上层间介电层上，并且覆盖所述上线；以及

上介电层，其位于所述第一上层间介电层与所述第二上层间介电层之间，

其中，所述上线穿透所述第二上层间介电层和所述上介电层，并且接触所述数据存储结构，

其中，所述第一上层间介电层和所述第二上层间介电层以及所述上介电层覆盖所述单元区和所述外围电路区，并且

其中，所述上介电层的位于所述外围电路区上的第一顶表面比所述上介电层的位于所述单元区上的第二顶表面更靠近所述衬底。

11.根据权利要求10所述的磁性存储器装置，还包括：

保护介电层，其位于所述第一上层间介电层与所述数据存储结构的侧表面之间，并且位于所述第一上层间介电层与所述单元区上的所述第二下层间介电层的所述凹部之间，

其中，所述保护介电层在所述外围电路区上还在所述第二下层间介电层与所述第一上层间介电层之间延伸。

12.一种磁性存储器装置，包括：

顺序地堆叠在衬底上的底部电极、磁性隧道结图案和顶部电极，

其中，所述磁性隧道结图案包括：

自由层；

钉扎层，其位于所述底部电极与所述自由层之间；以及

隧道势垒层，其位于所述钉扎层与所述自由层之间，

其中，在与所述衬底的顶表面平行的方向上，所述钉扎层的中间部分比所述钉扎层的上部分宽，并且比所述钉扎层的下部分宽。

13.根据权利要求12所述的磁性存储器装置，其中，在与所述衬底的顶表面平行的方向上，所述自由层的上部分比所述自由层的下部分宽，并且比所述隧道势垒层宽。

14.根据权利要求13所述的磁性存储器装置，其中，在与所述衬底的顶表面平行的所述方向上，所述自由层的上部分比所述钉扎层的上部分宽，比所述钉扎层的下部分宽，并且比所述钉扎层的中间部分宽。

15.根据权利要求13所述的磁性存储器装置，其中，所述磁性隧道结图案还包括：

非磁性层，其位于所述顶部电极与所述自由层之间；以及

覆盖层，其位于所述顶部电极与所述非磁性层之间，

其中，所述非磁性层比所述自由层的下部分宽，并且比所述隧道势垒层宽。

16.根据权利要求15所述的磁性存储器装置，其中，在与所述衬底的顶表面平行的所述方向上，所述覆盖层的上部分比所述覆盖层的下部分窄，并且比所述非磁性层窄。

17.根据权利要求16所述的磁性存储器装置，其中，在与所述衬底的顶表面平行的所述方向上，所述顶部电极的上部分比所述顶部电极的下部分宽，并且不比所述覆盖层的上部分宽。

18.根据权利要求12所述的磁性存储器装置，其中：

所述钉扎层是第二钉扎层；并且

所述磁性隧道结图案还包括：

第一钉扎层，其位于所述底部电极与所述第二钉扎层之间；以及

种子层，其位于所述底部电极与所述第一钉扎层之间，

其中，所述第一钉扎层的下部分比所述第一钉扎层的上部分宽。

19.根据权利要求18所述的磁性存储器装置，其中，在与所述衬底的顶表面平行的所述方向上，所述第一钉扎层的下部分比所述第二钉扎层的下部分宽。

20.一种磁性存储器装置，包括：

下接触插塞，其连接到衬底上的选择元件；以及

数据存储结构，其包括位于所述下接触插塞上的磁性隧道结图案，

其中，在与所述衬底的顶表面垂直的第一方向上，所述下接触插塞的第一厚度为所述数据存储结构的第二厚度的2.0倍至3.6倍，并且

其中，在与所述衬底的顶表面平行的第二方向上，所述磁性隧道结图案的中间部分比所述磁性隧道结图案的上部分和下部分宽。

Images