CN113203908B - 电容静电放电失效电压的确定方法、装置、设备及系统 - Google Patents

Abstract

本申请实施例提供了一种电容静电放电失效电压的确定方法、装置、设备及系统。该电容静电放电失效电压的确定方法，包括：将基础失效电压输入第一仿真模型，得到第一参数集；将电容的极板有效长度和极板间距输入第一仿真模型，得到不同结构的电容的电容值；根据电容的极板有效长度和第一参数集，确定基础失效电压模型；将各电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系；根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型。本申请实施例能够建立电容静电放电失效电压模型，为抗静电设计提供理论依据，从而为抗静电设计提供新的更便捷的低成本思路。

Description

电容静电放电失效电压的确定方法、装置、设备及系统

技术领域

本申请涉及电容技术领域，具体而言，本申请涉及一种电容静电放电失效电压的确定方法、装置、设备及系统。

背景技术

目前，对元器件静电放电抗扰度试验已有了较为深入的研究，但由于ESD(ElectroStatic Discharge，静电放电)场的复杂性和ESD试验标准的局限性，设计研制部门只能比较盲目地反复进行试探，来修改抗静电措施，以满足静电放电抗扰度的要求。

因此，有必要建立电容静电放电失效电压模型，为比较具体的抗静电设计提供理论依据。

发明内容

本申请针对现有方式的缺点，提出一种电容静电放电失效电压的确定方法、装置、设备及系统，用以解决现有技术没有电容静电放电失效电压模型而无法为抗静电设计提供理论依据的技术问题。

第一方面，本申请实施例提供一种电容静电放电失效电压的确定方法，包括：

将基础失效电压输入第一仿真模型，得到第一参数集；第一参数集用于表示电场模与电容的极板间距以及基础失效电压的对应关系；

将电容的极板有效长度和极板间距输入第一仿真模型，得到不同结构的电容的电容值；

根据电容的极板有效长度和第一参数集，确定基础失效电压模型；基础失效电压模型为基础失效电压与极板有效长度以及极板间距的对应关系；

将各电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系；第一失效电压修正关系为静电放电失效电压和基础失效电压的对应关系；

根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型；静电放电失效电压模型为静电放电失效电压与极板有效长度以及极板间距的对应关系。

在一个可能的实现方式中，根据电容的极板有效长度和第一参数集，确定基础失效电压模型，包括：

在电容的极板有效长度不同取值时，对第一参数集中的函数关系进行拟合，得到电场模的模型；

根据电场模的模型，当极板有效长度和电场模已知时，不同的极板间距的对应基础失效电压，形成基础失效数据；

根据基础失效数据，得到基础失效电压模型。

在一个可能的实现方式中，根据电容的极板有效长度和第一参数集，确定基础失效电压模型，以及将各电容值和对应的静电放电失效电压输入等效电路模型之间，还包括：

将各电容的静电放电失效电压输入等效电路模型，得到施加在电容两端的各实际基础失效电压；各静电放电失效电压是预先试验得到。

在一个可能的实现方式中，根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型，包括：

将各实际基础失效电压的均值作为参数拟合的输入，对基础失效电压模型中的参数进行拟合，得到电容失效时施加在电容上的基础失效电压；

根据电容失效时施加在电容上的基础失效电压，确定基础失效电压模型中的各常系数参数值。

在一个可能的实现方式中，第一仿真模型通过如下方式建立：

根据试验样件的结构信息、尺寸信息和材料参数信息建立不同结构的电容的有限元仿真几何模型；

根据有限元仿真几何模型，施加边界条件及划分网格后，搭建第一仿真模型。

在一个可能的实现方式中，将基础失效电压输入第一仿真模型，得到第一参数集，包括：

确定基础失效电压的取值范围，并对基础失效电压进行参数化扫描，得到第一参数集。

在一个可能的实现方式中，第一失效电压修正关系中，静电放电失效电压和基础失效电压呈线性关系。

在一个可能的实现方式中，电容的两个极板呈T形排布。

第二方面，本申请实施例提供一种电容静电放电失效电压的确定装置，包括：

第一确定模块，用于将基础失效电压输入第一仿真模型，得到第一参数集；第一参数集用于表示电场模与电容的极板间距以及基础失效电压的对应关系，将电容的极板有效长度和极板间距输入第一仿真模型，得到不同结构的电容的电容值；

第二确定模块，用于根据电容的极板有效长度和第一参数集，确定基础失效电压模型；基础失效电压模型为基础失效电压与极板有效长度以及极板间距的对应关系；

第三确定模块，用于将各电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系；第一失效电压修正关系为静电放电失效电压和基础失效电压的对应关系；

第四确定模块，用于根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型；静电放电失效电压模型为静电放电失效电压与极板有效长度以及极板间距的对应关系。

第三方面，本申请实施例提供一种电容静电放电失效电压的确定设备，包括：

处理器；

存储器，与处理器通信连接；

至少一个程序，被存储在存储器中并被配置为由处理器执行，至少一个程序被配置用于：实现第一方面的电容静电放电失效电压的确定方法。

第四方面，本申请实施例提供一种电容静电放电失效电压的确定系统，包括电连接的电容和第三方面的电容静电放电失效电压的确定设备。

在一个可能的实现方式中，电容包括第一金属线结构和第二金属线结构；

第一金属线结构和第二金属线结构呈T形排布。

第五方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被电容静电放电失效电压的确定设备执行时实现第一方面的电容静电放电失效电压的确定方法。

本申请实施例提供的技术方案带来的有益技术效果包括：

本申请实施例的电容静电放电失效电压的确定方法，将基础失效电压输入第一仿真模型，得到第一参数集；将电容的极板有效长度和极板间距输入第一仿真模型，得到不同结构的电容的电容值；确定基础失效电压模型；将各电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系基础失效电压模型，根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型，从而确定了静电放电失效电压与极板有效长度以及极板间距的对应关系，也就是可以确定不同结构的电容的静电放电失效电压。本申请实施例能够建立电容静电放电失效电压模型，为抗静电设计提供理论依据，从而为抗静电设计提供新的更便捷的低成本思路。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种电容静电放电失效电压的确定方法的流程图；

图2为本申请实施例提供的一种T形平板电容的结构示意图；

图3为本申请实施例提供一种电容静电放电失效电压的确定方法的步骤二中的E＝f(D，V₀)模型拟合图；

图4为本申请实施例提供一种电容静电放电失效电压的确定方法的步骤二中的V0＝f(D，L)的基础失效电压模型拟合图；

图5为本申请实施例提供的一种人体-金属模型的仿真回路示意图；

图6为本申请实施例提供的一种外接探针台等效电路的示意图；

图7为本申请实施例提供一种电容静电放电失效电压的确定方法的步骤五中的试验数据拟合图；

图8为本申请实施例提供的一种电容静电放电失效电压的确定装置的框架示意图；

图9为本申请实施例提供的另一种电容静电放电失效电压的确定装置的框架示意图；

图10为本申请实施例提供的一种电容静电放电失效电压的确定设备的示意图。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

首先对本申请涉及的几个名词进行介绍和解释：

GOA：阵列基板栅极驱动技术(Gate Driver on Array，GOA)；

TFT-LCD：薄膜晶体管液晶显示器；

ESD：静电放电(Electrostatic discharge)；

Pad：焊盘，交底书中特指静电放电试验中设计用于探针扎针的正方形区域。

本申请的发明人进行研究发现，薄膜晶体管液晶显示器(TFT-LCD)除了面板与背光源系统以外，整个驱动系统包括三个模块：扫描驱动电路、数据驱动电路和公共电压(VCOM)模块。阵列基板栅极驱动(Gate Driver on Array,GOA)技术，是TFT-LCD中的一种设计，基本概念是将液晶显示(LCD)面板的栅极驱动器集成在玻璃基板上，代替外接的栅极集成电路(IC)芯片，在基板上形成对面板的扫描驱动，减少了栅极驱动IC的使用量，降低了功耗和成本。GOA技术是LCD屏幕中的重要组成成分，对LCD产品的可靠性产生关键影响。静电放电(ESD)是困扰许多电子产品的一个严重问题，但在GOA技术的发展过程中，大多研究主要集在驱动电路方面，研究提高驱动能力和减小功耗之间的平衡，来解决大尺寸与高分辨率应用方面的问题。

如与此有关的中国专利CN201911008166.7、CN201910916929.1、CN201910850549.2等专利均公开了一些设计的GOA电路和显示面板，文献[1]对GOA技术的专利分布进行了总结和介绍，现有的技术提升了显示面板产品良率、提高GOA电路的稳定性及减少布线设计，有利于减小GOA电路设计空间，以实现窄边框设计，同时由于简化了GOA电路，可以降低GOA电路的功耗。但针对GOA产品的静电放电失效研究大多集中在如何减小工艺过程中的静电产生，如何通过改进设计提高GOA产品的抗静电能力属于亟待解决的瓶颈问题。

TFT-LCD基板生产中的接触、摩擦、挤压、分离等工艺过程都容易产生静电，且玻璃基板本身是绝缘材料，静电散逸的速度很慢，而随着电路规模的扩大、电路特征尺寸的缩小，对高分辨率和小型化的同时追求导致GOA区域的布线密度高，布线间距及尺寸都不断减小，所以在GOA布线区域容易发生静电击穿失效，造成线路损坏，GOA作为TFT-LCD产品的重要组成成分，其抗静电能力将直接影响到整个液晶显示系统的可靠性，针对布线静电失效的研究较少，目前有些文献讨论了以两条栅极测试线为对比，发现在微电子器件的电路中，相同的覆盖形状和相同的测试线宽度，线越长，越容易发生静电放电。当长线长度比短线长度大14％时，静电放电主要发生在长线上，可以指导电路设计如何避免静电放电，特别是通过缩短功能线或增加更长的虚拟线来避免静电放电。

生产实践过程中又发现T形布线结构相比其余并排布线结构更容易发生静电放电失效，因此有必要对GOA产品T形布线的静电放电失效影响因素开展深入研究，T形布线结构可以看做T形平板电容结构。

本申请的发明人经过进一步研究发现，针对GOA产品T形布线静电放电失效的研究大多停留在生产设备、工艺流程改进或简单地添加绝缘层达到防止制造过程中静电放电的产生，只有少数考虑到了采取结构设计的方法来提高产品抗静电放电能力，本技术着眼于通过布线设计来改变产品的抗静电能力。国内外已开展大量的静电放电试验，但试验标准一直没有更新，静电放电试验仍然停留在定性试验的阶段，而本技术能得到试验样件定量的静电放电失效电压。在静电放电仿真技术研究方面，大量的研究集中在建立系统级和器件级的电路仿真模型，而本技术针对更小结构的静电放电仿真开展研究，建立针对布线结构的仿真模型。此外由于缺少结构相关的布线静电放电失效电压模型研究，产品设计者和研制部门只能比较盲目地改变设计反复进行静电放电试验的试探，来修改抗静电措施，以满足静电放电抗扰度的要求。

国内外研究机构对元器件静电放电抗扰度试验已有了较为深入的研究，但由于ESD场的复杂性和ESD试验标准的局限性，设计研制部门只能比较盲目地反复进行试探，来修改抗静电措施，以满足静电放电抗扰度的要求。因此需进一步建立定量的T形平板电容静电放电失效电压的模型，为给出比较具体的抗静电设计建议提供理论依据，给产品的抗静电设计提供新的更便捷的低成本思路。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供一种电容静电放电失效电压的确定方法，参见图1所示，该电容静电放电失效电压的确定方法包括：步骤S101至步骤S105。

S101、将基础失效电压输入第一仿真模型，得到第一参数集；第一参数集用于表示电场模与电容的极板间距以及基础失效电压的对应关系，之后执行步骤S103。

S102、将电容的极板有效长度和极板间距输入第一仿真模型，得到不同结构的电容的电容值，之后执行步骤S104。

在一些实施例中，电容的两个极板呈T形排布。

在一些实施例中，第一仿真模型通过如下方式建立：

根据试验样件的结构信息、尺寸信息和材料参数信息建立不同结构的电容的有限元仿真几何模型；

根据有限元仿真几何模型，施加边界条件及划分网格后，搭建第一仿真模型。

在一些实施例中，将基础失效电压输入第一仿真模型，得到第一参数集，包括：

确定基础失效电压的取值范围，并对基础失效电压进行参数化扫描，得到第一参数集。

步骤一：T形平板电容200静电放电有限元仿真分析，参见图2所示。

本申请实施例首先根据试验样件建立不同结构的有限元仿真几何模型。在进行T形平板电容200静电放电仿真之前，需要根据仿真软件的输入要求，进行基本信息收集，主要包括试验样件结构信息、尺寸信息、材料信息等。根据实际情况构建几何实体，施加边界条件及划分网格后搭建好仿真模型。最后设置物理场进行参数化扫描后得到步骤二基础模型建立所需的仿真结果。结合附图详细对本步骤进行说明如下：

一、仿真参数确定

1.结构尺寸信息

建立的模型几何结构如附图2所示，电容包括第一金属线结构210和第二金属线结构220；第一金属线结构210和第二金属线结构220呈T形排布，分别为电容的两个极板。可选地，第一金属线结构210包括第一部分211和第二部分212。第二金属线结构220包括第三部分221、第四部分222和第五部分223。

参见图2所示，第一方向A和第二方向B垂直，第一金属线结构210沿第二方向B设置，第二金属线结构220沿第一方向A设置。W1为第二部分212沿第二方向B的长度，W2为第三部分221沿第一方向A的长度，W3为第三部分221和第四部分222沿第一方向A的长度，极板间距D为第二部分212和第三部分221之间的间距，L1为第二部分212沿第一方向A的长度，极板有效长度L为第三部分221沿第二方向B的长度，L3为第四部分222沿第二方向B的长度。

可选地，D及L参数为同一基板100上发生变化的尺寸参数，基板100可选用玻璃基板，pad的尺寸可选用200μm(微米)*200μm。

尺寸参数变化情况如表1所示。

表1T形平板电容200几何模型参数

2.材料信息

本发明采用COMSOL软件对模型进行有限元仿真分析，COMSOL静电场模块中会自动设置加电导体材料，故只用设置绝缘介质的材料参数，即空气的相对介电常数设置为1，导电率设置为0。

二、仿真模型搭建

1.构建几何实体

根据附图2及表1列出的T形平板电容200结构及结构参数在COMSOL软件工作平面上建立几何平面。再根据样件制作时实际布线厚度设置T形平板电容200厚度为260nm(纳米)，由于基板100尺寸远大于T形平板电容200结构，为了减少网格数量和计算时间将基板100的尺寸缩小，设置基板100长宽均为4mm(毫米)，厚度为0.5mm，在容易发生应力集中的区域设置圆角。

2.设置边界条件

在基板100外设置半径为5mm的球形空气域，并设置为无限元域，无限元表示沿特定坐标轴拉伸的区域，其作用是近似形成无限大的域以模拟试验开展时周围无限的空气域。

3.网格划分

对已建好的实体模型进行网格的划分，对T形电容接头结构处网格进行单独细化划分，以提高仿真结果准确度。剩余部分使用自由四面体网格进行划分，由此T形平板电容200有限元模型建立完成。

三、电场仿真分析

1.物理场设置

在COMSOL物理场设置中选择静电场研究，分别设置放电端子和接地边界，设置终端初始值为V0，在之后的扫描设置中为V0设置了取值范围。将T形平板电容200间的绝缘介质材料设置为空气。

2.参数化扫描设置

为了在仿真中得到基础失效电压V0与极板间距D及极板有效长度L的关系，利用COMSOL软件自带的参数化扫描功能对需要变化的参数(基础失效电压V0、极板间距D及极板有效长度L)设置变化范围及步进，得到所有参数组合下T形平板电容200的电场模E，具体参数设置范围及步进。

3.仿真输出结果设置

通过仿真需要得到的结果有两部分，第一部分为不同参数组合下T形平板电容200的电容大小，用于步骤五的电路仿真输入，故需在求解器的派生值全局变量中设置表达式es.C11。通过设置D及L为参数化扫描的参数，在全局计算结果中可以得到16组结构对应的T形平板电容200的电容值大小。

第二部分为需要得到电容间电场模随结构参数变化的表格，故需在全局变量中设置表达式es.normE，同时需要注意，由于在仿真中尖角电场集中位置可能存在变异值，为了减小电场集中对结果产生的影响，尖角处取局部区域平均电场模作为最大电场模值E。即分别设置T形平板电容200极板有效长度L＝[20,30,42.5,53,64]μm时，对极板间距D和施加在电容上的基础失效电压V0进行参数化扫描。

例如：D/V0参数设置情况如下：

得到五组电容间电场模E随着D及V0变化的数据用于步骤二中基础失效电压模型的建立。

S103、根据电容的极板有效长度和第一参数集，确定基础失效电压模型；基础失效电压模型为基础失效电压与极板有效长度以及极板间距的对应关系，之后执行步骤S105。

在一些实施例中，步骤S103中，根据电容的极板有效长度和第一参数集，确定基础失效电压模型，包括：

在电容的极板有效长度不同取值时，对第一参数集中的函数关系进行拟合，得到电场模的模型。

根据电场模的模型，当极板有效长度和电场模已知时，不同的极板间距的对应基础失效电压，形成基础失效数据。

根据基础失效数据，得到基础失效电压模型。

可选地，基础失效电压模型为：V₀＝a*ln(D^b+d)+c*L+e+f*D。V₀为基础失效电压，a、b、c、d、e、f为常系数参数值，D为极板间距，L为极板有效长度。

步骤二：建立仿真输出的基础失效电压模型。

本申请实施例基于多元回归理论，利用MATLAB软件对T形平板电容失效电压基础模型进行建立。具体原理是通过拟合试验或仿真得到的离散样本点，建立一个描述能够描述样本序列分布规律的预测模型，并能够对各个影响因素在取值区间范围内的其他取值进行预测。先对极板有效长度L不同取值时电场模E与基础失效电压V₀及极板间距D的函数关系进行拟合，再通过函数关系式得到L及E给定时，不同D值对应的V₀，利用这些数据建立V₀＝f(D，L)的基础失效电压模型。下面详细对本步骤进行说明如下：

一、E＝f(D，V₀)模型建立

根据步骤一中仿真输出结果进行模型拟合，数据拟合图如图3所示，最终拟合得到的模型形式为E＝a*V₀*((e*D+d)^b+c)，L不同时对应的函数参数取值及拟合精度情况如表2所示。评价模型拟合的好坏标准主要有：(1)均方误差MSE；均方误差是指参数估计值与参数真值之差的平方的期望，可以用来评价拟合模型的好坏程度，数值越小，拟合效果越好。(2)相关系数R；相关系数可以用来评价两个变量之间的相关关系，越接近1，相关关系越强。

表2E＝f(D，V0)模型参数表

二、V0＝f(D，L)的基础失效电压模型建立

由于从仿真结果中无法直观地得到T形平板电容200在电压值为多少时发生失效，只能得到电容间电场模E的大小，且受外部环境因素影响及样件材料、结构、缺陷、氧化程度等影响。故参考微小气隙击穿理论，暂定电场模E＝1000kV/cm时，T形平板电容200发生失效。根据表2得到的E＝f(D，V0)模型，取L＝[20,30,42.5,53,64]μm时，D＝5～30μm时对应的V0值，形成一组3*130的仿真数据，用于拟合基础失效电压模型，数据如表3所示，数据拟合图如图4所示。

表3V0＝f(D，L)模型取值数据表

利用Matlab软件通过多元非线性回归方法得到V0＝a*ln(D^b+d)+c*L+e+f*D，其中参数取值如表4所示。

表4V0＝f(D，L)模型参数表

在一些实施例中，步骤S103和步骤S104之间，根据电容的极板有效长度和第一参数集，确定基础失效电压模型，以及将各电容值和对应的静电放电失效电压输入等效电路模型之间，还包括：

将各电容的静电放电失效电压输入等效电路模型，得到施加在电容两端的各实际基础失效电压；各静电放电失效电压是预先试验得到。

步骤三：T形平板电容200静电放电试验及数据获取。

本申请实施例首先针对T形平板电容200的静电放电失效电压关键影响因素开展静电放电试验样件设计。然后制定具体静电放电试验方案，确定T形平板电容200静电放电失效判据。在此基础上对试验样品进行静电放电试验，记录不同结构T形平板电容200静电放电失效电压，得到T形平板电容200随结构变化的静电放电失效电压数据，第四步对试验的结果进行简单分析，最后对得到的试验数据进行无效数据的排除。结合附图详细对本步骤进行说明如下：

一、试验样件设计

设计制作试验样件，包括基板选择、加电Pad设计、T形平板电容200结构设计等。结构设计中需考虑设计不同关键影响因素的正交组合试验，并通过结构的设计排除干扰因素。制作的样件结构如表1所示。

二、试验方案设计

进行试验方案设计，准备上述样件组至少十个，选择静电放电电压范围适合的设备，通过减振、降噪手段排除环境干扰，通过屏蔽线将干扰信号接地，并考虑每次放电后电容累积电荷的释放。通过缩小施加电压间隔及多次试验，在电容T形结构处出现缺口或发生布线熔断时记录静电放电失效时的电压大小，得到多组较为精准的失效电压数据。试验设备包括(a)探针台、(b)HED-N5000 ESD抗静电测试仪、(c)PC机。探针台用于给样件加电，抗静电测试仪为静电发生源，PC机用于控制测试仪及观察T形平板电容200失效情况。

三、试验开展

首先将探针台与放电设备用同轴电缆连接，调整探针使探针扎到T形电容两端的Pad处。然后对静电放电仪器所使用的软件进行参数设置，设置输入输出管脚、放电模型为HBM模型，放电形式为+，放电间隔为1s，放电次数为1次，每次放电后自动放出残余电荷，其余参数根据试验设备相关要求进行设定。最后设置初始电压值，步进为5v，通过显微镜的相机观察T形平板电容200，直到击穿失效现象，记录此时的电压值。

四、试验结果分析

由于试验环境还存在一些误差干扰及样件本身不一致性的原因，同一结构样件的失效电压也有所不同。试验过程中观察到了不同程度的失效。击穿电压最接近失效电压的情况，失效只发生在导线汇集处；击穿电压略微大于失效电压的情况，横向导线也出现轻微烧毁；击穿电压过高，远大于失效电压，横向导线全部熔毁，甚至部分出现纵向导线的熔毁。

五、静电放电试验数据处理

对试验数据进行预处理，分析试验环境干扰的影响，对异常数据及无效数据进行清除。一般来说，如果一个量是由许多微小的独立随机因素影响的结果，那么就可以认为这个量具有正态分布，故采用正态分布拟合的方法对每个试验点的无效数据进行排除。在Minitab中导入数据后选择正态分布拟合，去除无效数据后使得拟合出的正态分布曲线标准差尽可能的小的同时P值尽可能大，P＞0.05时则判断数据服从正态分布，P值越大数据越服从正态分布。最后得到处理后的数据结果如表5所示。

表5处理后试验数据

步骤四：T形平板电容200静电放电试验电路仿真分析。

本申请实施例进行ESD试验时，设备的放电波形严格遵守了JEDEC标准的规定波形，由于需要外接探针台进行放电试验，且在放电回路中增加了同轴电缆对外界干扰进行排除，但外接电路的寄生阻容感可能会对波形产生一定影响，使得ESD试验发生源(即静电放电设备)波形传输到样件上时有一定程度的衰减，设备的设定电压值也许并不是T形平板电容200的实际基础失效电压。为了得到更为精确的T形平板电容200静电放电失效电压数值，需要建立一个更符合实际试验条件的电路仿真模型。结合附图详细对本步骤进行说明如下：

一、设备输出放电模型建立

本申请实施例根据ESD抗扰度试验模拟的对象，结合ESD测试模型的主要特点，采用目前JEDEC标准均规定的人体放电模型(HBM)作为静电放电设备的等效模型，模拟设备本身输出电流波形的仿真回路如图5所示。

其中，C1为放电电容，L1为串联电感，R1为放电电阻，C2为放电电阻的并联电容。因此依据JEDEC标准，电路参数首先应该满足其规定的放电回路元件参数要求。由于模型中元件参数的数量级相差很大，无法得到电流的确切解析表达式，因此只能通过数值分析的方法获得参数值。要得到标准中规定放电电流波形，模型参数设置为为：C1＝100pF，R1＝1500Ω，L1＝6.5μH，C2＝1pF。

本申请实施例的电路仿真基于CST平台的SystemSimulator模块进行，绘制如附图5所示的回路图，选取初始电压U0＝1kV(千伏)，运行程序，得到短路电流波形。表6为仿真波形参数及与JEDEC列出的标准波形参数的比较。

表6ESD发生源短路电流的仿真波形参数与标准波形参数的比较

由表6所示的ESD发生源仿真回路的短路对应波形参数及与标准值对比发现：仿真结果均在标准范围之内，完全符合规范要求。

二、设备外接探针台等效电路模型建立

由于T形平板电容200结构微小，无法直接通过放电设备进行ESD抗扰度试验，需要外接探针台对样件开展试验。设备到样件的连接分为三个部分，第一部分为带有插针的两根平行细导线，长度为20cm(厘米)，导线一头通过插针与试验设备的两个管脚连接，另一头连接第二部分同轴电缆的芯线端。第二部分为长度为20cm的同轴电缆，同轴电缆芯线连接第一部分，屏蔽层接地；另一端与第三部分探针导线相连。第三部分为长度为240cm的探针台导线。参见图6所示，分别对三个部分的等效电路模型参数进行确定，发生源输出电压。

(1)平行细导线

第一部分的两根导线一根为输出端，一根为接地，且导线间距较近，会产生耦合电容。故需要确认的电路参数有三个：①两根导线间电容C4；②输出端导线电阻R2；③输出端导线电感L2。平行细导线半径RA＝0.5mm，两线间距d＝10mm，长度LA＝20cm。

当RA1＝RA2＝时，可得半径相等的两圆柱形平行直导线单位长度的电容：

其中，ε₀为真空介电常数，ε₀＝8.85*10^(-12)F/m。

电阻R2可通过导体电阻公式计算：

R＝ρ*L/S

其中，ρ为导体电阻率，铜导体电阻率为1.75×10^(-8)Ω·m，L为导体长度，S为导体横截面积，其余两部分连接线电阻均运用此公式计算。

导线单位长度的电感为：

其中μ₀为真空磁导率，μ₀＝4π*10^(-7)H/m。

计算可得C4＝1.86*10^(-12)F，R2＝4.46*10^(-3)Ω，L2＝1*10^(-8)H。

(2)同轴电缆

本申请实施例开展试验时将同轴电缆的屏蔽层接地，故需要确认的电路参数有三个：①内外导体间电容C5；②内导体电阻R3；③同轴线电感L3。内导体半径为RB＝0.45mm，外导体的内半径为RB＝1.6mm，长度LB＝20cm，内外导体间填充有均匀绝缘介质聚乙烯(PE)，内外导体可视为理想导体，电流分布于导体表面。利用高斯定理可以求得同轴线单位长度的电容和电感。

单位长度同轴电缆电容及电感计算公式如下：

其中，ε为绝缘介质层的介电常数，聚乙烯相对介电常数为2.3。

计算可得C5＝2.02*10^(-11)F，R3＝5.50*10^(-3)Ω，L3＝2.54*10^(-7)H。

(3)探针台导线

由于探针台导线间距大，两条导线间未产生电容，且其中一条导线接地，故探针台导线部分需要确定的电路参数有两个：①探针台导线的电阻R4；②探针台导线的电感L4。探针台导线长度LC＝240cm，半径RC＝1mm。

计算可得R4＝1.34*10^(-2)Ω，L4＝1.2*10^(-7)H。

最后，在SystemSimulator中搭建设备外接探针台等效电路模型如附图6所示，其中C3为不同结构样件的电容，通过有限元仿真结果获得，其取值见表7所示。

表7 T形平板电容200电容大小(单位：F)

表8外接探针台仿真电路模型参数

S104、将各电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系；第一失效电压修正关系为静电放电失效电压和基础失效电压的对应关系。

可选地，将各电容值和对应的静电放电失效电压输入等效电路模型。即将各电容的电容值，以及已知的该电容对应的静电放电失效电压输入等效电路模型。

在一些实施例中，第一失效电压修正关系中，静电放电失效电压和基础失效电压呈线性关系。

可选地，第一失效电压修正关系为：V_esd＝ｋ*v₀，V_esd为静电放电失效电压，V₀为基础失效电压。

S105、根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型；静电放电失效电压模型为静电放电失效电压与极板有效长度以及极板间距的对应关系。

在一些实施例中，步骤S105中，根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型，包括：

将各实际基础失效电压的均值作为参数拟合的输入，对基础失效电压模型中的参数进行拟合，得到电容失效时施加在电容上的基础失效电压；

根据电容失效时施加在电容上的基础失效电压，确定基础失效电压模型中的各常系数参数值。

可选地，静电放电失效电压模型为：v_ｅｓｄ＝ｋ*a*ln(D^b+d)+c*L+e+f*D，a、b、c、d、e、f为常系数参数值。

步骤五：通过试验数据确定基础模型参数。

一、试验结果预处理

放电设备HED-N5000 ESD抗静电测试仪平时对器件进行ESD试验时是直接通过对管脚放电的方式进行放电，试验记录的失效电压只是设备本身静电放电电压Vesd的大小。但本发明涉及的样件尺寸微小，无法通过直接放电的方式对T形平板电容结构进行放电，需要外接探针台，使用探针扎在T形平板电容Pad处进行ESD试验。而外接电路里导线、同轴电缆等连接装置的电阻电容电感等均会对释放到Pad处的波形及电压产生一定的影响，所以需要通过搭建的电路仿真模型对试验结果进行预处理，得到传输到T形平板电容处的真实失效电压数据。在步骤一中通过仿真确认了不同结构T形平板电容对应的电容大小，将得到的电容大小及试验所得静电放电失效电压V_esd作为电路仿真模型的输入，最后输出T形平板电容两端的基础失效电压V₀数据，如表9所示。

表9电路仿真输出施加在电容上基础失效电压V0

通过表9的结果可以得知T形平板电容失效时设备输出的静电放电失效电压V_esd与基础失效电压V₀呈线性关系，即V_esd＝k*V₀，其中k＝1.22079。

二、多元非线性拟合基础模型参数

以电路仿真所输出的静电放电试验中施加在电容上失效电压V₀作为参数拟合的输入，用表9所得V₀正态分布拟合出的平均值μ作为数据基础，对步骤二中建立的基础模型中的参数进行拟合，试验数据拟合模型图如图7所示，最终拟合出的模型参数见表10。电容发生失效时施加在电容上的电压V0＝a*ln(D^b+d)+c*L+e+f*D。

表10 T形平板电容失效电压模型参数表

故最终建立的T形平板电容静电放电失效电压模型如下：

v_ｅｓｄ＝ｋ*V₀

即：

v_ｅｓｄ＝1.22079×((-0.01９８７×ln D^-58.93+119)+1.236×L+21.89×D+980.8)

根据建立的模型计算出与试验样件结构设计相对应的预测T形平板电容静电放电失效电压值V_esd，与试验数据做比较，计算模型预测的平均绝对误差，证明模型的准确度较高。

表11 T形平板电容静电放电失效电压模型与试验数据对比

本申请实施例能够确定静电放电失效电压模型，从而确定了静电放电失效电压与极板有效长度以及极板间距的对应关系，也就是可以确定不同结构的电容的静电放电失效电压。本申请实施例能够建立电容静电放电失效电压模型，为抗静电设计提供理论依据，从而为抗静电设计提供新的更便捷的低成本思路。

基于上述技术方案，本申请实施例提供的电容静电放电失效电压的确定包括上述步骤一至步骤五。

在步骤一中T形平板电容200静电放电有限元仿真分析，其具体过程如下：

根据试验样件的结构信息、尺寸信息和材料参数建立不同结构的有限元仿真几何模型。构建几何实体，施加边界条件及划分网格后搭建好仿真模型。设置静电场为物理场进行参数化扫描后得到步骤二的基础失效电压模型建立所需的仿真结果(参数组合不同时的电容及电场模)。

在步骤二中建立仿真输出的基础失效电压模型，其具体过程如下：

根据步骤一中仿真输出结果进行模型拟合，基于多元回归理论，利用MATLAB软件先对L不同取值时电场大小E与电压V₀及D的函数关系进行拟合，拟合得到的模型形式为E＝a*V₀*((e*D+d)^b+c)，L不同时对应的函数参数取值由软件拟合给出，再通过E＝f(V₀，D)函数关系式得到L及电场大小E给定时，不同D值对应的V0，利用这些数据建立V₀＝f(D，L)的基础失效电压模型，得到V₀＝a*ln(D^b+d)+c*L+e+f*D，待定参数由软件拟合给出。

在步骤三中T形平板电容200静电放电试验及数据获取，其具体过程如下：

针对T形平板电容200静电失效电压关键影响因素开展静电放电试验样件设计，制定具体静电放电试验方案，确定T形平板电容静电放电失效判据。在此基础上对试验样品进行放电模式为HBM，放电电压步进为5v的静电放电试验，记录不同结构T形平板电容较为精确的静电放电失效电压，得到T形平板电容随结构变化的失效电压数据，然后对试验的结果进行简单分析，最后采用正态分布筛选的方法对得到的试验数据进行无效数据的排除。

在步骤四中T形平板电容200静电放电试验电路仿真分析，其具体过程如下：

采用目前JEDEC标准均规定的人体放电模型(HBM)作为静电放电设备的等效模型，依据放电电流波形参数调整回路参数，直至符合JEDEC标准要求。然后分三个部分对设备外接探针台等效电路模型进行建立。

计算出所有等效电路模型参数后在CST-SystemSimulator中搭建整体的等效电路模型。

在步骤五中通过试验数据确定静电放电失效电压模型的各固定参数，其具体过程如下：

首先通过搭建的电路仿真模型对步骤三所得试验结果进行预处理，将步骤一中得到的电容大小及步骤三种试验所得静电放电失效电压V_esd作为电路仿真模型的输入，最后输出T形平板电容200两端的基础失效电压V₀数据。通过预处理的结果得到T形平板电容200失效时设备输出的静电放电失效电压V_esd与V₀呈线性关系，即V_esd＝k*V₀。

然后，以电路仿真所输出的静电放电试验中施加在电容上失效电压V₀的均值作为参数拟合的输入，对步骤二中建立的基础失效电压模型中的参数进行拟合得到电容发生失效时施加在电容上的电压V₀＝a*ln(D^b+d)+c*L+e+f*D。最终建立的T形平板电容200静电放电失效电压模型：V_esd＝k*V₀，即V_esd＝k*a*ln(D^b+d)+c*L+e+f*D。

本申请实施例选取GOA产品T形平板电容200为对象，针对T形平板电容200静电放电关键影响因素进行正交试验设计开展T形平板电容200静电放电试验研究，通过同时展开静电场和电路仿真获得静电放电失效电压与关键影响因素相关的基础模型，并结合试验结果建立适用于GOA产品T形平板电容静电放电失效电压模型，从而解决GOA产品特殊形状布线的抗静电设计定量化的技术问题。

基于同一发明构思，本申请实施例提供一种电容静电放电失效电压的确定装置，参见图8所示，该电容静电放电失效电压的确定装置500包括：第一确定模块510、第二确定模块520、第三确定模块530和第四确定模块540。

第一确定模块510用于将基础失效电压输入第一仿真模型，得到第一参数集；第一参数集用于表示电场模与电容的极板间距以及基础失效电压的对应关系，将电容的极板有效长度和极板间距输入第一仿真模型，得到不同结构的电容的电容值。

第二确定模块520用于根据电容的极板有效长度和第一参数集，确定基础失效电压模型；基础失效电压模型为基础失效电压与极板有效长度以及极板间距的对应关系；

第三确定模块530用于将各电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系；第一失效电压修正关系为静电放电失效电压和基础失效电压的对应关系；

第四确定模块540用于根据基础失效电压模型和第一失效电压修正关系，确定静电放电失效电压模型；静电放电失效电压模型为静电放电失效电压与极板有效长度以及极板间距的对应关系。

可选地，第二确定模块520还用于对电容的极板有效长度不同取值时，第一参数集中的函数关系进行拟合，得到电场模的模型；根据电场模的模型，当极板有效长度和电场模已知时，不同的极板间距的对应基础失效电压，形成基础失效数据；根据基础失效数据，得到基础失效电压模型。

可选地，参见图9所示，该电容静电放电失效电压的确定装置500还包括第五确定模块550，第五确定模块550用于将各电容的静电放电失效电压输入等效电路模型，得到施加在电容两端的各实际基础失效电压；各静电放电失效电压是预先试验得到。

可选地，第四确定模块540还用于将各实际基础失效电压的均值作为参数拟合的输入，对基础失效电压模型中的参数进行拟合，得到电容失效时施加在电容上的基础失效电压。

根据电容失效时施加在电容上的基础失效电压，确定基础失效电压模型中的各常系数参数值。

可选地，第一确定模块510还用于确定基础失效电压的取值范围，并对基础失效电压进行参数化扫描，得到第一参数集。

可选地，第一确定模块510还用于根据试验样件的结构信息、尺寸信息和材料参数信息建立不同结构的电容的有限元仿真几何模型；根据有限元仿真几何模型，施加边界条件及划分网格后，搭建第一仿真模型。

基于同一发明构思，本申请实施例提供一种电容静电放电失效电压的确定设备，包括：

处理器；

存储器，与处理器通信连接；

至少一个程序，被存储在存储器中并被配置为由处理器执行，至少一个程序被配置用于：实现本申请任一实施例的电容静电放电失效电压的确定方法。

本申请在一个可选实施例中提供了一种电容静电放电失效电压的确定设备，如图10所示，图10所示的电子设备2000包括：处理器2001和存储器2003。其中，处理器2001和存储器2003相通信连接，如通过总线2002相连。

处理器2001可以是CPU(Central Processing Unit，中央处理器)，通用处理器，DSP(Digital Signal Processor，数据信号处理器)，ASIC(Application SpecificIntegrated Circuit，专用集成电路)，FPGA(Field－Programmable Gate Array，现场可编程门阵列)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器2001也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。

总线2002可包括一通路，在上述组件之间传送信息。总线2002可以是PCI(Peripheral Component Interconnect，外设部件互连标准)总线或EISA(ExtendedIndustry Standard Architecture，扩展工业标准结构)总线等。总线2002可以分为地址总线、数据总线、控制总线等。为便于表示，图10中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

存储器2003可以是ROM(Read-Only Memory，只读存储器)或可存储静态信息和指令的其他类型的静态存储设备，RAM(random access memory，随机存取存储器)或者可存储信息和指令的其他类型的动态存储设备，也可以是EEPROM(Electrically ErasableProgrammable Read Only Memory，电可擦可编程只读存储器)、CD-ROM(Compact DiscRead-Only Memory，只读光盘)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。

可选地，电子设备2000还可以包括收发器2004。收发器2004可用于信号的接收和发送。收发器2004可以允许电子设备2000与其他设备进行无线或有线通信以交换数据。需要说明的是，实际应用中收发器2004不限于一个。

可选地，电子设备2000还可以包括输入单元2005。输入单元2005可用于接收输入的数字、字符、图像和/或声音信息，或者产生与电子设备2000的用户设置以及功能控制有关的键信号输入。输入单元2005可以包括但不限于触摸屏、物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆、拍摄装置、拾音器等中的一种或多种。

可选地，电子设备2000还可以包括输出单元2006。输出单元2006可用于输出或展示经过处理器2001处理的信息。输出单元2006可以包括但不限于显示装置、扬声器、振动装置等中的一种或多种。

虽然图10示出了具有各种装置的电子设备2000，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。

可选的，存储器2003用于存储执行本申请方案的应用程序代码，并由处理器2001来控制执行。处理器2001用于执行存储器2003中存储的应用程序代码，以实现本申请实施例提供的任一种电容静电放电失效电压的确定方法。

基于同一发明构思，本申请实施例提供一种电容静电放电失效电压的确定系统，包括电连接的电容和本申请任一实施例的电容静电放电失效电压的确定设备。

在一些实施例中，参见图2所示，电容包括第一金属线结构210和第二金属线结构220；第一金属线结构210和第二金属线结构220呈T形排布，分别为电容的两个极板。可选地，第一金属线结构210包括第一部分211和第二部分212。第二金属线结构220包括第三部分221、第四部分222和第五部分223。

基于同一发明构思，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被电容静电放电失效电压的确定设备执行时实现本申请任一实施例的电容静电放电失效电压的确定方法。

该计算机可读存储介质包括但不限于任何类型的盘(包括软盘、硬盘、光盘、CD-ROM、和磁光盘)、ROM、RAM、EPROM(Erasable Programmable Read-Only Memory，可擦写可编程只读存储器)、EEPROM、闪存、磁性卡片或光线卡片。也就是，可读介质包括由设备(例如，计算机)以能够读的形式存储或传输信息的任何介质。

需要说明的是，本申请的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。

本申请实施例的计算机可读介质可以是包含在电容静电放电失效电压的确定设备中；也可以是单独存在，而未装配入电容静电放电失效电压的确定设备中。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (13)

1.一种电容静电放电失效电压的确定方法，其特征在于，包括：

将基础失效电压输入第一仿真模型，得到第一参数集；所述第一参数集用于表示电场模与所述电容的极板间距以及基础失效电压的对应关系；

将所述电容的极板有效长度和所述极板间距输入第一仿真模型，得到不同结构的电容的电容值；

根据所述电容的极板有效长度和所述第一参数集，确定基础失效电压模型；所述基础失效电压模型为所述基础失效电压与所述极板有效长度以及所述极板间距的对应关系；

将各所述电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系；所述第一失效电压修正关系为所述静电放电失效电压和所述基础失效电压的对应关系；

根据所述基础失效电压模型和所述第一失效电压修正关系，确定静电放电失效电压模型；所述静电放电失效电压模型为所述静电放电失效电压与所述极板有效长度以及所述极板间距的对应关系。

2.根据权利要求1所述的电容静电放电失效电压的确定方法，其特征在于，所述根据所述电容的极板有效长度和所述第一参数集，确定基础失效电压模型，包括：

在所述电容的极板有效长度不同取值时，对第一参数集中的函数关系进行拟合，得到所述电场模的模型；

根据所述电场模的模型，当所述极板有效长度和所述电场模已知时，不同的所述极板间距的对应所述基础失效电压，形成基础失效数据；

根据所述基础失效数据，得到基础失效电压模型。

3.根据权利要求2所述的电容静电放电失效电压的确定方法，其特征在于，所述根据所述电容的极板有效长度和所述第一参数集，确定基础失效电压模型，以及所述将各所述电容值和对应的静电放电失效电压输入等效电路模型之间，还包括：

将各所述电容的静电放电失效电压输入等效电路模型，得到施加在电容两端的各实际基础失效电压；各所述静电放电失效电压是预先试验得到。

4.根据权利要求3所述的电容静电放电失效电压的确定方法，其特征在于，所述根据所述基础失效电压模型和所述第一失效电压修正关系，确定静电放电失效电压模型，包括：

将各所述实际基础失效电压的均值作为参数拟合的输入，对所述基础失效电压模型中的参数进行拟合，得到电容失效时施加在电容上的基础失效电压；

根据所述电容失效时施加在电容上的基础失效电压，确定所述基础失效电压模型中的各常系数参数值。

5.根据权利要求1所述的电容静电放电失效电压的确定方法，其特征在于，所述第一仿真模型通过如下方式建立：

根据试验样件的结构信息、尺寸信息和材料参数信息建立不同结构的电容的有限元仿真几何模型；

根据所述有限元仿真几何模型，施加边界条件及划分网格后，搭建第一仿真模型。

6.根据权利要求5所述的电容静电放电失效电压的确定方法，其特征在于，所述将基础失效电压输入第一仿真模型，得到第一参数集，包括：

确定所述基础失效电压的取值范围，并对所述基础失效电压进行参数化扫描，得到第一参数集。

7.根据权利要求1所述的电容静电放电失效电压的确定方法，其特征在于，所述第一失效电压修正关系中，所述静电放电失效电压和所述基础失效电压呈线性关系。

8.根据权利要求1所述的电容静电放电失效电压的确定方法，其特征在于，所述电容的两个极板呈T形排布。

9.一种电容静电放电失效电压的确定装置，其特征在于，包括：

第一确定模块，用于将基础失效电压输入第一仿真模型，得到第一参数集；所述第一参数集用于表示电场模与所述电容的极板间距以及基础失效电压的对应关系，将所述电容的极板有效长度和所述极板间距输入第一仿真模型，得到不同结构的电容的电容值；

第二确定模块，用于根据所述电容的极板有效长度和所述第一参数集，确定基础失效电压模型；所述基础失效电压模型为所述基础失效电压与所述极板有效长度以及所述极板间距的对应关系；

第三确定模块，用于将各所述电容值和对应的静电放电失效电压输入等效电路模型，确定第一失效电压修正关系；所述第一失效电压修正关系为所述静电放电失效电压和所述基础失效电压的对应关系；

第四确定模块，用于根据所述基础失效电压模型和所述第一失效电压修正关系，确定静电放电失效电压模型；所述静电放电失效电压模型为所述静电放电失效电压与所述极板有效长度以及所述极板间距的对应关系。

10.一种电容静电放电失效电压的确定设备，其特征在于，包括：

处理器；

存储器，与所述处理器通信连接；

至少一个程序，被存储在所述存储器中并被配置为由所述处理器执行，所述至少一个程序被配置用于：实现如权利要求1-8中任一项所述的电容静电放电失效电压的确定方法。

11.一种电容静电放电失效电压的确定系统，其特征在于，包括电连接的电容和如权利要求10所述的电容静电放电失效电压的确定设备。

12.根据权利要求11所述的电容静电放电失效电压的确定系统，其特征在于，所述电容包括第一金属线结构和第二金属线结构；

所述第一金属线结构和所述第二金属线结构呈T形排布。

13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被电容静电放电失效电压的确定设备执行时实现如权利要求1-8中任一项所述的电容静电放电失效电压的确定方法。

Images