CN113196479A - 电路、制造电路的方法及装置 - Google Patents

电路、制造电路的方法及装置 Download PDF

Info

Publication number
CN113196479A
CN113196479A CN201980083012.6A CN201980083012A CN113196479A CN 113196479 A CN113196479 A CN 113196479A CN 201980083012 A CN201980083012 A CN 201980083012A CN 113196479 A CN113196479 A CN 113196479A
Authority
CN
China
Prior art keywords
layer
circuit
ferroelectric
metal layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980083012.6A
Other languages
English (en)
Inventor
张坤好
沈品均
林重维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113196479A publication Critical patent/CN113196479A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

电路包括夹在第一缓冲层和第二缓冲层之间的铁电层，第一缓冲层与第一金属层的一部分接触，并且第一金属层延伸超过第一缓冲层。电介质层夹在第二金属层和第三金属层之间，使得第二金属层延伸超过电介质层并与第二缓冲层接触，其中，铁电电容器由第一金属层、夹在第一缓冲层和第二缓冲层之间的铁电层以及第二金属层形成。

Description

电路、制造电路的方法及装置
技术领域
本发明总体上涉及信号处理，并且更具体地涉及基于集成电路中至少一种材料的一个或更多个尺寸来选择性地控制信号的谐振频率的集成电路。
背景技术
常规的硅基金属氧化物半导体场效应晶体管(MOSFET)遭受许多问题的困扰，所述问题包括功率和器件尺寸缩放，这是阻碍其在该技术领域进步和发展的一些因素。这些限制的一些影响包括受亚阈值摆幅(SS)限制的电源电压等，所述亚阈值摆幅是使源极-漏极电流(Ids)增加十倍所需的栅极电压变化(ΔVgs)。
在系统中采用常规实际物理电感器的其他缺点包括其较大的物理尺寸、较高的制造成本以及它们较重的重量(仅举几个缺点为例)。然而，当今技术在许多先进应用中都迫切需要电感器。例如，电感器与电容器和电阻器组合在一起，以创建用于模拟电路和信号处理的匹配电路和滤波器。另外，通过组合具有共享磁路的电感器，那些电感器用于构建变压器。其他应用像电感器将电能转化为机械能的马达和以磁场形式存储能量的能量存储装置。
关于用于模拟电路和信号处理的阻抗匹配电路，重要的是具有能够匹配两个不同阻抗的电路的电路，以便信号的最大功率传输。
关于滤波器，在高性能立体声系统中，通常需要能够从信号中去除一些不必要的频率分量或特征的电路，在高性能立体声系统中，需要放大或抑制某些范围的音频，以获得最佳的音质和功率效率。例如，均衡器允许调整若干个频率范围的幅度，以适合听众的品味和收听区域的声学特性。相比之下，分频网络会阻止某些范围的频率到达扬声器。均衡器和分频网络二者都是从信号中去除不需要的分量或特征的示例，所述均衡器和分频网络被设计为实现某些频率的达到。
这种电路的另一个实际应用是对电源电路中的非正弦电压波形的“调节”。某些电子装置对电源电压中谐波的存在很敏感，并且因此为了正常工作需要进行功率调节。
能够去除某些不想要的分量或特征的频率选择性的或电路仅将那些处于所需频率范围(称为通带)内的输入信号传递给输出。该此频率范围之外(称为阻带)的信号幅度减小(理想情况下减小为零)。通常，在这些电路中，输入和输出电流保持在较小的值，并且因此，在频域中，电流传递函数是不如电压传递函数重要的参数。
例如，常规的一阶无源低通滤波器包括串联连接的电阻器和普通电容器，从而它们承载相同的电流。输入端子跨整个电路连接，而输出端子跨普通电容器连接。常规的一阶无源低通滤波器实现起来很简单，但是没有在截止频率附近和超出截止频率提供大于0dB的增益和/或以超过20dB/十倍频的值的迅速功率滚降。
常规的一阶无源低通滤波器的增益与频率曲线的某些方面包括定义为20log(H(f))的增益，其中，H(f)＝Vout(f)/Vin(f)。通带中无源滤波器的增益值为0dB或略小于该值。按照该点的增益为-3dB的方式定义截止频率。功率滚降(即，阻带中超过截止频率的增益曲线的斜率)是-20dB/十倍频。常规的一阶低通滤波器在截止频率附近和超出截止频率不能提供大于0dB的增益以及以超过-20dB/十倍频的值的功率滚降。为了在无源低通滤波器中实现更高的功率滚降，必须将两个这样的低通滤波器级联以使其成为二阶低通滤波器。同样，为了获得高于0dB的增益，需要有源滤波器以及像晶体管、运算放大器之类的有源元件。
RLC电路是由串联或并联连接的电阻器(R)、电感器(L)、和电容器(C)组成的电路。电路的名称源自用于表示该电路的组成组件的字母，其中，组件的顺序可以与RLC不同。该电路形成电流的谐波振荡器，并以与LC电路类似的方式谐振。请注意，LC电路(也称为谐振电路)是由连接在一起的由字母L表示的电感器和由字母C表示的电容器组成的电气电路。LC电路用于生成特定频率的信号或者用于从更复杂的信号中挑出特定频率的信号；该功能称为带通滤波器，或者也可以是谐振电路。LC电路的组件用于许多电子装置中，尤其是无线电设备，用于诸如振荡器、滤波器、调谐器和混频器之类的电路中。对于包含电阻的电路模型，这称为RLC电路。
引入电阻器会增加这些振荡的衰减，即公知的阻尼。电阻器还降低了峰值谐振频率。即使电阻没有特别被包括为组件，在实际电路中也不可避免地会有一些电阻。理想的纯LC电路仅存在于超导性领域。
RLC电路不依赖于外部电源和/或它们不包含诸如晶体管的有源组件，也就是说，因此，RLC电路是无源的。RLC电路可以被构造为形成为特定频带提供高增益的谐振电路。
电感器阻止高频信号并传导低频信号，而电容器则相反。信号通过电感器或电容器提供接地路径的滤波器对低频信号比对高频信号的衰减小，并且因此是低通滤波器。如果信号通过电容器或具有通过电感器接地的路径，则该滤波器对高频信号比对低频信号的衰减小，并且因此是高通滤波器。电阻器本身没有频率选择特性，但是会添加到电感器和电容器，以确定电路的时间常数，从而确定电路的响应频率。
与一阶无源滤波器相比，RLC电路可以提供更好的功率滚降。但是，由于需要以电流形式存储能量，因此电感器的物理尺寸非常庞大。为此，在集成电路(IC)中制造/实现电感器是非常困难的，并且消耗大量的管芯面积、尺寸空间。另外，RLC电路也不提供大于0dB的增益。
迫切需要开发一种紧凑且高效的电路，该电路可以在无需使用任何诸如晶体管和运算放大器的有源元件的情况下在通带中提供增益以及更高的频率滚降。
发明内容
一些实施方式总体上涉及信号处理，并且更具体地涉及基于集成电路中至少一种材料的一个或更多个尺寸来选择性地控制信号的谐振频率的集成电路。
从实验获得的本公开的至少一个实现是，一些铁电电容器结构可以被设计为具有无电感器的特性以及具有无有源器件的电压放大器。例如，当将这些铁电电容器结构和设计以非限制性示例的形式实施为车辆中的CMOS系统、磁能存储装置和感应式马达时，当与车辆中的常规的CMOS系统、常规的磁能存储装置和常规的感应式马达的常规整体尺寸和重量相比时，会减小车辆中的CMOS系统、磁能存储装置和感应式马达的整体尺寸和重量。
整体上减小尺寸和重量的至少一个原因是基于使用铁电材料的铁电电容器的一些结构构造，这导致呈现出制造的虚拟电感器特性。只有通过广泛的实验，利用许多不同类型的材料、不同量的不同类型的材料、不同类型和量的材料的不同组合、不同类型和量的材料的不同结构构造最终才能发现制造的结构可以展现出这些独特的虚拟电感器特性。
另一实现包括通过将电介质电容器连接到具有虚拟电感器特性的铁电材料的铁电电容器，整个系统(即电路或集成电路)在一定频率范围内导致电压增益以及表现出的谐振行为。然而，相比之下，由常规电路中使用的由两个电极夹在中间的电介质材料构成的常规电容器具有两端子装置，并且当连接至电路时不会向电路提供电压增益和谐振行为。
常规的电感器是由绝缘线绕芯缠绕成的线圈构成，该芯非常庞大或作为电路的组件需要大量空间。然而，当用本公开的装置、系统和方法(即，使用表现出独特的制造的虚拟电感器特性的铁电材料的铁电电容器的一些结构构造)代替常规电感器并放置在电路中时，这表明在电路中没有非常庞大的常规组件的情况下电路中留有很大的空的空间。此外，具有本公开的新装置的新电路的重量小于具有常规电感器的常规电路的重量。换句话说，从实验中发现，当被本公开的铁电电容器代替时，常规的电感器在电路中需要更大的空间。基于具有本公开内容的铁电电容器的电路可以比具有电感器的常规电路的电路更小且重量更轻的该发现，当在电子技术行业中实施当今现有的常规产品时，这种发现将导致与当今的现有常规电子产品相比颠覆了当今的集成电路技术领域，并为新产品的小型化和轻量化提供了机遇途径。
基于基本电磁理论的各个方面，由于电路不同部分之间的电磁相互作用，任何电路都具有一定的固有电感。有时将此固有电感称为“寄生电感”，因为这种存在并非是设计好的。基于相同的理论，通过将导线缠绕成线圈会产生一定量的常规电感，因为这种缠绕构造会最大化导线的不同部分之间的电磁相互作用。本公开中观察到的电感是使用基本电磁理论的估计的一百万倍。
在实验过程中，实验的若干方面包括源自晶格振动的电感，该电感具有基于以下公式的值：
Figure BDA0003115097910000041
其中，m是原子的质量，N是偶极密度，e是电子电荷。当应用该公式时，所得电感小于10-14亨利，这是本公开中测试的观察值的至少一百万倍。再次考虑到这一考虑，表明观察到的电感行为可能是不同的物理起源。因此，从现有技术的任何已知教导中不能期望在本公开中观察到的“虚拟电感器”。
根据一些实施方式，本公开的铁电电容器可以被插入具有电阻器、普通电容器的电路中，其中，该普通电容器与铁电电容器串联连接。此外，输入端子提供跨电路两端的输入电压。输出端子传送跨普通电容器获取的输出电压，其中该电路是形成在基板上的集成电路。该集成电路包括夹在第一缓冲层和第二缓冲层之间的铁电层。第一缓冲层和第二缓冲层的材料特性可以是金属的，诸如，氮化钛(TiN)或氧化铟锡(ITO)型材料。此外，第一缓冲层可以与第一金属层的表面的一部分接触，使得第一金属层延伸超过第一缓冲层。其中，第二缓冲层与第二金属层的表面接触，其中，第二金属层不延伸超过第二缓冲层。可以想到的是，关于第一缓冲层至第一金属层、第二缓冲层至第二金属层或两者的其他构造可以根据具体应用而不同地构造。例如，可以将一些微型图案引入铁电层和电介质层以增大其表面积，并因此增加其相应的电容。
本公开的一些实施方式的一些方面包括使用铁电材料以具有特定的设计参数的铁电电容器的一些结构构造，作为非限制性示例，所述特定的设计参数可以包括：(1)在谐振频率和电压增益可以通过控制普通电容与铁电电容的比值来调节的情况下，包括这些电容器的厚度和面积。通常，谐振频率可以表示为：
Figure BDA0003115097910000051
其中，Lferroelectric和Aferroelectric分别是铁电电感器的电感和面积，并且Cdielectric和Adielectric分别是电介质电容器的电容和面积。(2)本公开的一些实施方式例的另一设计参数可以包括：可以通过调整铁电体的厚度或电容来调节装置或系统中的电感。(3)另一个设计参数可以包括装置端子的欧姆接触可以有利于获得更高的增益。系统中的高接触电阻会降低增益。(4)另一个设计参数可以包括具有适当电导率的缓冲层(例如，TiN或ITO)可以有助于减少在制造过程期间由于原子迁移或离子从金属电极扩散而引起的泄漏电流。
铁电电容器的至少一种其他结构可以通过逐层沉积由两种以上类型的铁电材料构成。换句话说，可以(逐层)组合超过两种类型的铁电材料。其中，导电缓冲层可以是TiN和ITO，所述导电缓冲层被插入在超过两种类型的铁电材料的沉积的铁电层之间。
缓冲层必须具有与铁电材料兼容的晶格结构，使得界面仍保留大部分晶格结构。换句话说，通常以界面附近缺陷的集中度为特征的界面质量对于铁电来说至关重要。
本公开的铁电电容器的另一结构可以包括同时用作电感器和电容器的铁电材料。具体地，铁电电容器可以通过顺序沉积超过两种类型的铁电材料构成，并且可以在所沉积的铁电层和电极之间插入超过两个的导电缓冲层(诸如，TiN、ITO、石墨烯)以减少张力和晶格失配、阻止高温处理期间金属离子的迁移并形成良好的接触。作为非限制性示例，其他铁电材料可以包括PbZr/TiO3、BaTiO3、PbTiO3、掺杂Al的HfO2。其他导电缓冲层材料可以是TiN、ITO或石墨烯。
还考虑了本公开的电介质材料可以用于与旨在提供电容的负载连接。由于铁电层表现出电感行为，因此可以使用电介质层来控制谐振频率。基于基本电路模型，电介质层的电容越小，谐振频率就越大。如上所述，常规电容器本身不会向外部电路提供电压增益。具体地，本公开的电介质电容器可以通过顺序沉积超过两种类型的电介质材料构成，以调节介电常数和电介质电容器的厚度。此外，可以在所沉积的电介质层和电极之间插入超过两个的导电缓冲层(诸如，TiN、ITO、石墨烯)以减少张力和晶格失配、阻止高温处理期间金属离子的迁移并形成良好的欧姆接触。作为非限制性示例，可以认为使用了其他电介质材料，SiO2、Al2O3、HfO2、ZrO2、六方氮化硼(hBN)。
将夹在缓冲层和金属层之间的铁电层组合以展示出令人惊讶的电感行为。常规估计的电感源自特定于材料的特征晶格振动频率。对于本公开，我们实验估计的电感是传统估计的电感的至少一百万倍。当与传统电容器相比时，通过添加缓冲层，本公开的铁电电容器展示出低漏电流和出色的电接触(低接触电阻)。缓冲层的添加还增强了铁电性。
该电路还包括夹在第二金属层和第三金属层之间的电介质层，使得第二金属层延伸超过电介质层并与第二缓冲[或金属]层接触。
现有技术使用电介质层和铁电层来提供更快的电压变化以加速晶体管的切换过程。它由Landau-Khalatnikov(LK)等式凭经验描述，工作频率范围通常在几千赫兹左右。根据LK等式，当频率大于1MHz时，周围没有电压增益。然而，相比之下，实验上展示了本公开的铁电电容器表现出令人惊讶的类似电感器的行为，其电感是期望值的至少一百万倍。组合铁电层的电感器行为和电介质层的电容器行为，整个电路在10MHz附近展示出谐振行为，可以将其应用于该频率范围(1-100MHz)附近的匹配电路。本公开中的工作频率比是有技术的工作频率的至少一万倍，并且目的也不同。
当与常规电容器相比时，本公开的铁电电容器的一些优点和益处可以包括(作为非限制性示例)：铁电电容器示出了低漏电流和优异的电接触，即，低接触电阻以及强铁电性。低漏电流来自缓冲层足够厚时的情况。低接触电阻和强铁电性源自缓冲层和铁电层具有相当的晶格结构，从而限制了由应变引起的缺陷的数量。换句话说，当前公开的材料选择允许高质量的晶格。
例如，当将本公开的铁电电容器组合到电路中时，本公开的铁电电容器的至少一种用途可以是用于存储能量和交换能量并将能量提供给电介质电容器。其中，铁电电容器可以表现出电感器的特性，这导致了电路的谐振，并在某一频率下提供增益，如上所述。铁电电容器的两个端子中的一者可以串联连接到电路中的电介质电容器的端子中的一者，而铁电电容器的另一个端子可以连接到电路。
因此，一个实施方式公开了一种电路，该电路包括：串联连接的电阻器、普通电容器和铁电电容器；输入端子，其用于提供跨电路两端的输入电压；输出端子，其用于传送跨普通电容器两端、跨铁电电容器或跨普通电容器和铁电电容器两端获取的输出电压，其中，电路是在基板上形成的集成电路。该电路包括：夹在第一缓冲层和第二缓冲层之间的铁电层。其中，第一缓冲层与第一金属层的表面的一部分接触，并且第一金属层延伸超过第一缓冲层。电介质层夹在第二金属层和第三金属层之间，使得第二金属层延伸超过电介质层并与第二缓冲层接触。其中，铁电电容器由第一金属层、夹在第一缓冲层和第二缓冲层之间的铁电层以及第二金属层形成。其中，普通电容器由电介质层和第三金属层形成。
另一个实施方式公开了一种用于制造电路的方法，该方法包括：提供基板；在基板上形成第一金属层；以及在第一金属层上形成第一缓冲层。此外，刻蚀掉第一缓冲层的一部分以形成第一金属层的延伸超过第一缓冲层的一部分。在第一缓冲层上沉积铁电氧化物层，并在铁电氧化物层上形成第二缓冲层。更进一步，在第二缓冲层上形成第二金属层。其中，铁电电容器由第一金属层、夹在第一缓冲层和第二缓冲层之间的铁电氧化物层以及第二金属层形成。在第二金属层上沉积电介质层。刻蚀掉电介质层的一部分以形成第二金属层的延伸超过电介质层的一部分。最后，在电介质层上形成第三金属层，其中，普通电容器由电介质层和第三金属层形成。
一种装置包括：包含串联连接的电阻器、普通电容器和铁电电容器的电路；输入端子，其用于提供跨电路两端的输入电压；输出端子，其用于传送跨普通电容器两端、跨铁电电容器两端或跨普通电容器和铁电电容器两端获取的输出电压，其中，电路是在基板上形成的集成电路。该电路包括夹在第一缓冲层和第二缓冲层之间的铁电层，其中，第一缓冲层与第一金属层的表面的一部分接触，并且第一金属层延伸超过第一缓冲层。电介质层夹在第二金属层和第三金属层之间，使得第二金属层延伸超过电介质层并与第二缓冲层接触，其中，铁电电容器由第一金属层、夹在第一缓冲层和第二缓冲层之间的铁电层以及第二金属层形成，使得铁电层的厚度在5nm至30nm的范围内。其中，普通电容器由电介质层和第三金属层形成。
附图说明
将参照附图进一步解释当前公开的实施方式。所示的附图不一定按比例绘制，而是通常将重点放在说明当前公开的实施方式的原理上。
[图1A]
图1A是示出根据本公开的一些实施方式的电路的截面的示意图。
[图1B]
图1B是示出根据本公开的一些实施方式的另一电路的、与图1A的截面相反的截面的示意图。
[图2A]
图2A是示出根据本公开的一些实施方式的另一电路的、包括材料说明的截面的示意图。
[图2B]
图2B是根据本公开的一些实施方式的谐振频率随电介质材料厚度变化的曲线图，其示出了图1A和图1B的谐振频率可以通过调整电介质层和铁电层的厚度来调节。
[图2C]
图2C是示出用于电阻器和常规普通电容器的一阶无源低通滤波器的示例性增益-频率曲线的图。
[图2D]
图2D是示出根据本公开的一些实施方式的针对电介质层(HfO2)的不同设计厚度的图2A的电路的电压增益的图，其中，观察到谐振行为，并且谐振频率是装置中的电介质层(HfO2)的设计厚度的函数。
[图2E]
图2E是示出根据本公开的一些实施方式的图1A中的装置的有效电路的示意图。
[图2F]
图2F是根据本公开的一些实施方式的使用公式
Figure BDA0003115097910000091
比较测量的电容和仿真的电容的图，其示出了可以确认的一致行为。
[图3]
图3是根据本公开的一些实施方式的使用简单的L-C电路比较测量的谐振频率320和仿真的谐振频率310的图，其示出了识别出定性一致性。
[图4A]
图4A是示出根据本公开的一些实施方式的用于阻抗匹配电路的电路中的一些组件的示意图。
[图4B]
图4B是示出根据本公开的一些实施方式的图4A的电路中的一些组件的示意图。
[图5]
图5是根据本公开的一个实施方式的用于制造电路的方法的框图。
[图6]
图6示出了电磁场。
[图7]
图7示出了磁场。
尽管上面标识的附图阐述了当前公开的实施方式，但是如讨论中所指出的，还可以构想其他实施方式。本公开通过代表而非限制的方式示出了说明性实施方式。本领域技术人员可以设计出落入当前公开的实施方式的原理的范围和精神内的许多其他修改和实施方式。
具体实施方式
本公开涉及信号处理，并且更具体地涉及基于集成电路中至少一种材料的一个或更多个尺寸来选择性地控制信号的谐振频率的集成电路。
图1A是示出根据本公开的一些实施方式的电路的截面的示意图。例如，130A由金属135A和电介质材料140A构成，并用作普通电容器。160A由金属162A、在铁电材料170A的两侧上的两个缓冲层165A和175A构成，并且是铁电电容器的单元。130A和160A在基板185A和金属180A上生长。电介质材料140A两端的电压145A用于滤波器应用。
当电介质材料140A位于铁电材料170A上方(参见图1A)时，该构造的至少一个独特方面是对图1A的输出电压145A进行测量，使得可以观察到谐振行为并将其应用于外部电路。为了测量输出电压145A，金属层162A的横向尺寸必须大于电介质层130A的横向尺寸，从而可以将导线连接至金属层135A，并且金属层162A获得输出电压145A。在“数字”应用中没有探索本公开中的162A具有比130A更大的横向尺寸的选择，因为在这些应用中没有使用输出电压145A。
参照图1A，根据本公开的图1A和图1B的构造的至少一个独特方面是图1A的输出电压145A和图1B的输出电压155B被明确地测量并且示出了谐振行为。在现有技术中，电介质层两端的这些输出电压不是受关注的。重要的是跨电介质层和铁电层二者两端的总电压。由于这个原因，图1A的130A和160A通常具有相同的横向尺寸；图1B的130B和160B通常具有相同的横向尺寸。本公开明确地使用跨电介质层两端的输出电压(图1A的输出电压145A和图1B的输出电压155B)，因此要求铁电层和电介质层必须具有不同的横向尺寸，这与现有技术相比明显不同。
所施加的电压150A是跨130A和160A二者两端的，使得正在使用145A。电介质材料140A的面积和厚度确定其电容，并且针对所需的关注的谐振频率选择面积和厚度的值。铁电材料170A的面积和厚度确定其电容，并且针对所需的关注的谐振频率选择面积和厚度的值。
参照图1B，图1B是示出根据本公开的一些实施方式的另一电路的、与图1A的截面相反的截面的示意图。例如，160B由电介质材料165B两侧的两种金属162B和190B构成，并用作普通电容器。190B是用于电压输入的端子的金属基板，并且可以将190B的包括190BB区域的任何区域用作电压155B和电压145B的端子位置。
此外，图1B的130B由金属132B、在铁电材料138B的两侧的两个缓冲层135B和140B构成，130B是铁电电容器的单元。130B和160B在基板185B上生长。跨电介质材料165B两端的电压155B用于滤波器应用。施加的电压145B跨130B和160B两者两端。图1A和图1B具有相同的功能，但是互换了普通电容器和铁电电容器的垂直位置。电介质材料165B的面积和厚度确定其电容，并且针对所需的关注的谐振频率选择面积和厚度的值。铁电材料138B的面积和厚度确定其电容，并且针对所需的关注的谐振频率选择面积和厚度的值。
参照图1B，在电介质材料165B位于铁电材料138B下方(参见图1B)的情况下，该构造的至少一个独特方面是对图1B的输出电压155B进行测量，使得可以观察到谐振行为并将其应用于外部电路。为了测量输出电压155B，金属层190B的横向尺寸必须大于电介质层165B的横向尺寸，并且165B的横向尺寸必须大于铁电层130B的横向尺寸，从而可以将导线连接至金属层190B(或190BB)，并且金属层165B获得输出电压155B。在“数字”应用中，本公开中的162B具有比130B更大的横向尺寸的选择不是必须的，因为在这些应用中没有使用输出电压155B。
图2A是示出根据本公开的一些实施方式的另一电路的、包括材料说明的截面的示意图。例如，210A由可以是镍或金的金属225A和可以是HfO2的电介质材料230A构成，并且用作普通电容器。250A由金属255A、在铁电材料265A的两侧的两个缓冲层260A和270A构成，所述两个缓冲层可以是TiN，所述铁电材料是掺杂Zr的HfO2，250A是铁电电容器的单元。210A和250A在硅基板285A和金属280A上生长。跨电介质材料230A两端的电压215A用于滤波器应用。施加的电压220A跨210A和250A两者两端。215A是本公开的独特方面，因为当电压降用于提供晶体管的快速开关时不使用该电压降。在一个可能的实施方式中，金属层225A为150μm×150μm×50nm。HfO2电介质层为150μm×150μm×(10-20nm)，金属层255A为400μm×400μm×50nm，并且两个TiN缓冲层260A和270A为400μm×400μm×(10-60nm)。底部金属层约为80nm厚，Si基板285A的尺寸由商用晶圆决定，该晶圆的横向尺寸能比210A和250A的横向尺寸大得多。
图2B是谐振频率随电介质材料210B的厚度而变化的曲线图。根据本公开的实施方式，图1A和图1B的装置/电路的谐振频率可以通过调整电介质层和铁电层的厚度来调节。210B示出了谐振频率随电介质材料的厚度的增加而增加，表明谐振来自铁电材料的电感性质。
图2C是示出一阶无源低通滤波器的示例性增益-频率曲线的图。例如，图2C示出一阶无源低通滤波器的示例性增益-频率曲线200C。这里，增益被定义为20log(H(f))，其中，H(f)＝Vout(f)/Vin(f)。通带210C中的无源滤波器的增益值为0dB或稍小于该值。定义截止频率230C，以使该点的增益为-3dB。功率滚降220C(即，增益曲线200C在超过截止频率的阻带中的斜率)是-20dB/十倍频。一阶低通滤波器在截止频率附近以及超出截止频率时不能提供大于0dB的增益以及以超过-20dB/十倍频的值功率滚降。在没有电感的情况下，没有谐振行为，即，曲线中某个频率窗口上的电压增益。在实际实验中，观察到在107Hz附近(约210C)的谐振峰，表明铁电层不像普通电容器那样发挥作用。
图2D是示出图2A的电路的针对电介质层(HfO2)的不同设计的厚度的电压增益的图。根据本公开的实施方式，观察到谐振行为，并且谐振频率是装置中电介质层(HfO2)的设计的厚度的函数。230D对应于使用20nm HfO2的增益，231D对应于使用10nm HfO2的增益，232D对应于使用15nm HfO2的增益。注意，越厚的HfO2具有越小的电容和越大的谐振频率。
图2E是示出根据本公开的一些实施方式的图1A中给出的装置的有效电路的示意图。例如，210E代表电介质材料的有效电路，其包括电阻器212E和普通电容器215E。230E代表铁电材料的有效电路，其包括电阻器235E、电容器240E和电感器245E。210E和230E通过电阻器220E连接。250E代表接地电压。205E是AC电压源。218E测量跨电介质材料两端的电压，这是本公开的独特方面。200E测量跨210E和230E二者两端的电压。
图2F是根据本公开的一些实施方式的使用公式
Figure BDA0003115097910000121
比较测量的电容230F和仿真的电容210F的图。确认了一致行为。
图3是使用简单的L-C电路比较测量的谐振频率320和仿真的谐振频率310的图。看到了定性一致性。使用图2F的测得的电容值230F，图2A的铁电单元250A的电感约为2μH。
图4A是示出根据本公开的一些实施方式的用于阻抗匹配电路的电路中的一些组件的示意图。例如，410A是注入输入AC信号的输入端子，而420A是发送AC信号的输出端子。430A是阻抗匹配电路，其包含电阻器431A、普通电容器433A和虚拟电感器432A的组合。431A、432A、433A串联和/或并联连接，并且它们的顺序可以改变。使用铁电材料并且在图1中描述的虚拟电感器432A可以比普通电感器显著更紧凑。
图4B是示出根据本公开的一些实施方式的图4A的电路中的一些组件的示意图。例如，400B是包括输入端子和输出端子的阻抗匹配电路。410B是常规阻抗匹配电路，其包括电阻器415B、普通电感器418B和普通电容器420B的组合。430B与图4A的430A相同，这是我们的发明。410B的电感器418B被虚拟电感器432B代替。
图5示出了根据本公开的一些实施方式的用于制造电路的方法的框图。例如，步骤510包括提供商业上获得的硅基板。步骤515包括在基板上形成第一金属层。步骤520包括在第一金属层上形成第一缓冲层。步骤525包括刻蚀掉第一缓冲层的一部分以形成第一金属层的延伸超过第一缓冲层的一部分。步骤530包括在第一缓冲层上沉积铁电氧化物层。步骤535包括在铁电氧化物层上形成第二缓冲层。步骤540包括在第二缓冲层上形成第二金属层，其中，铁电电容器由第一金属层、夹在第一缓冲层和第二缓冲层之间的铁电氧化物层以及第二金属层形成。步骤545包括在第二金属层上沉积电介质层。步骤550包括刻蚀掉电介质层的一部分以形成第二金属层的延伸超出电介质层的一部分。步骤555包括在电介质层上形成第三金属层，其中，普通电容器由电介质层和第三金属层形成。
(特征)
本公开的一方面包括铁电层，该铁电层夹在第一缓冲层和第二缓冲层之间，其中，第一缓冲层与第一金属层的表面的一部分接触，并且第一金属层延伸超过第一缓冲层。例如，第一缓冲层与第一金属层的至少55％的顶表面面积接触。其中，一方面可以是，第一金属层延伸超出第一缓冲层的端部的长度为第一缓冲层的总长度的至少25％。
本公开的另一方面可以包括夹在第二金属层和第三金属层之间的电介质层，使得第二金属层延伸超过电介质层并与第二缓冲层接触。其中，一方面可以包括电介质层与第二金属层的至少55％的顶表面面积接触。另一方面可以是，第二金属层延伸超出电介质层的端部的长度为电介质层的总长度的至少25％。
本公开的一方面包括铁电层，该铁电层是铁电氧化物(FEO)层，并且第一缓冲层和第二缓冲层是金属的。
其中，FEO层的厚度小于基于Tc＝1/(2αCcap)确定的临界厚度Tc，其中，α是FEO层的基于材料的参数，并且Ccap是普通电容器的电容。其中，所述FEO层包括钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、铪锆氧化物(HfZrOx)和掺杂铪的氧化物中的一种或组合。其中，FEO层的材料是掺杂的。这些方面的至少一个好处是，每个方面都有助于铁电电容器展现出的特性的独特性。另一方面可以是，FEO层的厚度小于临界厚度Tc并且在5nm至50nm的范围内，以便在电路中实现介于106至108Hz之间的谐振频率。另一方面可以是，FEO层的厚度在5nm至50nm的范围内，以便在电路中实现介于106至108Hz之间的谐振频率。
根据本公开的另一方面，输出电压跨普通电容器两端获取，使得电路表现得类似于谐振电路。一方面可以包括将第一金属层布置在基板上。另一方面可以是第一金属层和第三金属层用作输入端子，而第二金属层和第三金属层用作输出端子。另外，另一方面可以是，第一缓冲层和第二缓冲层是一种相同材料或不同材料，使得至少一种材料是诸如氮化钛(TiN)的陶瓷材料。这些方面的至少一个好处是，每个方面都有助于铁电电容器展现出的特性的独特性。
根据本公开的另一方面，组合矩形棱柱的总侧面积可以是第三金属层和电介质层的组合立方英尺，其小于第二金属层、第一缓冲层、铁电层、第二缓冲层和第一金属层的组合立方英尺的组合矩形棱柱的总侧面积。一方面可以包括FEO层的立方英尺100-2000μm3，以便在电路中实现介于106至108Hz之间的谐振频率。另一方面可以是，基于电路中谐振频率的函数来选择电介质层的至少一个尺寸。另一方面可以是，至少一个尺寸包括电介质层的厚度、电介质层的侧面积或二者。至少一个尺寸的变化可能直接对应于电路的频率范围的变化，该电路的频率范围的变化对应于电路的电容的变化，该电路的电容的变化对应于电路中的谐振频率的变化。
根据本公开的另一方面，基于电路中谐振频率的函数来选择电介质层的至少一个尺寸。其中，至少一个尺寸包括电介质层的厚度、电介质层的面积或二者。其中，至少一个尺寸的变化直接对应于电路的频率范围的变化，该电路的频率范围的变化对应于电路的电容的变化，该电路的电容的变化对应于电路中的谐振频率的变化。这些方面的至少一个好处是，每个方面都有助于铁电电容器展现出的特性的独特性。
根据本公开的另一方面，对第三金属层的不邻近电介质层的表面进行构图。另外，又一方面可以是使用原子层沉积(ALD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、金属有机气相外延(MOVPE)、等离子体增强化学气相沉积(PECVD)和微波等离子体沉积中的一种或组合来沉积电介质层和铁电氧化物层中的一个或组合。此外，一方面可以是第一金属层和第三金属层用作输入端子，而第二金属层和第三金属层用作输出端子。这些方面的至少一个好处是，每个方面都有助于铁电电容器展现出的特性的独特性。
本公开的一个方面可以包括掺杂Zr的HfO2的铁电材料，并且第一缓冲层和第二缓冲层中的至少一个缓冲层的厚度在5nm至50nm的范围内，并且电介质层的厚度在5nm至50nm的范围内。这些方面的至少一个好处是，每个方面都有助于铁电电容器展现出的特性的独特性。
(定义)
根据本公开的方面，并且基于实验，已经建立了以下定义，并且以下定义当然不是每个短语或术语的完整定义。其中，所提供的定义仅是基于来自实验的学习而提供的示例，其中，其他解释、定义和其他方面可能也适合。然而，至少对于所呈现的短语或术语的仅基本预览，已经提供了这样的定义。
(串联连接的组件)
电气电路或电子电路的组件可以串联连接，其中，串联连接的组件沿单个路径连接，因此相同的电流流过所有组件。
(电磁学)
电磁学是物理学的一个分支，其涉及对电磁力的研究，电磁力是带电粒子之间发生的一种物理相互作用，电磁力通常表现出电磁场(诸如，电场、磁场和光)，并且是自然界中的四种基本相互作用(通常称为力)之一。电磁场(也称为EMF或EM场)可以是带电荷物体产生的物理场，会影响带电荷物体在该场附近的行为。图6示出了电磁场。电磁场无限地延伸到整个空间并描述电磁相互作用。电磁现象是根据电磁力(有时称为洛伦兹力)来定义的，其包括电和磁二者，因为它们是同一现象的不同表现形式。
(磁场)
磁场是描述了电流和磁化材料的磁性影响的矢量场。在日常生活中，磁场的影响通常在永磁体上看见，永磁体会拉磁性材料(诸如，铁)并吸引或排斥其他磁体。磁场围绕磁化材料并通过移动电荷(电流)(诸如，电磁体中使用的电荷)来产生磁场。图7示出了电磁场。磁场对附近移动的电荷施加力，并对附近的磁体施加转矩。另外，随位置改变的磁场对磁性材料施加力。磁场的强度和方向随位置而改变。这样，磁场就是矢量场的示例。磁场是通过移动电荷和与基本量子性质相关的基本粒子的固有磁矩及其旋转产生的。磁场和电场是相互关联的，并且二者并且都是电磁力(自然界的四种基本力之一)的组成部分。
(电感)
在电磁学和电子学中，电感是一种电导体的特性，通过电导体的电流变化会在导体中感应出电动势(电压)。更准确地称为自感，同一特性会在一个导体中产生电流以在附近的导体中感应出电动势，这称为互感。电感是载流导体的磁场作用回导体而引起的效应。流过任何导体的电流都会在导体周围产生磁场。变化的电流会产生变化的磁场。根据法拉第感应定律，通过电路的磁通量的任何变化都会在电路上感应出电动势(电压)。电感是该感应电压v与电路中的电流变化率i(t)之比L：
Figure BDA0003115097910000161
其中，根据伦茨定律，该感应电压或“反EMF”的方向应与产生它的电流变化相反。因此，电感是导体的一种特性，电感抵抗通过导体的电流的任何变化。电感器是一种在电路中添加电感的电气组件。电感器通常由线圈或螺旋线组成。彼此靠近放置在一起的电路被称为是感应耦合的，使得由流经一个电路的电流产生的磁场通过另一电路。根据法拉第定律，一个电路中的电流的变化将导致通过另一个电路的磁通量发生变化，从而在另一个电路中感应出电压。第二电路中感应的电压与第一电路中的电流变化率之比被称为电路之间的互感M。
(电感的源)
流过导体的电流i在导体周围产生磁场，这由安培的电路定律描述。通过电路的总磁通量Φ等于磁场与横跨电流路径的表面面积的乘积。如果电流变化，则通过电路的磁通量Φ会发生变化。根据法拉第感应定律，通过电路的磁通量的任何变化都会在电路中与磁通量的变化率如下成比例地感应电动势(EMF)或电压v：
Figure BDA0003115097910000162
自感(通常简称为电感)L为感应电压与电流变化率之比：
Figure BDA0003115097910000163
因此，电感是导体或电路的一种属性，由于其磁场，其倾向于阻止通过电路的电流变化。SI系统中的电感单位是亨(H)，它是当电流以每秒1安培的速度变化时产生1伏的电压的电感量。所有导体都具有某一电感，在实际的电气装置中所述电感可能产生理想的或有害的影响。电路的电感取决于电流路径的几何结构以及附近材料的磁导率；具有较高磁导率的铁磁材料(如导体附近的铁)趋向于增加磁场和电感。给定电流产生的对电路的增加通过电路的磁通量(总磁场)的任何改动都会增加电感，因为电感也等于磁通量与电流之比：
Figure BDA0003115097910000164
电感器是一种由形状经过调整以增加磁通量从而为电路增加电感的导体制成的电气部件。通常，电感器由缠绕成线圈或螺旋线的导线组成。线圈导线的电感比相同长度的直线导线的电感更高，因为磁场线通过电路多次，因此它具有多个磁链。电感与线圈中的匝数的平方成比例。
(寄生电感)
寄生电感是所有实际电子设备中不可避免地会出现的有害电感效应。与通过使用电感器引入电路的故意电感相反，寄生电感几乎总是不希望有的效应。

Claims (20)

1.一种电路，所述电路包括：
串联连接的电阻器、普通电容器和铁电电容器；
输入端子，所述输入端子用于提供跨所述电路两端的输入电压；以及
输出端子，所述输出端子用于传送跨所述普通电容器两端、跨所述铁电电容器两端或跨所述普通电容器和所述铁电电容器两端获取的输出电压，其中，所述电路是在基板上形成的集成电路，所述电路包括：
铁电层，所述铁电层夹在第一缓冲层和第二缓冲层之间，其中，所述第一缓冲层与第一金属层的表面的一部分接触，并且所述第一金属层延伸超过所述第一缓冲层；以及
电介质层，所述电介质层夹在第二金属层和第三金属层之间，使得所述第二金属层延伸超过所述电介质层并与所述第二缓冲层接触，其中，所述铁电电容器由所述第一金属层、夹在所述第一缓冲层和所述第二缓冲层之间的所述铁电层以及第二金属层形成，并且其中，所述普通电容器由所述电介质层和所述第三金属层形成。
2.根据权利要求1所述的电路，其中，所述铁电层是铁电氧化物(FEO)层，并且所述第一缓冲层和所述第二缓冲层是金属的。
3.根据权利要求2所述的电路，其中，所述FEO层的厚度小于基于以下公式确定的临界厚度Tc：
Tc＝1/(2αCcap)，
其中，α是所述FEO层的基于材料的参数，Ccap是所述普通电容器的电容。
4.根据权利要求2所述的电路，其中，所述FEO层包括钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、铪锆氧化物(HfZrOx)和掺杂铪的氧化物中的一种或组合。
5.根据权利要求2所述的电路，其中，所述FEO层的材料是掺杂的。
6.根据权利要求1所述的电路，其中，所述输出电压是跨所述普通电容器两端、跨所述铁电电容器两端或跨所述普通电容器和所述铁电电容器两端而获得的，使得所述电路表现得类似于谐振电路。
7.根据权利要求1所述的电路，其中，所述第一金属层被布置在所述基板上。
8.根据权利要求1所述的电路，其中，所述第一金属层和所述第三金属层用作所述输入端子，并且所述第二金属层和所述第三金属层用作所述输出端子。
9.根据权利要求1所述的电路，其中，所述第一缓冲层和所述第二缓冲层是不同材料或一种相同材料，使得至少一种材料是诸如氮化钛(TiN)的陶瓷材料。
10.根据权利要求1所述的电路，其中，组合矩形棱柱的总侧面积是所述第三金属层和所述电介质层的组合立方英尺，小于作为所述第二金属层、所述第一缓冲层、所述铁电层、所述第二缓冲层和所述第一金属层的组合立方英尺的组合矩形棱柱的总侧面积。
11.根据权利要求1所述的电路，其中，基于所述电路中的谐振频率的函数来选择所述电介质层的至少一个尺寸。
12.根据权利要求11所述的电路，其中，所述至少一个尺寸包括所述电介质层的厚度、所述电介质层的侧面积或这二者。
13.根据权利要求12所述的电路，其中，所述至少一个尺寸的变化直接对应于所述电路的频率范围的变化，所述电路的所述频率范围的变化对应于所述电路的电容的变化，所述电路的所述电容的变化对应于所述电路中的谐振频率的变化。
14.一种制造电路的方法，所述方法包括以下步骤：
提供基板；
在所述基板上形成第一金属层；
在所述第一金属层上形成第一缓冲层；
刻蚀掉所述第一缓冲层的一部分以形成所述第一金属层的延伸超过所述第一缓冲层的一部分；
在所述第一缓冲层上沉积铁电氧化物层；
在所述铁电氧化物层上形成第二缓冲层；
在所述第二缓冲层上形成第二金属层，其中，铁电电容器由所述第一金属层、夹在所述第一缓冲层和所述第二缓冲层之间的铁电氧化物层以及所述第二金属层形成；
在所述第二金属层上沉积电介质层；
刻蚀掉所述电介质层的一部分以形成所述第二金属层的延伸超过所述电介质层的一部分；以及
在所述电介质层上形成第三金属层，其中，所述普通电容器由所述电介质层和所述第三金属层形成。
15.根据权利要求14所述的方法，所述方法还包括：
对所述第三金属层的不与所述电介质层相邻的表面进行构图。
16.根据权利要求14所述的方法，其中，使用原子层沉积(ALD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、金属有机气相外延(MOVPE)、等离子体增强化学气相沉积(PECVD)和微波等离子体沉积中的一种或组合来沉积所述电介质层和所述铁电氧化物层中的一个或组合。
17.根据权利要求14所述的方法，其中，所述第一金属层和所述第三金属层用作输入端子，并且所述第二金属层和所述第三金属层用作输出端子。
18.一种装置，所述装置包括：
包含串联连接的电阻器、普通电容器和铁电电容器的电路；
输入端子，所述输入端子用于提供跨所述电路两端的输入电压；以及
输出端子，所述输出端子用于传送跨所述普通电容器两端、跨所述铁电电容器两端或跨所述普通电容器和所述铁电电容器两端获取的输出电压，其中，所述电路是在基板上形成的集成电路，所述电路包括：
铁电层，所述铁电层夹在第一缓冲层和第二缓冲层之间，其中，所述第一缓冲层与第一金属层的表面的一部分接触，并且所述第一金属层延伸超过所述第一缓冲层；以及
电介质层，所述电介质层夹在第二金属层和第三金属层之间，使得所述第二金属层延伸超过所述电介质层并与所述第二缓冲层接触，其中，所述铁电电容器由所述第一金属层、夹在所述第一缓冲层和所述第二缓冲层之间的所述铁电层以及所述第二金属层形成，使得所述铁电层的厚度在5nm至30nm的范围内，其中，所述普通电容器由所述电介质层和所述第三金属层形成。
19.根据权利要求18所述的装置，其中，铁电材料是掺杂Zr的HfO2，并且所述第一缓冲层和所述第二缓冲层中的至少一个缓冲层的厚度在5nm至50nm的范围内，并且所述电介质层的厚度在5nm至50nm的范围内。
20.根据权利要求18所述的装置，其中，所述装置中的一个或更多个电连接至一个或更多个电阻器以及一个或更多个电容器以形成模拟匹配电路，以便将所述电路的输出与另一电路的输入进行阻抗匹配。
CN201980083012.6A 2018-12-20 2019-06-25 电路、制造电路的方法及装置 Pending CN113196479A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/226,747 2018-12-20
US16/226,747 US10892728B2 (en) 2018-12-20 2018-12-20 Virtual inductors using ferroelectric capacitance and the fabrication method thereof
PCT/JP2019/026000 WO2020129285A1 (en) 2018-12-20 2019-06-25 Circuit, method for manufacturing circuit and device

Publications (1)

Publication Number Publication Date
CN113196479A true CN113196479A (zh) 2021-07-30

Family

ID=67544294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980083012.6A Pending CN113196479A (zh) 2018-12-20 2019-06-25 电路、制造电路的方法及装置

Country Status (5)

Country Link
US (1) US10892728B2 (zh)
EP (1) EP3738205B1 (zh)
JP (1) JP7262572B2 (zh)
CN (1) CN113196479A (zh)
WO (1) WO2020129285A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114709257B (zh) * 2022-03-01 2023-04-21 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN115112990B (zh) * 2022-08-31 2023-01-10 之江实验室 一种用于提取铁电材料动态阻尼因子的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054748A1 (en) * 2000-06-20 2001-12-27 Erland Wikborg Electrically tunable device and a method relating thereto
US6433375B1 (en) * 1999-04-13 2002-08-13 Telefonaktiebolaget Lm Ericsson (Publ) Tunable microwave devices
US20180166448A1 (en) * 2016-11-15 2018-06-14 National Taiwan Normal University Strained-gate Engineered Dynamic Random Access Memory Including Ferroelectric Negative Capacitance Dielectrics And Manufacturing Method Thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060485A (ja) * 2001-08-14 2003-02-28 Sony Corp 能動フィルタ回路
JP2009278526A (ja) * 2008-05-16 2009-11-26 Nec Electronics Corp 半導体集積回路装置
JP4670969B2 (ja) * 2009-01-23 2011-04-13 ソニー株式会社 バイアス回路及びそれを備えたｇｍ−Ｃフィルタ回路並びに半導体集積回路
US8565000B2 (en) * 2010-06-11 2013-10-22 Radiant Technologies, Inc. Variable impedance circuit controlled by a ferroelectric capacitor
US10128327B2 (en) * 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
US9679893B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433375B1 (en) * 1999-04-13 2002-08-13 Telefonaktiebolaget Lm Ericsson (Publ) Tunable microwave devices
US20010054748A1 (en) * 2000-06-20 2001-12-27 Erland Wikborg Electrically tunable device and a method relating thereto
US20180166448A1 (en) * 2016-11-15 2018-06-14 National Taiwan Normal University Strained-gate Engineered Dynamic Random Access Memory Including Ferroelectric Negative Capacitance Dielectrics And Manufacturing Method Thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JING XU ET AL.: "Ferroelectric HfZrOx-based MoS2 negative capacitance transistor with ITO capping layers for steep-slope device application", APPLIED PHYSICS LETTERS, vol. 112, no. 10, pages 103104 - 1, XP012226885, DOI: 10.1063/1.5019418 *
SHREYA GUPTA ET AL.: "Device-Circuit Analysis of Ferroelectric FETs for Low-Power Logic", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 64, no. 8, pages 3092 - 3100, XP011657271, DOI: 10.1109/TED.2017.2717929 *

Also Published As

Publication number Publication date
WO2020129285A1 (en) 2020-06-25
JP2022502864A (ja) 2022-01-11
US20200204139A1 (en) 2020-06-25
US10892728B2 (en) 2021-01-12
JP7262572B2 (ja) 2023-04-21
EP3738205B1 (en) 2022-08-17
EP3738205A1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
US9679958B2 (en) Methods for manufacturing integrated multi-layer magnetic films
US10431371B2 (en) Manufacturing methods for magnetic core inductors with biased permeability
JP3725599B2 (ja) 平面型磁気素子
US9337251B2 (en) Integrated magnetic core inductors with interleaved windings
JPWO2016072078A1 (ja) コモンモードノイズフィルタ
US11479845B2 (en) Laminated magnetic inductor stack with high frequency peak quality factor
JP5372477B2 (ja) 永久磁石を含む誘導装置及び関連方法
CN113196479A (zh) 电路、制造电路的方法及装置
CN103270562A (zh) 补偿变压器铁芯中的单向磁通的装置和方法
TW202240610A (zh) 薄膜電感器元件及薄膜可變電感器元件
Naitoh et al. Applications of nanocrystalline soft magnetic Fe-MB (M= Zr, Nb) alloys
US10629357B2 (en) Apparatus and methods for magnetic core inductors with biased permeability
JP2014120543A (ja) コモンモードフィルタ
US20100194510A1 (en) Inductive Electrical Device
Chashin et al. Planar magnetoelectric voltage transformer based on a composite ferromagnet-piezoelectric heterostructure
Cui et al. A tunable inductor based on a magnetic flux valve
US10879866B2 (en) Filter circuit, heating circuit, and semiconductor processing apparatus
US11302469B2 (en) Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
JP2018046080A (ja) 共振素子、共振器および磁気抵抗効果デバイス
EP1829417A1 (en) Method and devices for improving the quality of signal transmission and reproduction
Gony et al. A new generation of nanocrystalline magnetic cores with very low magnetic losses
Dudek et al. A new type of highly compact planar inductor
WO2024105907A1 (ja) 薄膜インダクタ素子、薄膜可変インダクタ素子及び積層薄膜素子の使用方法
US11462674B2 (en) Add-on unit or cable connectable to the power supply or signal cord of an electric device
JPH05326262A (ja) 磁性多層膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination