JP7262572B2 - 回路、回路を製造する方法、及び装置 - Google Patents

回路、回路を製造する方法、及び装置 Download PDF

Info

Publication number
JP7262572B2
JP7262572B2 JP2021518201A JP2021518201A JP7262572B2 JP 7262572 B2 JP7262572 B2 JP 7262572B2 JP 2021518201 A JP2021518201 A JP 2021518201A JP 2021518201 A JP2021518201 A JP 2021518201A JP 7262572 B2 JP7262572 B2 JP 7262572B2
Authority
JP
Japan
Prior art keywords
layer
circuit
metal layer
ferroelectric
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021518201A
Other languages
English (en)
Other versions
JP2022502864A (ja
Inventor
テオ、クーン・フー
シェン、ピン・チャン
リン、チャンウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2022502864A publication Critical patent/JP2022502864A/ja
Application granted granted Critical
Publication of JP7262572B2 publication Critical patent/JP7262572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、概して信号処理に関し、より詳細には、集積回路の少なくとも１つの材料の１つ以上の寸法に基づき信号の共振周波数を選択的に制御する集積回路に関する。
従来のシリコン系金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）には、パワー及び装置寸法のスケーリングを含む多くの問題があり、当該技術分野における進歩及び成長を妨げる要因となっている。これらの制限の影響として、ソース－ドレイン電流（Ｉｄｓ）を１ディケード増加させるのに必要なゲート電圧の変化（ＡＶｇＳ）である閾値下の振れ（ＳＳ）により制限される電源電圧等がある。
従来の実際の物理インダクタをシステムに使用する他の欠点をいくつか挙げると、大きな物理的サイズ、高い製造コスト、そして重い重量がある。しかしながら、インダクタは、現在の技術の多くの高度な用途において強く必要とされている。例えば、インダクタをコンデンサ及び抵抗器と組み合わせて、アナログ回路及び信号処理用の整合回路及びフィルターが作成されている。さらに、インダクタは、共通の磁路を有するインダクタを組み合わせて、変圧器を作成するために用いられる。インダクタが電気エネルギーを機械エネルギーに変えるモータ、及びエネルギー蓄積装置等の他の用途は、エネルギーを磁場の形で蓄積する。
アナログ回路及び信号処理用のインピーダンス整合回路に関して言えば、最高パワーで信号を転送するために、インピーダンスの異なる２つの回路を整合させることのできる回路を有することが重要である。
フィルターに関して言えば、信号から不要な周波数成分又は特徴を除去することのできる回路が、最良の音品質及びパワー効率のために可聴周波数の特定の範囲を増幅又は抑制する必要がある高性能のステレオシステムにおいて共通して必要とされている。例えば、イコライザは、いくつかの周波数範囲の振幅を、聴取者の好み及び聴取範囲の音響特性に合わせて調整することができる。これに対し、分割回路は、特定の周波数範囲が話者に到達することを阻止する。イコライザ及び分割回路はいずれも、信号から不要な成分及び特徴を除去する例であり、特定の周波数に到達できるように設計されている。
このような回路の別の実際の用途は、電力回路における非正弦波電圧波形の「調整」である。電子装置の一部は、電源電圧における高調波の存在に敏感であり、適切な動作のために出力調整を必要とする。
周波数選択性、又は不要な成分又は特徴を除去することのできる回路は、所望の周波数範囲（通過帯域と呼ばれる）の入力信号のみを出力に通す。この周波数範囲外の信号振幅（阻止帯域と呼ばれる）は低減される（理想的には０まで低減される）。典型的には、これらの回路において、入力及び出力電流は小さな値に保たれるため、電流伝達関数は、周波数領域における電圧伝達関数ほど重要なパラメーターではない。
例えば、従来の１次パッシブローパスフィルターは、直列接続されて同一の電流を伝える抵抗器及び通常のコンデンサを備える。入力端子は回路全体の両端に接続され、出力端子は通常のコンデンサの両端に接続される。この従来の１次パッシブローパスフィルターは、実装は簡単であるが、遮断周波数周辺の及び遮断周波数を超える周波数で０ｄＢよりも大きなゲイン及び／又は２０ｄＢ／ディケードよりも大きな値の迅速なパワーロールオフを与えない。
従来の１次パッシブローパスフィルターのゲイン対周波数曲線のいくつかの態様は、２０１ｏｇ（Ｈ（ｆ））として定義されるゲインを含み、式中、Ｈ（ｆ）＝Ｖｏｕｔ（ｆ）／Ｖｉｎ（ｆ）である。通過帯域におけるパッシブフィルターのゲインの値は、０ｄＢ又はそれよりわずかに低い。遮断周波数は、その点におけるゲインが－３ｄＢとなるように定義される。パワーロールオフ、すなわち、遮断周波数を超える阻止帯域におけるゲイン曲線の傾きは、－２０ｄＢ／ディケードである。従来の１次ローパスフィルターは、遮断周波数の周辺の及び遮断周波数を超える周波数で０ｄＢよりも大きなゲイン及び－２０ｄＢ／ディケードよりも大きな値のパワーロールオフを与えることができない。パッシブローパスフィルターにおいてより高いパワーロールオフを達成するには、このようなローパスフィルターを２つ縦続接続して２次ローパスフィルターにしなければならない。また、０ｄＢよりも高いゲインを得るためには、トランジスタ、演算増幅器のような能動素子とともにアクティブフィルターが必要となる。
ＲＬＣ回路は、直列又は並列に接続された抵抗器（Ｒ）、インダクタ（Ｌ）、及びコンデンサ（Ｃ）からなる電気回路である。回路の名前は、この回路の構成部品を示すために用いられる文字に由来しているが、回路における構成部品の順序はＲＬＣとは異なっていてもよい。この回路は、電流の調和振動子を形成し、ＬＣ回路と同様に共振する。なお、共振回路とも呼ばれるＬＣ回路は、互いに接続された、文字Ｌによって示されるインダクタ、及び文字Ｃによって示されるコンデンサからなる電気回路である。ＬＣ回路は、特定の周波数の信号を生成するため、又はより複雑な信号から特定の周波数の信号を選び出すために用いられる。この機能は、帯域通過フィルターと呼ばれ、又は共振回路と呼ぶこともできる。ＬＣ回路の構成部品は、発振器、フィルター、チューナー、周波数ミキサー等の回路内で用いられる多くの電子装置、特に無線装置で用いられる。抵抗器を使用する回路モデルの場合に、ＲＬＣ回路と呼ばれる。
抵抗器を導入することにより、これらの発振器の、ダンピングとしても知られる減衰が増加する。抵抗器は、ピーク共振周波数も低下させる。いくらかの抵抗は、抵抗器が構成部品として特に含まれていない場合にも、実際の回路では不可避である。理想的な純粋なＬＣ回路は、超伝導の領域にしか存在しない。
ＲＬＣ回路は、外部の電源に依存せず、及び／又はトランジスタ等の能動部品を含まない。したがって、ＲＬＣ回路は受動的である。ＲＬＣ回路は、特定の周波数帯域に対して高ゲインを与える共振回路を形成するように構成することができる。
インダクタは、高周波信号を遮断し、低周波信号を伝える。一方で、コンデンサは、その逆を行う。信号がインダクタを通過する、又はコンデンサがアースへの経路を提供するフィルターは、高周波信号よりも低周波信号に対する減衰が少ないため、ローパスフィルターである。信号がコンデンサを通過する、又はインダクタを通じてアースへの経路を有する場合、フィルターは、低周波信号よりも高周波信号に対する減衰が少ないため、ハイパスフィルターである。抵抗器自体に周波数選択特性はないが、インダクタ及びコンデンサに追加されて回路の時定数を、よって回路が応答する周波数を求める。
ＲＬＣ回路は、１次パッシブフィルターよりも良好なパワーロールオフを与えることができる。しかしながら、インダクタは、エネルギーを電流の形で蓄積する必要があるため、物理的サイズが非常にかさばる。そのため、集積回路（ＩＣ）にインダクタを作製／具現化することは非常に難しく、ダイ領域、寸法的スペースを取る。さらに、ＲＬＣ回路は、０ｄＢよりも大きなゲインを与えない。
トランジスタ及び演算増幅器等の能動素子を使用することなく通過帯域以上の周波数ロールにおいてゲインを与えることのできる小型で効率的な回路を開発する必要に迫られている。
いくつかの実施の形態は、概して信号処理に関し、より詳細には、集積回路の少なくとも１つの材料の１つ以上の寸法に基づき信号の共振周波数を選択的に制御する集積回路に関する。
実験により得られた本開示の少なくとも１つの具現化は、一部の強誘電体コンデンサ構造を、インダクタなしの特性を持つとともに、能動装置を含まない電圧増幅器を有するように設計することができる、というものである。例えば、これらの強誘電体コンデンサ構造及び設計は、非限定例として、ＣＭＯＳシステム、磁気エネルギー蓄積装置、及び車両内のインダクタモーターに実装した場合に、従来のＣＭＯＳシステム、従来の磁気エネルギー蓄積装置、及び従来の車両内のインダクタモーターの従来の全体的な寸法及び重量と比べて、ＣＭＯＳシステム、磁気エネルギー蓄積装置、及び車両内のインダクタモーターの全体的な寸法及び重量を削減する。
寸法及び重量が全体的に削減される少なくとも１つの理由は、仮想インダクタの加工特性を示す、強誘電体材料を用いる強誘電体コンデンサの一部の構造的構成に基づく。多くの異なる種類の材料、異なる種類の材料の異なる量、異なる種類及び量の材料の異なる組み合わせ、異なる種類及び量の材料の異なる構造的構成を用いた広範囲にわたる実験によってのみ、これらの特有の仮想インダクタ特性を示し得る加工構造の発見にようやく至った。
別の具現化は、誘電体コンデンサを、仮想インダクタ特性を有する強誘電体材料を用いる強誘電体コンデンサに接続することにより、システム全体、すなわち回路又は集積回路が、電圧ゲインを生じるとともに、特定の周波数範囲で共振挙動を示す、というものを含む。これに対し、従来の回路に用いられる、２つの電極に挟まれた誘電体材料から構成される従来のコンデンサは、２端子装置を有し、回路に接続されると、電圧ゲイン及び共振挙動を回路に与えない。
従来のインダクタは、鉄心の周りにコイル状に巻き回された絶縁導線からなり、非常にかさばるか、又は回路部品として大きなスペースを必要とする。しかしながら、従来のインダクタを本開示（すなわち、特有の加工仮想インダクタ特性を示す強誘電体材料を用いる強誘電体コンデンサの一部の構造的構成）の装置、システム、及び方法に置き換え、回路に組み込んだ場合、非常にかさばる従来の部品を回路に用いずに、回路に大きな空きスペースが残ることが判明した。さらに、本開示の新たな装置を用いる新たな回路は、従来のインダクタを用いる従来の回路よりも軽い。言い換えれば、実験から、本開示の強誘電体コンデンサに置き換えた場合に、従来のインダクタは回路内でより大きなスペースを要することが分かった。本開示の強誘電体コンデンサを用いる回路が、インダクタを有する従来の回路よりも小型で軽量とすることができるというこの発見から、このような発見を電子技術産業における現在既存の従来の製品に実装することにより、今日の集積回路技術の領域を打ち壊し、現在既存の従来の電子製品と比べて、新たな製品を本開示の装置により小型化及び軽量化する可能性を開く。
基礎電磁理論の側面から、あらゆる回路は、回路の異なる部品間の電磁相互作用により一定量の固有インダクタンスを有する。この固有インダクタンスは、その存在が設計されたものではないため、「寄生インダクタンス」と呼ばれる場合もある。同じ理論から、導線をコイル状に巻き付けることにより一定量の従来のインダクタンスが生成される。これは、この巻き付け構成が、導線の異なる部分間の電磁相互作用を最大化するためである。本開示において観測されるインダクタンスは、基礎電磁理論を用いた推定よりも少なくとも百万倍大きい。
実験中、実験のいくつかの態様は、格子振動により生じるインダクタンスを含んでおり、その値は次式に基づいていた。
Figure 0007262572000001
 式中、ｍは原子質量、Ｎは双極子密度、ｅは電子電荷であった。この公式を適用した場合、結果として得られるインダクタンスは、１０－１４ヘンリーより小さかったが、これは本開示において試験した観測値よりも少なくとも百万倍小さい。これを考慮すると、観測されるインダクタンス挙動は、やはり異なる物理的起源によるものである可能性があることを示す。したがって、本開示において観測される「仮想インダクタ」は、従来技術の既知の教示から予期できるものではない。
いくつかの実施の形態によれば、本開示の強誘電体コンデンサは、抵抗器及び通常のコンデンサを有する回路に挿入することができ、通常のコンデンサは強誘電体コンデンサと直列接続される。さらに、入力端子は回路の両端に入力電圧を与える。出力端子は通常のコンデンサの両端から得た出力電圧を出力し、回路は基板上に形成される集積回路である。集積回路は、第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層を含む。第１のバッファ層及び第２のバッファ層の材料特性は、窒化チタン（ＴｉＮ）又はインジウム錫酸化物（ＩＴＯ）型の材料等の金属とすることができる。さらに、第１のバッファ層は、第１の金属層が第１のバッファ層を越えて延びるように、第１の金属層の表面の一部に接することができる。第２のバッファ層は第２の金属層の表面に接し、第２の金属層は第２のバッファ層を越えて延びない。第１のバッファ層から第１の金属層、第２のバッファ層から第２の金属層、又はその両方に関する他の構成は、特定の用途（複数の場合もある）に応じて異なる構成としてもよいことが考えられる。例えば、いくつかのマイクロスケールのパターンを、強誘電体層及び誘電体層に導入して、それらの表面積、ひいてはそれらの容量を増加させることができる。
本開示のいくつかの実施の形態のいくつかの態様は、強誘電体材料を用いて特定の設計パラメーターを有するようにした強誘電体コンデンサのいくつかの構造的構成を含み、それらの特定の設計パラメーターは、非限定例として、下記を含み得る（１）共振周波数及び電圧ゲインは、それらのコンデンサの厚さ及び面積を含む、通常の容量対強誘電体容量の比を制御することによって調整可能であり得る。一般に、共振周波数は、次式で表すことができる。
Figure 0007262572000002
 式中、Ｌｆｅｒｒｏｅｌｅｃｔｒｉｃ及びＡｆｅｒｒｏｅｌｅｃｔｒｉｃは、それぞれ強誘電体インダクタのインダクタンス及び面積であり、Ｃｄｉｅｌｅｃｔｒｉｃ及びＡｄｉｅｌｅｃｔｒｉｃは、それぞれ誘電体コンデンサの容量及び面積である。（２）本開示のいくつかの実施の形態の設計パラメーターは、装置又はシステム内のインダクタンスが、強誘電体の厚さ又は容量を調節することによって調整することができることを含んでもよい。（３）別の設計パラメーターは、より高いゲインを得るために、装置の端子のオーム接点が有利であることを含んでもよい。システム内の高い接触抵抗は、ゲインを低減する。（４）別の設計パラメーターは、ＴｉＮ又はＩＴＯ等の適度な導電率を有するバッファ層が、製造プロセス中の金属電極からの原子マイグレーション又はイオン拡散によって誘導される漏れ電流の低減に役立つことを含んでもよい。
強誘電体コンデンサの少なくとも１つの他の構造は、交互積層（layer-by-layer depositions）により、２種類よりも多くの種類の強誘電体材料から構成することができる。言い換えれば、２種類よりも多くの種類の強誘電体材料を組み合わせることができる（交互）。導電性のバッファ層は、２種類より多くの種類の強誘電体材料の堆積された強誘電体層間に挿入されるＴｉＮ及びＩＴＯとしてもよい。
バッファ層は、境界面がバルク格子構造を保つよう、強誘電体材料に対応する格子構造を有しなければならない。言い換えれば、一般的に境界面近くの欠陥の濃度によって特徴付けられる境界面の品質が、強誘電性に極めて重要である。
本開示の強誘電体コンデンサの別の構造は、インダクタ及びコンデンサとして同時に用いられる強誘電体材料を含んでいてもよい。具体的には、強誘電体コンデンサは、逐次堆積により、２種類よりも多くの種類の強誘電体材料から構成することができ、歪み及び格子不整合を低減し、高温プロセス中の金属イオンのマイグレーションを阻止し、良好な接点を形成するために、ＴｉＮ、ＩＴＯ、グラフェン等の２つよりも多くの導電性バッファ層を、堆積された強誘電体層及び電極の間に挿入することができる。他の強誘電体材料としては、非限定例として、ＰｂＺｒ／ＴｉＯ３、ＢａＴｉＯ３、ＰｂＴｉＯ３、ＡｌをドープしたＨｆＯ２を挙げることができる。他の導電性バッファ層材料は、ＴｉＮ、ＩＴＯ、又はグラフェンとすることができる。
本開示の誘電体材料を、容量を与えるよう意図された負荷と接続するために用いることができることも考えられる。強誘電体層は誘導性挙動を示すため、誘電体層は、共振周波数を制御するために用いることができる。基本回路モデルに基づき、誘電体層の容量が小さいほど、共振周波数は大きくなる。上記のように、従来のコンデンサ自体は、電圧ゲインを外部回路に提供しない。特に、本開示の誘電体コンデンサは、誘電体コンデンサの誘電率及び厚さを調整するために、逐次堆積により、２種類よりも多くの種類の誘電体材料から構成することができる。さらに、歪み及び格子不整合を低減し、高温プロセス中の金属イオンのマイグレーションを阻止し、良好なオーム接点を形成するために、ＴｉＮ、ＩＴＯ、グラフェン等の２つよりも多くの導電バッファ層を、堆積された誘電体層及び電極の間に挿入することができる。使用を検討することができる他の誘電体材料は、非限定例として、Ｓ１Ｏ２、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、六方晶窒化ホウ素（ｈＢＮ）とすることができる。
バッファ層と金属層とに挟まれた強誘電体層は、組み合わされて、驚くべき誘導性挙動を示す。従来推定されるインダクタンスは、材料に固有の特徴的な格子振動周波数に由来する。本開示に関して、本発明者らによる実験で推定されたインダクタンスは、従来推定されるインダクタンスよりも少なくとも百万倍大きい。バッファ層の追加により、本開示の強誘電体コンデンサは、従来のコンデンサと比べて低漏れ電流及び優れた電気接点（低い接触抵抗）を示す。また、バッファ層の追加は、強誘電性を高める。
回路は、第２の金属層と第３の金属層との間に挟まれた誘電体層を更に含み、第２の金属層が誘電体層を越えて、第２のバッファ（又は金属）層と接して延びるようになっている。
従来技術は、誘電体層及び強誘電体層を用いてより速い電圧変化を与え、トランジスタの切り替えプロセスを加速する。これは、Landau-Khalatnikov（ＬＫ）方程式により経験的に記述され、動作周波数範囲は通常、約数キロヘルツである。ＬＫ方程式によれば、周波数が１ＭＨｚよりも高い場合、電圧ゲインはない。しかしながら、その一方で、本開示の強誘電体コンデンサは、インダクタンスが予期される値よりも少なくとも百万倍大きい驚くべきインダクタ様挙動を示すことが実験で示されている。強誘電体層のインダクタ挙動と誘電体層のコンデンサ挙動とを合わせると、回路全体は約１０ＭＨｚの共振挙動を示し、この周波数範囲（１ＭＨｚ～１００ＭＨｚ）周辺の整合回路に適用することができる。本開示内の動作周波数は、従来技術の動作周波数よりも少なくとも１万倍大きく、目的も異なる。
従来のコンデンサと比較した場合の本開示の強誘電体コンデンサのいくつかの有利な点及びメリットとしては、非限定例として、強誘電体コンデンサが低漏れ電流及び優れた電気接点、すなわち低い接触抵抗、並びに強い強誘電性を示すことを挙げることができる。低漏れ電流は、バッファ層が、十分に厚さがある場合に由来する。低い接触抵抗及び強い強誘電性は、バッファ層及び強誘電体層が同等の格子構造を有し、歪みにより引き起こされる欠陥の数が限られていることに起因する。言い換えれば、本開示の材料の選定により、高品質の格子が可能となる。
例えば、回路に組み込んだ場合の本開示の強誘電体コンデンサの少なくとも１つの用途は、エネルギーを蓄積し、エネルギーを交換し、誘電体コンデンサにエネルギーを供給することとすることができる。強誘電体コンデンサは、インダクタの特徴を示すことができ、その結果、上記のように、回路の共振及び特定の周波数におけるゲインが得られる。強誘電体コンデンサの２つの端子のうち一方は、回路内の誘電体コンデンサの端子の一方に直列接続することができ、強誘電体コンデンサの他方の端子は、回路に接続することができる。
したがって、１つの実施の形態は、直列接続された抵抗器、通常のコンデンサ、及び強誘電体コンデンサを備える回路を開示する。入力端子は回路の両端に入力電圧を与える。出力端子は、通常のコンデンサの両端、強誘電体コンデンサの両端、又は通常のコンデンサ及び強誘電体コンデンサの両端から得た出力電圧を出力し、回路は基板上に形成される集積回路である。回路は、第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層を備える。第１のバッファ層は第１の金属層の表面の一部と接し、第１の金属層は第１のバッファ層を越えて延びる。誘電体層は、第２の金属層と第３の金属層との間に挟まれる。第２の金属層が、誘電体層を越えて延び、第２のバッファ層と接するようになっている。強誘電体コンデンサは、第１の金属層により形成される。第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層、及び第２の金属層。通常のコンデンサは、誘電体層及び第３の金属層により形成される。
別の実施の形態は、回路を製造する方法であって、基板を提供することと、基板上に第１の金属層を形成することと、第１の金属層上に第１のバッファ層を形成することとを含む方法を開示する。方法は、第１のバッファ層の一部をエッチングにより除去して、第１のバッファ層を越えて延びる第１の金属層の一部を形成することを更に含む。方法は、第１のバッファ層上に強誘電体酸化物層を堆積することと、強誘電体酸化物層上に第２のバッファ層を形成することとを更に含む。さらに、方法は、第２のバッファ層上に第２の金属層を形成することを更に含む。強誘電体コンデンサは、第１の金属層、第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体酸化物層、及び第２の金属層により形成される。方法は、第２の金属層上に誘電体層を堆積することを更に含む。方法は、誘電体層の一部をエッチングにより除去して、誘電体層を越えて延びる第２の金属層の一部を形成することを更に含む。最後に、方法は、誘電体層上に第３の金属層を形成することを更に含み、通常のコンデンサは、誘電体層及び第３の金属層により形成される。
更に別の実施の形態は、直列接続された抵抗器、通常のコンデンサ、及び強誘電体コンデンサを備える回路を備える装置を開示する。入力端子は回路の両端に入力電圧を与える。出力端子は、通常のコンデンサの両端、強誘電体コンデンサの両端、又は通常のコンデンサ及び強誘電体コンデンサの両端から得た出力電圧を出力し、回路は基板上に形成される集積回路である。回路は、第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層を備える。第１のバッファ層は第１の金属層の表面の一部と接し、第１の金属層は第１のバッファ層を越えて延びる。誘電体層は、第２の金属層と第３の金属層との間に挟まれる。第２の金属層が、誘電体層を越えて延び、第２のバッファ層と接するようになっている。回路は、第２の金属層を更に備える。強誘電体コンデンサは、第１の金属層、第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層により、強誘電体層の厚さが５ｎｍ～３０ｎｍの範囲となるように形成される。通常のコンデンサは、誘電体層及び第３の金属層により形成される。
ここに開示されている実施形態は、添付図面を参照して更に説明される。示されている図面は、必ずしも一律の縮尺というわけではなく、その代わり、一般的に、ここに開示されている実施形態の原理を示すことに強調が置かれている。
本開示のいくつかの実施形態による、回路の断面を示す概略図である。 本開示のいくつかの実施形態による、図１Ａの断面の逆である、別の回路の断面を示す概略図である。 本開示のいくつかの実施形態による、材料の説明を含む、別の回路の断面を示す概略図である。 本開示のいくつかの実施形態による、誘電体材料の厚さに対する共振周波数のグラフであり、図１Ａ及び図１Ｂの共振周波数を、誘電体層及び強誘電体層の厚さを調節することによって調整することができることを示す。 １次パッシブローパスフィルターの例示的なゲイン対周波数曲線を、抵抗器及び従来の通常のコンデンサについて示すグラフである。 本開示のいくつかの実施形態による、図２Ａの回路の電圧ゲインを、誘電体層（ＨｆＯ２）の異なる設計厚さについて示すグラフであり、このグラフにおいて、共振挙動が観測され、共振周波数は装置内の誘電体層（ＨｆＯ２）の設計厚さの関数である。 本開示のいくつかの実施形態による、図１Ａの装置の実効回路を示す概略図である。 本開示のいくつかの実施形態による、測定容量と、公式ｃ＝εｄｉｅｌｅｃｔｒｉｃ／ｄｅｌｅｃｔｒｉｃを用いてシミュレーションされた容量とを比較するグラフであり、一定した挙動を確認することができることを示す。 本開示のいくつかの実施形態による、測定された共振周波数（３２０）と、単純なＬＣ回路を用いてシミュレーションされた共振周波数（３１０）とを比較するグラフであり、定性的な一致が識別されることを示す。 本開示のいくつかの実施形態による、インピーダンス整合回路用の回路内のいくつかの部品を示す概略図である。 開示のいくつかの実施形態による、図４Ａの回路内のいくつかの部品を示す概略図である。 本開示のいくつかの実施形態による、回路を作製する方法のブロック図である。 電磁場を示す図である。 磁場を示す図である。
上記で明らかにされた図面は、ここに開示されている実施形態を記載しているが、この論述において言及されるように、他の実施形態も意図されている。この開示は、限定ではなく代表例として例示の実施形態を提示している。ここに開示されている実施形態の原理の範囲及び趣旨に含まれる非常に多くの他の変更及び実施形態を当業者は考案することができる。
本開示は、信号処理に関し、より詳細には、集積回路の少なくとも１つの材料の１つ以上の寸法に基づき信号の共振周波数を選択的に制御する集積回路に関する。
図１Ａは、本開示のいくつかの実施形態による、回路の断面を示す概略図である。例えば、１３０Ａは、金属（１３５Ａ）及び誘電体材料（１４０Ａ）から構成され、通常のコンデンサとして機能する。１６０Ａは、金属（１６２Ａ）、強誘電体材料（１７０Ａ）の両側の２つのバッファ層（１６５Ａ及び１７５Ａ）から構成される、強誘電体コンデンサユニットである。１３０Ａ及び１６０Ａは、基板（１８５Ａ）及び金属（１８０Ａ）上に成長させる。誘電体材料（１４０Ａ）の両端の電圧１４５Ａは、フィルター用途のためのものである。
構成の少なくとも１つの特有の態様は、誘電体材料１４０Ａを強誘電体材料１７０Ａの上方（図１Ａを参照）に配置したとき、図１Ａの出力電圧１４５Ａが、共振挙動を観測することができるように測定されるとともに、外部回路に印加される、というものである。出力電圧１４５Ａを測定するために、導線を金属層１３５Ａ及び金属層１６２Ａに接続して出力電圧１４５Ａを得ることができるように、金属層１６２Ａの横寸法は誘電体層１３０Ａの横方向のサイズよりも大きくなければならない。本開示において１６２Ａが１３０Ａよりも大きな横寸法を有するという選択は、出力電圧１４５Ａが「デジタル」用途では使用されないため、これらの用途では探求されない。
図１Ａを参照すると、本開示による図１Ａ及び図１Ｂの構成の少なくとも１つの特有の態様は、図１Ａの出力電圧１４５Ａ及び図１Ｂの出力電圧１５５Ｂが明確に測定され、共振挙動を示す、というものである。従来技術では、誘電体層の両端のこれらの出力電圧には関心が示されない。誘電体層及び強誘電体層の両端の全電圧が重要とされる。このことから、図１Ａの１３０Ａ及び１６０Ａは通常、横方向のサイズが同じであり、図１Ｂの１３０Ｂ及び１６０Ｂは通常、横方向のサイズが同じである。本開示では、誘電体層の両端の出力電圧（図１Ａの出力電圧１４５Ａ及び図１Ｂの出力電圧１５５Ｂ）を明確に使用するため、強誘電体層と誘電体層との横方向のサイズが異なることを必要とする。これは、従来技術と比較して明らかな違いである。
電圧１５０Ａが１３０Ａ及び１６０Ａ双方の両端に印加されているため、１４５Ａが使用されている。誘電体材料１４０Ａの面積及び厚さはその容量を決め、面積及び厚さの値は、関心のある所望の共振周波数に応じて選択される。強誘電体材料１７０Ａの面積及び厚さはその容量を決め、面積及び厚さの値は、関心のある所望の共振周波数に応じて選択される。
図１Ｂを参照すると、図１Ｂは、本開示のいくつかの実施形態による、図１Ａの断面の逆である、別の回路の断面を示す概略図である。例えば、１６０Ｂは、誘電体材料（１６５Ｂ）の両側の２つの金属（１６２Ｂ及び１９０Ｂ）から構成され、通常のコンデンサとして機能する。１９０Ｂは、電圧入力のための端子用の金属基板であり、１９０ＢＢの領域を含む１９０Ｂのどの領域も、電圧１５５Ｂ及び電圧１４５Ｂのための端末位置として用いることができる。
さらに、図１Ｂの１３０Ｂは、金属（１３２Ｂ）、強誘電体材料（１３８Ｂ）の両側の２つのバッファ層（１３５Ｂ及び１４０Ｂ）から構成される、強誘電体コンデンサユニットである。１３０Ｂ及び１６０Ｂは、基板（１８５Ｂ）上に成長させる。誘電体材料（１６５Ｂ）の両端の電圧１５５Ｂは、フィルター用途のためのものである。電圧１４５Ｂは、１３０Ｂ及び１６０Ｂ双方の両端に印加される。図１Ａ及び図１Ｂは同一の機能を有するが、通常のコンデンサと強誘電体コンデンサとの縦方向の位置が入れ替わっている。誘電体材料１６５Ｂの面積及び厚さはその容量を決め、面積及び厚さの値は、関心のある所望の共振周波数に応じて選択される。強誘電体材料１３８Ｂの面積及び厚さはその容量を決め、面積及び厚さの値は、関心のある所望の共振周波数に応じて選択される。
図１Ｂを参照すると、誘電体材料１６５Ｂを強誘電体材料１３８Ｂの下方（図１Ｂを参照）に配置する構成の少なくとも１つの特有の態様は、図１Ｂの出力電圧１５５Ｂが、共振挙動を観測することができるように測定されるとともに、外部回路に印加される、というものである。出力電圧１５５Ｂを測定するために、導線を金属層１９０Ｂ（又は１９０ＢＢ）及び金属層１６５Ｂに接続して出力電圧１５５Ｂを得ることができるように、金属層１９０Ｂの横寸法は誘電体層１６５Ｂの横寸法よりも大きくなければならず、１６５Ｂの横寸法は強誘電体層１３０Ｂの横寸法よりも大きくなければならない。本開示において１６２Ｂが１３０Ｂよりも大きな横寸法を有するという選択は、出力電圧１５５Ｂは「デジタル」用途では使用されないため、これらの用途では必要ない。
図２Ａは、本開示のいくつかの実施形態による、材料の説明を含む、別の回路の断面を示す概略図である。例えば、２１０Ａは、ニッケル又は金とすることができる金属（２２５Ａ）、及びＨｆＯ２とすることができる誘電体材料（２３０Ａ）から構成され、通常のコンデンサとして機能する。２５０Ａは、金属（２５５Ａ）、ＺｒをドープしたＨｆＯ２である強誘電体材料（２６５Ａ）の両側の、ＴｉＮとすることができる２つのバッファ層（２６０Ａ及び２７０Ａ）から構成され、強誘電体コンデンサユニットである。２１０Ａ及び２５０Ａは、シリコン基板（２８５Ａ）及び金属（２８０Ａ）上に成長させる。誘電体材料（２３０Ａ）の両端の電圧２１５Ａは、フィルター用途のためのものである。電圧２２０Ａは、２１０Ａ及び２５０Ａ双方の両端に印加される。２１５Ａは、トランジスタの高速スイッチを提供するために使用される際にこの電圧降下が使用されないため、本開示の特有の態様である。１つの可能な実施形態において、金属層２２５Ａは１５０μｍ×１５０ｐｍ×５０ｎｍであり、ＨｆＯ２誘電体層は１５０ｐｍ×１５０ｐｍ×（１０ｎｍ～２０ｎｍ）であり、金属層２５５Ａは４００ｐｍ×４００ｐｍ×５０ｎｍであり、２つのＴｉＮバッファ層２６０Ａ及び２７０Ａは４００ｐｍ×４００ｐｍ×（１０ｎｍ～６０ｎｍ）である。底部の金属層の厚さは約８０ｎｍであり、Ｓｉ基板２８５Ａの寸法は、横方向のサイズが２１０Ａ及び２５０Ａのそれよりも遥かに大きくてもよい市販のウエハによって決まる。
図２Ｂは、誘電体材料（２１ＯＢ）の厚さに対する共振周波数のグラフである。本開示の実施形態によれば、図１Ａ及び図１Ｂの装置／回路の共振周波数は、誘電体層及び強誘電体層の厚さを調節することによって調整することができる。２１ＯＢは、誘電体材料の厚さが大きくなるほど共振周波数が増加することを示し、共振が強誘電体材料の誘導性に由来することを示す。
図２Ｃは、一次パッシブローパスフィルターの例示的なゲイン対周波数曲線を示すグラフである。例えば、図２Ｃは、一次パッシブローパスフィルターの例示的なゲイン対周波数曲線２００Ｃを示す。ここで、ゲインは２０ｌｏｇ（Ｈ（ｆ））として定義され、Ｈ（ｆ）＝Ｖout（ｆ）／Ｖｉｎ（ｆ）である。通過帯域２１ＯＣにおけるパッシブフィルターのゲインの値は、０ｄＢ又はそれよりわずかに低い。遮断周波数２３０Ｃは、その点におけるゲインが－３ｄＢとなるように定義される。パワーロールオフ２２０Ｃ、すなわち、遮断周波数を超える阻止帯域におけるゲイン曲線２００Ｃの傾きは、－２０ｄＢ／ディケードである。１次ローパスフィルターは、遮断周波数の周辺の及び遮断周波数を超える周波数で０ｄＢよりも大きなゲイン及び－２０ｄＢ／ディケードよりも大きな値のパワーロールオフを与えることができない。グラフ中、インダクタンスなしでは、特定の周波数窓にわたって共振挙動、すなわち電圧ゲインはない。実際の実験では、１０７Ｈｚ周辺（２１ＯＣ周辺）に共振ピークが観測され、強誘電体層が通常のコンデンサのようには機能しないことを示す。
図２Ｄは、図２Ａの回路の電圧ゲインを、誘電体層（ＨｆＯ２）の異なる設計厚さについて示すグラフである。本開示の実施形態によれば、共振挙動が観測され、共振周波数は装置内の誘電体層（ＨｆＯ２）の設計厚さの関数である。２３０Ｄは２０ｎｍのＨｆＯ２を用いたゲインに相当し、２３１ＤはｌＯｎｍのＨｆＯ２を用いたゲインに相当し、２３２Ｄは１５ｎｍのＨｆＯ２を用いたゲインに相当する。なお、厚いＨｆＯ２ほど小さい容量及び大きな共振周波数を有する。
図２Ｅは、本開示の実施形態による、図１Ａにおいて与えられた装置の実効回路を示す概略図である。例えば、２１０Ｅは、抵抗器２１２Ｅ及び通常のコンデンサ２１５Ｅを含む、誘電体材料の実効回路を示す。２３０Ｅは、抵抗器２３５Ｅ、コンデンサ２４０Ｅ、及びインダクタ２４５Ｅを含む、強誘電体材料の実効回路を示す。２１０Ｅと２３０Ｅとは、抵抗器２２０Ｅによって接続される。２５０Ｅは接地電圧を示す。２０５ＥはＡＣ電圧源である。２１８Ｅは、本開示の特有の態様である、誘電体材料の両端の電圧を測定する。２００Ｅは、２１０Ｅ及び２３０Ｅ双方の両端の電圧を測定する。
図２Ｆは、本開示のいくつかの実施形態による、測定容量２３０Ｆと、公式ｃ＝εｄｉｅｌｅｃｔｒｉｃ／ｄｅｌｅｃｔｒｉｃを用いてシミュレーションされた容量２１０Ｆとを比較するグラフである。一定した挙動が確認される。
図３は、測定された共振周波数３２０と、単純なＬＣ回路を用いてシミュレーションされた共振周波数３１０とを比較するグラフである。定性的な一致が見られる。図２Ｆの測定容量値２３０Ｆを用いると、図２Ａの強誘電体ユニット２５０Ａのインダクタンスは約２μＨである。
図４Ａは、本開示のいくつかの実施形態による、インピーダンス整合回路用の回路内のいくつかの部品を示す概略図である。例えば、４１０Ａは入力ＡＣ信号が注入される入力端子であり、４２０ＡはＡＣ信号が送信される出力端子である。４３０Ａは、抵抗器（複数の場合もある）４３１Ａ、通常のコンデンサ（複数の場合もある）４３３Ａ、及び仮想インダクタ（複数の場合もある）４３２Ａの組み合わせを含むインピーダンス整合回路部である。４３１Ａ、４３２Ａ、４３３Ａは直列及び／又は並列接続され、それらの順序は異なっていてもよい。強誘電体材料を使用し図１に示される仮想インダクタ４３２Ａは、通常のインダクタよりも極めて小型とすることができる。
図４Ｂは、本開示のいくつかの実施形態による、図４Ａの回路内のいくつかの部品を示す概略図である。例えば、４００Ｂは、入力端子及び出力端子を含むインピーダンス整合回路部である。４１０Ｂは、抵抗器（複数の場合もある）４１５Ｂ、通常のインダクタ（複数の場合もある）４１８Ｂ、及び通常のコンデンサ（複数の場合もある）４２０Ｂの組み合わせを含む従来のインピーダンス整合回路部である。４３０Ｂは、本発明である図４Ａの４３０Ａと同じである。４１０Ｂのインダクタ４１８Ｂは、仮想インダクタ４３２Ｂで置き換えられる。
図５は、本開示のいくつかの実施形態による、回路を作製する方法のブロック図を示す。例えば、ステップ５１０は、市販のシリコン基板を提供することを含む。ステップ５１５は、基板上に第１の金属層を形成することを含む。ステップ５２０は、第１の金属層上に第１のバッファ層を形成することを含む。ステップ５２５は、第１のバッファ層の一部をエッチングにより除去して、第１のバッファ層を越えて延びる第１の金属層の一部を形成することを含む。ステップ５３０は、第１のバッファ層上に強誘電体酸化物層を堆積することを含む。ステップ５３５は、強誘電体酸化物層上に第２のバッファ層を形成することを含む。ステップ５４０は、第２のバッファ層上に第２の金属層を形成することを含み、強誘電体コンデンサが、第１の金属層、第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体酸化物層、及び第２の金属層により形成される。ステップ５４５は、第２の金属層上に誘電体層を堆積することを含む。ステップ５５０は、誘電体層の一部をエッチングにより除去して、誘電体層を越えて延びる第２の金属層の一部を形成することを含む。ステップ５５５は、誘電体層上に第３の金属層を形成することを含み、通常のコンデンサが、誘電体層及び第３の金属層により形成される。
（特徴）
本開示の一態様は、第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層を含み、第１のバッファ層は第１の金属層の表面の一部に接し、第１の金属層は第１のバッファ層を越えて延びる。例えば、第１のバッファ層は、第１の金属層の表面積の少なくとも５５％に接する。一態様は、第１の金属層が、第１のバッファ層の全長の少なくとも２５％の長さの１つだけ、第１のバッファ層の一端を越えて延びることとすることができる。
本開示の別の態様は、第２の金属層が誘電体層を越えて延び、第２のバッファ層と接するように、第２の金属層と第３の金属層との間に挟まれた誘電体層を含んでもよい。一態様は、誘電体層が、第２の金属層の表面積の少なくとも５５％に接することを含んでもよい。別の態様は、第２の金属層が、誘電体層の全長の少なくとも２５％の長さだけ、誘電体層の一端を越えて延びることとすることができる。
本開示の一態様は、強誘電体酸化物（ＦＥＯ）層である強誘電体層を含み、第１のバッファ層及び第２のバッファ層は金属製である。
ＦＥＯ層の厚さは、次式に基づいて求められる臨界厚さＴｃよりも小さく、
Figure 0007262572000003
 式中、ａはＦＥＯ層の材料に基づくパラメーターであり、Ｃｃａｐは通常のコンデンサの容量である。ＦＥＯ層は、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）、及びドープした酸化ハフニウムのうちの１つ又はその組み合わせを含む。ＦＥＯ層の材料はドープされている。これらの態様の少なくとも１つの利点は、各態様が、強誘電体コンデンサが示す特性の独自性に寄与する、ということである。別の態様は、回路内で１０６Ｈｚ～１０８Ｈｚの共振周波数を達成するように、ＦＥＯ層の厚さは、臨界厚さＴｃよりも小さく、５ｎｍ～５０ｎｍの範囲であることとすることができる。別の態様は、回路内で１０６Ｈｚ～１０８Ｈｚの共振周波数を達成するように、ＦＥＯ層の厚さは、５ｎｍ～５０ｎｍの範囲であることとすることができる。
本開示の別の態様によれば、出力電圧は、回路が共振回路と同様にふるまうように、通常のコンデンサの両端から得られる。一態様は、第１の金属層が、基板上に配置されることを含むことができる。別の態様は、第１の金属層及び第３の金属層が入力端子として働き、第２の金属層及び第３の金属層が出力端子として働くこととすることができる。また、別の態様は、第１のバッファ層及び第２のバッファ層が、同一材料又は異なる材料のうちの１つであり、少なくとも１つの材料が窒化チタン（ＴｉＮ）等のセラミック材料となることとすることができる。これらの態様の少なくとも１つの利点は、各態様が、強誘電体コンデンサが示す特性の独自性に寄与する、ということである。
本開示の別の態様によれば、合成直方柱の全側面積は、第３の金属層及び誘電体層の合成立方フィートから、第２の金属層、第１のバッファ層、強誘電体層、第２のバッファ層、及び第１の金属層の合成立方フィートである合成直方柱の全側面積を引いたものとすることができる。一態様は、回路内で１０６Ｈｚ～１０８Ｈｚの共振周波数を達成するために、１００ｐｍ３～２０００ｐｍ３であるＦＥＯ層の立方フィートを含んでもよい。別の態様は、誘電体層の少なくとも１つの寸法が、回路内の共振周波数の関数に基づいて選択されることとすることができる。別の態様は、少なくとも１つの寸法が、誘電体層の厚さ、誘電体層の側面積、又はその両方を含むこととすることができる。少なくとも１つの寸法の変化は、回路の周波数範囲の変化に直接相当し、周波数範囲の変化は回路の容量の変化に相当し、容量の変化は回路内の共振周波数の変化に相当することが可能である。
本開示の別の態様によれば、誘電体層の少なくとも１つの寸法は、回路内の共振周波数の関数に基づいて選択される。少なくとも１つの寸法は、誘電体層の厚さ、誘電体層の面積、又はその両方を含む。少なくとも１つの寸法の変化は、回路の周波数範囲の変化に直接相当し、周波数範囲の変化は回路の容量の変化に相当し、容量の変化は回路内の共振周波数の変化に相当する。これらの態様の少なくとも１つの利点は、各態様が、強誘電体コンデンサが示す特性の独自性に寄与する、というものである。
本開示の別の態様によれば、誘電体層に隣接しない第３の金属層の表面をパターニングすること。また、別の態様は、誘電体層及び強誘電体酸化物層のうちの１つ又はその組み合わせが、原子層堆積法（ＡＬＤ）、化学気相成長法（ＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、有機金属気相エピタキシー法（ＭＯＶＰＥ）、プラズマ励起化学気相成長法（ＰＥＣＶＤ）、及びマイクロ波プラズマ堆積法のうちの１つ又はその組み合わせを用いて堆積することとすることができる。さらに、一態様は、第１の金属層及び第３の金属層が、入力端子として働き、第２の金属層及び第３の金属層が、出力端子として働くこととすることができる。これらの態様の少なくとも１つの利点は、各態様が、強誘電体コンデンサが示す特性の独自性に寄与する、ということである。
本開示の一態様は、ＺｒをドープしたＨｆＯ２である強誘電体材料を含むことができ、第１のバッファ層及び第２のバッファ層のうち少なくとも１つのバッファ層の厚さは５ｎｍ～５０ｎｍの範囲であり、誘電体層の厚さは５ｎｍ～５０ｎｍの範囲である。これらの態様の少なくとも１つの利点は、各態様が、強誘電体コンデンサが示す特性の独自性に寄与する、ということである。
（定義）
本開示の態様によれば、実験に基づき、以下の定義が確立されているが、各表現又は用語の完全な定義ではもちろんない。挙げられる定義は一例として、実験からの知見に基づいて挙げられるに過ぎず、他の解釈、定義、及び他の態様が関係してもよい。しかしながら、挙げられる表現又は用語の少なくとも単に基礎的なプレビューのために、定義が提供される。
（直列接続された部品）
電気回路又は電子回路の部品は直列接続することができ、直列接続された部品は、単一の経路に沿って接続されるため、部品の全てに同一の電流が流れる。
（電磁気学）
電磁気学は、帯電した粒子間に生じる一種の物理的相互作用である電磁力の研究を含む物理学の一分野である。電磁力は通常、電場、磁場、及び光等の電磁場を示し、自然界の４つの基本的相互作用（一般に力と呼ばれる）のうちの１つである。電磁場（ＥＭＦ又はＥＭ場とも呼ばれる）は、場に近接する帯電した物体の挙動に影響を与える、帯電した物体によって生じる物理的な場であり得る。図６は、電磁場を示す。電磁場は、空間全体に無制限に延び、電磁相互作用を説明する。電磁現象は、同一現象の異なる発現として電気及び磁気の両方を含む、ローレンツ力とも呼ばれる電磁力について定義される。
（磁場）
磁場は、電流及び磁化された物質の磁気的影響を説明するベクトル場である。日常生活において、磁場の影響は、多くの場合、磁性体（例えば鉄）を引っ張り、他の磁石を引き付けるか又はそれに反発する永久磁石に見られる。磁場は、磁化された物質を取り囲み、磁化された物質、及び電磁石に用いられるような移動する電荷（電流）によって生じる。図７は、磁場を示す。磁場は、近くの動く電荷に力を、そして近くの磁石にトルクを与える。さらに、位置により異なる磁場は、磁性体に力を与える。磁場の力及び方向の両方が位置により異なる。よって、ベクトル場の一例である。磁場は、移動する電荷と、基本的な量子特性である素粒子のスピンに関連する素粒子の固有の磁気モーメントとによって生じる。磁場及び電場は相互関係を持ち、いずれも、自然の４つの基本的な力のうちの１つである電磁力の成分である。
（インダクタンス）
電磁気学及び電子工学において、インダクタンスは、電気導体を通る電流の変化が導体に起電力（電圧）を誘導する電気導体の性質である。より正確には自己インダクタンスと呼ばれる。同一の性質が、１つの導体に電流を生じ、近くの導体に起電力を誘導する。これは、相互インダクタンスと呼ばれる。インダクタンスは、電流を担持する導体の磁場が元の導体に作用することにより生じる影響である。いかなる導体を通る電流も、その導体の周りに磁場を作り出す。変化する電流が、変化する磁場を作り出す。ファラデーの電磁誘導の法則から、回路を通る磁束のいかなる変化も、回路の両端に起電力（電圧）を誘導する。インダクタンスは、回路内の、この誘導電圧ｖ及び電流ｉ（ｔ）の変化率の間の比Ｌである。
Figure 0007262572000004
 式中、レンツの法則から、この誘導電圧、又は「逆ＥＭＦ」は、それを作り出した電流の変化に対抗する方向となる。したがって、インダクタンスは、導体を通る電流の変化に対抗する導体の特性である。インダクタは、回路にインダクタンスを付加する電気部品である。インダクタは通常、コイル又はらせん状の導線からなる。一方の電気回路を通る電流により作り出された磁場が他方の電気回路を通るように近接して位置する電気回路同士は、誘導結合されていると言われる。ファラデーの法則により、一方の回路における電流の変化が、他方の回路を通る磁束を変化させ、それが他方の回路において電圧を誘導する。第１の回路における電流の変化率に対する第２の回路において誘導される電圧の比は、回路間の相互インダクタンスＭと呼ばれる。
（インダクタンス源）
導体を流れる電流ｉは、導体の周りに磁場を発生させる。これは、アンペアの周回路の法則によって説明される。回路を通る全磁束Фは、磁場と、電流経路に広がる表面の面積との積に等しい。電流が変化した場合、回路を通る磁束Фが変化する。ファラデーの電磁誘導の法則により、回路を通る磁束の変化は、磁束の変化率に比例する起電力（ＥＭＦ）又は電圧ｖを回路内に誘導する。
Figure 0007262572000005
 通常は単にインダクタンスと呼ばれる自己インダクタンスＬは、誘導電圧及び電流の変化率の間の比である。
Figure 0007262572000006
 したがって、インダクタンスは、導体又は回路の磁場に起因する、回路を通る電流の変化に対抗する傾向がある導体又は回路の性質である。ＳＩ単位におけるインダクタンスの単位はヘンリー（Ｈ）であり、電流が１アンペア／秒の割合で変化している時に１ボルトの電圧を生成するインダクタンスの量である。全ての導体はいくらかのインダクタンスを有し、実際の電気装置において望ましい影響又は好ましくない影響を及ぼす場合がある。回路のインダクタンスは、電流経路の形状と、近くにある物質の透磁率とに依存し、導体の近くにある鉄等のより高い透磁率を有する強磁性体は、磁場及びインダクタンスを増加させる傾向がある。所与の電流により作り出される回路を通る磁束（全磁場）を増加させる回路への変更は、インダクタンスを増加させる。これは、インダクタンスが、磁束対電流の比にも等しいためである。すなわち、Ｌ＝Ф（ｉ）／ｉである。インダクタは、磁束を増加させる形状の導体からなる電気部品であり、回路にインダクタンスを付加する。通常、インダクタは、コイル又はらせん状に巻かれた導線からなる。巻き付けられた導線は、同じ長さのまっすぐな導線よりも高いインダクタンスを有する。これは、磁場の線が回路を複数回通り、複数の鎖交磁束を有するためである。インダクタンスは、コイルの巻数の２乗に比例する。
（寄生インダクタンス）
寄生インダクタンスは、全ての実際の電子装置に不可避に存在する望ましくないインダクタンス効果である。インダクタを用いて回路に導入される故意のインダクタンスとは異なり、寄生インダクタンスは、ほぼ常に望ましくない効果である。

Claims (19)

  1. 回路であって、
    直列接続された抵抗器、通常のコンデンサ、及び強誘電体コンデンサと、
    該回路の両端に入力電圧を与える入力端子と、
    前記通常のコンデンサの両端、前記強誘電体コンデンサの両端、又は前記通常のコンデンサ及び前記強誘電体コンデンサの両端から得た出力電圧を出力する出力端子と、
    を備え、該回路は基板上に形成される集積回路であり、該回路は、
    第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層であって、該第１のバッファ層は第１の金属層の表面の一部に接し、該第１の金属層は該第１のバッファ層を越えて延び、該第１の金属層は前記基板上に配置される、強誘電体層と、
    第２の金属層が誘電体層を越えて延び、前記第２のバッファ層に接するように、該第２の金属層と第３の金属層との間に挟まれた該誘電体層と、
    を備え、
    前記強誘電体コンデンサは、前記第１の金属層、前記第１のバッファ層と前記第２のバッファ層との間に挟まれた前記強誘電体層、及び前記第２の金属層により形成され、
    前記通常のコンデンサは、前記第２の金属層、該誘電体層、及び前記第３の金属層により形成される、
    回路。
  2. 前記強誘電体層は強誘電体酸化物（ＦＥＯ）層であり、前記第１のバッファ層及び前記第２のバッファ層は金属製である、請求項１に記載の回路。
  3. 前記ＦＥＯ層の厚さは、次式に基づいて求められる臨界厚さＴｃよりも小さく、
    Figure 0007262572000007
     式中、αは前記ＦＥＯ層の材料に基づくパラメーターであり、Ｃｃａｐは前記通常のコンデンサの容量である、請求項２に記載の回路。
  4. 前記ＦＥＯ層は、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）、及びドープした酸化ハフニウムのうちの１つ又はその組み合わせを含む、請求項２に記載の回路。
  5. 前記ＦＥＯ層の材料はドープされている、請求項２に記載の回路。
  6. 前記出力電圧は、前記回路が共振回路と同様にふるまうように、前記通常のコンデンサの両端、前記強誘電体コンデンサの両端、又は前記通常のコンデンサ及び前記強誘電体コンデンサの両端から得られる、請求項１に記載の回路。
  7. 前記第１の金属層及び前記第３の金属層は前記入力端子として働き、第２の金属層及び第３の金属層は前記出力端子として働く、請求項１に記載の回路。
  8. 前記第１のバッファ層及び前記第２のバッファ層は、同一材料又は異なる材料のうちの１つであり、少なくとも１つの材料が窒化チタン（ＴｉＮ）又はインジウム錫酸化物（ＩＴＯ）のセラミック材料となっている、請求項１に記載の回路。
  9. 合成直方柱の全側面積は、前記第３の金属層及び前記誘電体層の合成立方フィートから、前記第２の金属層、前記第１のバッファ層、前記強誘電体層、前記第２のバッファ層、及び前記第１の金属層の合成立方フィートである合成直方柱の全側面積を引いたものである、請求項１に記載の回路。
  10. 前記誘電体層の少なくとも１つの寸法は、前記回路内の共振周波数の関数に基づいて選択される、請求項１に記載の回路。
  11. 前記少なくとも１つの寸法は、前記誘電体層の厚さ、前記誘電体層の前記側面積、又はその両方を含む、請求項１０に記載の回路。
  12. 前記少なくとも１つの寸法の変化は、前記回路の周波数範囲の変化に直接相当し、該周波数範囲の変化は該回路の容量の変化に相当し、該容量の変化は該回路内の前記共振周波数の変化に相当する、請求項１１に記載の回路。
  13. 回路を製造する方法であって、
    基板を提供することと、
    前記基板上に第１の金属層を形成することと、
    前記第１の金属層上に第１のバッファ層を形成することと、
    前記第１のバッファ層の一部をエッチングにより除去して、前記第１のバッファ層を越えて延びる前記第１の金属層の一部を形成することと、
    前記第１のバッファ層上に強誘電体酸化物層を堆積することと、
    前記強誘電体酸化物層上に第２のバッファ層を形成することと、
    前記第２のバッファ層上に第２の金属層を形成することであって、強誘電体コンデンサが、前記第１の金属層、前記第１のバッファ層と前記第２のバッファ層との間に挟まれた前記強誘電体酸化物層、及び前記第２の金属層により形成されることと、
    前記第２の金属層上に誘電体層を堆積することと、
    前記誘電体層の一部をエッチングにより除去して、前記誘電体層を越えて延びる前記第２の金属層の一部を形成することと、
    前記誘電体層上に第３の金属層を形成することであって、通常のコンデンサは、前記第２の金属層、前記誘電体層、及び前記第３の金属層により形成されることと、
    を含む、方法。
  14. 前記誘電体層に隣接しない前記第３の金属層の表面をパターニングすること、
    を更に含む、請求項１３に記載の方法。
  15. 前記誘電体層及び前記強誘電体酸化物層のうちの１つ又はその組み合わせは、原子層堆積法（ＡＬＤ）、化学気相成長法（ＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、有機金属気相エピタキシー法（ＭＯＶＰＥ）、プラズマ励起化学気相成長法（ＰＥＣＶＤ）、及びマイクロ波プラズマ堆積法のうちの１つ又はその組み合わせを用いて堆積される、請求項１３に記載の方法。
  16. 前記第１の金属層及び前記第３の金属層は、前記回路の両端に入力電圧を与える入力端子として働き、第２の金属層及び第３の金属層は、前記通常のコンデンサの両端、前記強誘電体コンデンサの両端、又は前記通常のコンデンサ及び前記強誘電体コンデンサの両端から得た出力電圧を出力する出力端子として働く、請求項１３に記載の方法。
  17. 装置であって、
    直列接続された抵抗器、通常のコンデンサ、及び強誘電体コンデンサを含む回路と、
    前記回路の両端に入力電圧を与える入力端子と、
    前記通常のコンデンサの両端、前記強誘電体コンデンサの両端、又は前記通常のコンデンサ及び前記強誘電体コンデンサの両端から得た出力電圧を出力する出力端子と、
    を備え、前記回路は基板上に形成される集積回路であり、該回路は、
    第１のバッファ層と第２のバッファ層との間に挟まれた強誘電体層であって、該第１のバッファ層は第１の金属層の表面の一部に接し、該第１の金属層は該第１のバッファ層を越えて延び、前記第１の金属層は前記基板上に配置される、強誘電体層と、
    第２の金属層が誘電体層を越えて延び、前記第２のバッファ層に接するように、該第２の金属層と第３の金属層との間に挟まれた該誘電体層と、
    を備え、
    前記強誘電体コンデンサは、前記第１の金属層、前記強誘電体層の厚さが５ｎｍ～３０ｎｍの範囲となるように前記第１のバッファ層と前記第２のバッファ層との間に挟まれた該強誘電体層により形成され、
    前記通常のコンデンサは、前記第２の金属層、前記誘電体層、及び前記第３の金属層により形成される、
    装置。
  18. 前記強誘電体層の強誘電体材料はＺｒをドープしたＨｆＯ２であり、前記第１のバッファ層及び前記第２のバッファ層のうち少なくとも１つのバッファ層の厚さは５ｎｍ～５０ｎｍの範囲であり、前記誘電体層の厚さは５ｎｍ～５０ｎｍの範囲である、請求項１７に記載の装置。
  19. 前記装置のうち１つ以上は、１つ以上の抵抗器及び１つ以上のコンデンサに電気的に接続されて、別の回路の入力に対する該回路の出力のインピーダンス整合のためにアナログ整合回路を形成する、請求項１７に記載の装置。
JP2021518201A 2018-12-20 2019-06-25 回路、回路を製造する方法、及び装置 Active JP7262572B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/226,747 2018-12-20
US16/226,747 US10892728B2 (en) 2018-12-20 2018-12-20 Virtual inductors using ferroelectric capacitance and the fabrication method thereof
PCT/JP2019/026000 WO2020129285A1 (en) 2018-12-20 2019-06-25 Circuit, method for manufacturing circuit and device

Publications (2)

Publication Number Publication Date
JP2022502864A JP2022502864A (ja) 2022-01-11
JP7262572B2 true JP7262572B2 (ja) 2023-04-21

Family

ID=67544294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021518201A Active JP7262572B2 (ja) 2018-12-20 2019-06-25 回路、回路を製造する方法、及び装置

Country Status (5)

Country Link
US (1) US10892728B2 (ja)
EP (1) EP3738205B1 (ja)
JP (1) JP7262572B2 (ja)
CN (1) CN113196479A (ja)
WO (1) WO2020129285A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114709257B (zh) * 2022-03-01 2023-04-21 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN115112990B (zh) * 2022-08-31 2023-01-10 之江实验室 一种用于提取铁电材料动态阻尼因子的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060485A (ja) 2001-08-14 2003-02-28 Sony Corp 能動フィルタ回路
JP2009278526A (ja) 2008-05-16 2009-11-26 Nec Electronics Corp 半導体集積回路装置
JP2010171755A (ja) 2009-01-23 2010-08-05 Sony Corp バイアス回路及びそれを備えたｇｍ−Ｃフィルタ回路並びに半導体集積回路
US20160336312A1 (en) 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE513809C2 (sv) * 1999-04-13 2000-11-06 Ericsson Telefon Ab L M Avstämbara mikrovågsanordningar
SE517440C2 (sv) * 2000-06-20 2002-06-04 Ericsson Telefon Ab L M Elektriskt avstämbar anordning och ett förfarande relaterande därtill
US8565000B2 (en) * 2010-06-11 2013-10-22 Radiant Technologies, Inc. Variable impedance circuit controlled by a ferroelectric capacitor
US10128327B2 (en) * 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
TWI611515B (zh) * 2016-11-15 2018-01-11 National Taiwan Normal University 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060485A (ja) 2001-08-14 2003-02-28 Sony Corp 能動フィルタ回路
JP2009278526A (ja) 2008-05-16 2009-11-26 Nec Electronics Corp 半導体集積回路装置
JP2010171755A (ja) 2009-01-23 2010-08-05 Sony Corp バイアス回路及びそれを備えたｇｍ−Ｃフィルタ回路並びに半導体集積回路
US20160336312A1 (en) 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Asif Islam Khan et al.，"Negative capacitance behavior in a leaky ferroelectric"，IEEE Transactions on Electron Devices，米国，IEEE，2016年11月，Vol.63,no.11，pp.4416-4422
Dinesh Prasad et al.，"New Electronically-Controllable Lossless Synthetic Floating Inductance Circuit Using Single VDCC"，Circuits and Systems，vol.05, no.01 pp.13-17，2014年01月，pp.13-17
Girish Pahwa et al.，"Designing energy efficient and hysteresis free negative capacitance FinFET with negative DIBL and 3，42nd European Solid-State Circuits Conference，米国，IEEE，2016年09月12日，pp.49-54
Konstantin O. Koval et al.，"Electrical controlled active low-pass filter"，2013 International Siberian Conference on Control and Communications(SIBCON)，米国，IEEE，2013年09月12日

Also Published As

Publication number Publication date
WO2020129285A1 (en) 2020-06-25
JP2022502864A (ja) 2022-01-11
CN113196479A (zh) 2021-07-30
US20200204139A1 (en) 2020-06-25
US10892728B2 (en) 2021-01-12
EP3738205B1 (en) 2022-08-17
EP3738205A1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
US9679958B2 (en) Methods for manufacturing integrated multi-layer magnetic films
CN106664069B (zh) 共模噪声滤波器
US7554423B2 (en) Cancellation of inductor winding capacitance
CA2711310C (en) Electrically variable inductor, associated tunable filter and methods
JP7262572B2 (ja) 回路、回路を製造する方法、及び装置
US7548137B2 (en) Generalized cancellation of inductor winding capacitance
JP5372477B2 (ja) 永久磁石を含む誘導装置及び関連方法
JP6079198B2 (ja) コモンモードフィルタ
US20100194510A1 (en) Inductive Electrical Device
US10879866B2 (en) Filter circuit, heating circuit, and semiconductor processing apparatus
JP2018046080A (ja) 共振素子、共振器および磁気抵抗効果デバイス
CN111194522B (zh) 具有经由铁电负电容实现的虚拟电感器的滤波器
Gony et al. A new generation of nanocrystalline magnetic cores with very low magnetic losses
Andalib et al. Ferrite Inductor Cores for MH z‐Frequency Applications
JP6642726B2 (ja) 磁気抵抗効果デバイス
Wu et al. Resonance enhancement of the giant magnetoimpedance effect in glass-coated microwires with outer conductive layer
Chang et al. A Study of On-Chip Solenoid Inductors for High Frequency Applications
Nizhnik et al. The integration of the ferromagnetic inductors into the standard CMOS chip

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230411

R150 Certificate of patent or registration of utility model

Ref document number: 7262572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150