CN113192833A - 平坦化方法及半导体器件 - Google Patents
平坦化方法及半导体器件 Download PDFInfo
- Publication number
- CN113192833A CN113192833A CN202010036768.XA CN202010036768A CN113192833A CN 113192833 A CN113192833 A CN 113192833A CN 202010036768 A CN202010036768 A CN 202010036768A CN 113192833 A CN113192833 A CN 113192833A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- forming
- protective
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 185
- 239000011241 protective layer Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种平坦化方法，包括：提供衬底，于衬底上形成凸起结构；于凸起结构的表面和衬底的上表面形成第一介质层，第一介质层包括覆盖凸起结构的第一凸区域和覆盖衬底的上表面的第一凹区域；至少于第一凸区域的表面形成第一保护层；于第一介质层上和第一保护层的上表面形成第二介质层，第二介质层包括覆盖第一凸区域的第二凸区域和覆盖第一凹区域的第二凹区域；于第二凹区域的表面形成第二保护层；以第二保护层为掩膜，以第一保护层为刻蚀停止层，刻蚀第二介质层，以去除第二凸区域的第二介质层。上述平坦化方法使得在刻蚀第二介质层时，能够以第二保护层为掩膜，以第一保护层为刻蚀停止层，增加了刻蚀的可控性，降低了平坦化的难度。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种平坦化方法及半导体器件。
背景技术
集成电路(IC：Integrated Circuit)、或称微电路(microcircuit)、微芯片(microchip)、芯片(chip)在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，并通常制造在半导体晶圆表面上。在芯片制备过程中，往往需要进行平坦化处理，但是，当平面的平坦度欠佳时，采用一般的研磨抛光工艺难以进行平坦化。
发明内容
基于此，针对上述问题，本发明提供一种平坦化方法及半导体器件。
本发明提供一种平坦化方法，包括：提供衬底，于所述衬底上形成凸起结构；于所述凸起结构的表面和所述衬底的上表面形成第一介质层，所述第一介质层包括覆盖所述凸起结构的第一凸区域和覆盖所述衬底的上表面的第一凹区域；至少于所述第一凸区域的表面形成第一保护层；于所述第一介质层上和所述第一保护层的上表面形成第二介质层，所述第二介质层包括覆盖所述第一凸区域的第二凸区域和覆盖所述第一凹区域的第二凹区域；于所述第二凹区域的表面形成第二保护层；以所述第二保护层为掩膜，以所述第一保护层为刻蚀停止层，刻蚀所述第二介质层，以去除所述第二凸区域的所述第二介质层。
上述平坦化方法中，以第二保护层为掩膜刻蚀第二介质层，以去除第二凸区域的第二介质层，使得平坦化处理更容易进行，使得对平坦度欠佳的膜层进行平坦化处理成为可能，上述平坦化方法应用更广泛；至少于第一凸区域的表面形成第一保护层，于第二凹区域的表面形成第二保护层，使得在刻蚀第二介质层时，能够以第二保护层为掩膜，以第一保护层为刻蚀停止层，增加了刻蚀的可控性，使得刻蚀后的第一介质层和第二介质层更加平坦，降低了平坦化的难度。
在其中一个实施例中，所述第一保护层覆盖所述第一介质层的上表面。第一保护层覆盖第一介质层的上表面，使得第一凹区域的表面也具有第一保护层，使得第一介质层与第二介质层之间有第一保护层，防止出现贯穿第一介质层和第二介质层的裂纹，从而避免凸起结构与周边器件结构出现短路缺陷，提高器件性能。
在其中一个实施例中，于所述第二凹区域的所述第二介质层表面形成所述第二保护层，包括：于所述第二介质层表面形成所述第二保护材料层；去除所述第二凸区域上的所述第二保护材料层。
在其中一个实施例中，去除所述第二凸区域的所述第二介质层之后，还包括：去除所述第二保护层。
在其中一个实施例中，去除所述第二保护层时，还包括：去除所述第一凸区域上的所述第一保护层。
在其中一个实施例中，去除所述第二凸区域的所述第二介质层之后，还包括：于所述第一介质层和所述第二介质层上形成第三介质层。
在其中一个实施例中，于所述第一介质层和所述第二介质层上形成第三介质层，包括：对所述第一介质层和所述第二介质层进行平坦化处理；于平坦化处理后的所述第一介质层和所述第二介质层上形成第三介质层。
在其中一个实施例中，于所述第一介质层和所述第二介质层上形成第三介质层，包括：于所述第一介质层和所述第二介质层上形成第三介质层；对所述第三介质层进行平坦化处理。
在其中一个实施例中，所述凸起结构包括电容器结构。
本发明还提供一种半导体器件，包括：根据所述的平坦化方法制备的所述半导体器件。
在其中一个实施例中，所述第一保护层和所述第二保护层的材质包括氮化硅、氮氧化硅、碳氮化硅中的一种或几种组合。
附图说明
图1为本发明的平坦化方法的流程图。
图2～图14为本发明的平坦化方法各步骤所呈现的结构示意图；其中图14亦为本发明的半导体器件所呈现的结构示意图。
图中：10-衬底；20-凸起结构；30-第一介质层；301-第一凸区域；302-第一凹区域；40-第一保护层；50-第二介质层；501-第二凸区域；502-第二凹区域；60、80-第二保护材料层；70-第三介质层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
一个实施例，如图1所示，提供一种平坦化方法，包括：提供衬底10，于衬底10上形成凸起结构20；于凸起结构20的表面和衬底10的上表面形成第一介质层30，第一介质层30包括覆盖凸起结构20的第一凸区域301和覆盖衬底10的上表面的第一凹区域302；至少于第一凸区域301的表面形成第一保护层40；于第一介质层30上和第一保护层40的上表面形成第二介质层50，第二介质层50包括覆盖第一凸区域301的第二凸区域501和覆盖第一凹区域302的第二凹区域502；于第二凹区域502的表面形成第二保护层60；以第二保护层60为掩膜，以第一保护层40为刻蚀停止层，刻蚀第二介质层50，以去除第二凸区域501的第二介质层50。
在本实施例中，上述平坦化方法中，以第二保护层60为掩膜刻蚀第二介质层50，以去除第二凸区域501的第二介质层50，使得平坦化处理更容易进行，使得对平坦度欠佳的膜层进行平坦化处理成为可能，上述平坦化方法应用更广泛；至少于第一凸区域301的表面形成第一保护层40，于第二凹区域502的表面形成第二保护层60，使得在刻蚀第二介质层50时，能够以第二保护层60为掩膜，以第一保护层40为刻蚀停止层，增加了刻蚀的可控性，使得刻蚀后的第一介质层30和第二介质层50更加平坦，降低了平坦化的难度。
S10：如图2所示，提供衬底10。
在本实施例中，衬底10包括硅衬底10、多晶硅衬底10、锗衬底10、硅锗衬底10、绝缘体上硅衬底10(SOI)、绝缘体上锗(GOI)衬底10或玻璃衬底10。
S20：如图3所示，于衬底10上形成凸起结构20。
在一个实施例中，凸起结构20包括电容器结构。电容器结构在芯片内主要起存储电荷的作用。凸起结构20还可以是其他任何结构，这些都落入本发明的保护范围内。
S30：如图4所示，于凸起结构20的表面和衬底10的上表面形成第一介质层30，第一介质层30包括覆盖凸起结构20的第一凸区域301和覆盖衬底10的上表面的第一凹区域302。
在一个实施例中，第一介质层30的厚度介于50nm～150nm之间，例如，第一介质层30的厚度可以是60nm、80nm、100nm、120nm。形成第一介质层30的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第一介质层30的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅、硼磷硅玻璃、无掺杂硅玻璃、磷硅玻璃中的一种或几种组合。
S40：如图5所示，至少于第一凸区域301的表面形成第一保护层40。
在一个实施例中，第一保护层40覆盖第一介质层30的上表面。在本实施例中，第一保护层40除了形成于第一凸区域301的表面，还形成于第一凸区域301的侧壁和第一凹区域302的表面。
在本实施例中，第一保护层40覆盖第一介质层30的上表面，使得第一凹区域302的表面也具有第一保护层40，使得第一介质层30与第二介质层50之间有第一保护层40，防止出现贯穿第一介质层30和第二介质层50的裂纹，从而避免凸起结构20与周边器件结构出现短路缺陷，提高器件性能。
在一个实施例中，形成第一保护层40的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第一保护层40的材质包括氮化硅、氮氧化硅、碳氮化硅、氧化硅、碳化硅、碳氮氧化硅、氮化硼、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽中的一种或几种组合。
S50：如图6所示，于第一介质层30上和第一保护层40的上表面形成第二介质层50，第二介质层50包括覆盖第一凸区域301的第二凸区域501和覆盖第一凹区域302的第二凹区域502。
在一个实施例中，第二介质层50的厚度介于2000nm～2800nm之间，例如，第二介质层50的厚度可以是2100nm、2500nm、2600nm。形成第二介质层50的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第二介质层50的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅、硼磷硅玻璃、无掺杂硅玻璃、磷硅玻璃中的一种或几种组合。
S60：于第二凹区域502的表面形成第二保护层60。
在一个实施例中，步骤S60包括：
S601：如图7所示，于第二介质层50表面形成第二保护材料层80；
S602：如图8所示，去除第二凸区域501上的第二保护材料层80。
在一个实施例中，采用平坦化工艺去除第二凸区域501上的第二保护材料层80。其中，平坦化工艺包括化学机械抛光(CMP)。
在一个实施例中，形成第二保护层60的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第二保护层60的材质包括氮化硅、氮氧化硅、碳氮化硅、氧化硅、碳化硅、碳氮氧化硅、氮化硼、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽中的一种或几种组合。
S70：如图9所示，以第二保护层60为掩膜，以第一保护层40为刻蚀停止层，刻蚀第二介质层50，以去除第二凸区域501的第二介质层50。
在本实施例中，刻蚀工艺包括干法刻蚀或湿法刻蚀。
在本实施例中，刻蚀第二介质层50时，以第一保护层40为刻蚀停止层，增加制程的可控性。
当膜层的平坦度欠佳或有高的凸起时，一般都很难进行平坦化处理，在本实施例中，以第二保护层60为掩膜刻蚀第二介质层50，去除第二凸区域501的第二介质层50，使得后期平坦化处理更容易进行，使得对平坦度欠佳的膜层进行平坦化处理成为可能，上述平坦化方法应用更广泛。而且，在刻蚀第二介质层50时，一般很容易刻多了或者刻少了，刻蚀量很难控制，但在本实施例中，于第一凸区域301的表面形成第一保护层40，在刻蚀时，以第一保护层40为刻蚀停止层，提高了制程的可控性。
在一个实施例中，步骤S70之后，还包括：
S80：如图10所示，去除第二保护层60。
在本实施例中，去除第二保护层60的方法包括干法刻蚀或湿法刻蚀。
在一个实施例中，步骤S80，还包括：去除第一凸区域301上的第一保护层40。
在本实施例中，去除第一凸区域301上的第一保护层40的方法包括干法刻蚀或湿法刻蚀。
在一个实施例中，去除第一凸区域301上的第一保护层40，保留有第一凸区域301侧壁和第一凹区域302表面的第一保护层40，使得第一介质层30与第二介质层50之间有第一保护层40，防止出现贯穿第一介质层30和第二介质层50的裂纹，从而避免凸起结构20与周边器件结构出现短路缺陷，提高器件性能。
在一个实施例中，在保留有第一凸区域301侧壁和第一凹区域302表面的第一保护层40的情况下，还包括：于第一介质层30和第二介质层50内形成传导结构(未示出)，传导结构位于第一凸区域301侧壁的保护层远离凸起结构20的一侧。保留有第一凸区域301侧壁和第一凹区域302表面的第一保护层40，使得第一介质层30与第二介质层50之间有第一保护层40，防止后期出现贯穿第一介质层30和第二介质层50的裂纹，从而避免后期凸起结构20与传导结构出现短路缺陷，提高器件性能。
在一个实施例中，步骤S80之后，还包括：
S90：于第一介质层30和第二介质层50上形成第三介质层70。
在一个实施例中，步骤S90，包括：
S9011：如图11所示，对第一介质层30和第二介质层50进行平坦化处理；
S9012：如图12所示，于平坦化处理后的第一介质层30和第二介质层50上形成第三介质层70。
在另一个实施例中，步骤S90，包括：
S9021：如图13所示，于第一介质层30和第二介质层50上形成第三介质层70；
S9022：如图14所示，对第三介质层70进行平坦化处理。
在本实施例中，平坦化处理方法包括化学机械抛光(CMP)，形成第三介质层70的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第三介质层70的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅、硼磷硅玻璃、无掺杂硅玻璃、磷硅玻璃中的一种或几种组合。
一种半导体器件，如图14所示，包括：根据上述任意一种平坦化方法制备的半导体器件。
在一个实施例中，所述第一保护层40和所述第二保护层60的材质包括氮化硅、氮氧化硅、碳氮化硅中的一种或几种组合。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种平坦化方法，其特征在于，包括：
提供衬底，于所述衬底上形成凸起结构；
于所述凸起结构的表面和所述衬底的上表面形成第一介质层，所述第一介质层包括覆盖所述凸起结构的第一凸区域和覆盖所述衬底的上表面的第一凹区域；
至少于所述第一凸区域的表面形成第一保护层；
于所述第一介质层上和所述第一保护层的上表面形成第二介质层，所述第二介质层包括覆盖所述第一凸区域的第二凸区域和覆盖所述第一凹区域的第二凹区域；
于所述第二凹区域的表面形成第二保护层；
以所述第二保护层为掩膜，以所述第一保护层为刻蚀停止层，刻蚀所述第二介质层，以去除所述第二凸区域的所述第二介质层。
2.根据权利要求1所述的平坦化方法，其特征在于，所述第一保护层覆盖所述第一介质层的上表面。
3.根据权利要求1所述的平坦化方法，其特征在于，于所述第二凹区域的所述第二介质层表面形成所述第二保护层，包括：
于所述第二介质层表面形成所述第二保护材料层；
去除所述第二凸区域上的所述第二保护材料层。
4.根据权利要求1所述的平坦化方法，其特征在于，去除所述第二凸区域的所述第二介质层之后，还包括：去除所述第二保护层。
5.根据权利要求4所述的平坦化方法，其特征在于，去除所述第二保护层时，还包括：去除所述第一凸区域上的所述第一保护层。
6.根据权利要求5所述的平坦化方法，其特征在于，去除所述第二凸区域的所述第二介质层之后，还包括：于所述第一介质层和所述第二介质层上形成第三介质层。
7.根据权利要求6所述的平坦化方法，其特征在于，于所述第一介质层和所述第二介质层上形成第三介质层，包括：
对所述第一介质层和所述第二介质层进行平坦化处理；
于平坦化处理后的所述第一介质层和所述第二介质层上形成第三介质层。
8.根据权利要求6所述的平坦化方法，其特征在于，于所述第一介质层和所述第二介质层上形成第三介质层，包括：
于所述第一介质层和所述第二介质层上形成第三介质层；
对所述第三介质层进行平坦化处理。
9.根据权利要求1～8中任意一项所述的平坦化方法，其特征在于，所述凸起结构包括电容器结构。
10.一种半导体器件，其特征在于，包括：根据权利要求1～9中任意一项所述的平坦化方法制备的所述半导体器件。
11.根据权利要求10所述的半导体器件，其特征在于，所述第一保护层和所述第二保护层的材质包括氮化硅、氮氧化硅、碳氮化硅中的一种或几种组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010036768.XA CN113192833B (zh) | 2020-01-14 | 2020-01-14 | 平坦化方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010036768.XA CN113192833B (zh) | 2020-01-14 | 2020-01-14 | 平坦化方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192833A true CN113192833A (zh) | 2021-07-30 |
| CN113192833B CN113192833B (zh) | 2022-10-28 |
Family
ID=76972366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010036768.XA Active CN113192833B (zh) | 2020-01-14 | 2020-01-14 | 平坦化方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192833B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855037A (zh) * | 2024-03-07 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878389A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 研磨を併用したエッチング方法及びトレンチ素子分離構造の形成方法 |
| KR20000003962A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 평탄화 방법 |
| US6384482B1 (en) * | 2000-11-03 | 2002-05-07 | Mosel Vitelic Inc. | Method for forming a dielectric layer in a semiconductor device by using etch stop layers |
| US6548399B1 (en) * | 2001-11-20 | 2003-04-15 | Intel Corporation | Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer |
| CN102737978A (zh) * | 2011-04-06 | 2012-10-17 | 南亚科技股份有限公司 | 晶片平坦化方法 |
| CN108281354A (zh) * | 2017-01-06 | 2018-07-13 | 联华电子股份有限公司 | 平坦化方法 |
-
2020
- 2020-01-14 CN CN202010036768.XA patent/CN113192833B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878389A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 研磨を併用したエッチング方法及びトレンチ素子分離構造の形成方法 |
| KR20000003962A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 평탄화 방법 |
| US6384482B1 (en) * | 2000-11-03 | 2002-05-07 | Mosel Vitelic Inc. | Method for forming a dielectric layer in a semiconductor device by using etch stop layers |
| US6548399B1 (en) * | 2001-11-20 | 2003-04-15 | Intel Corporation | Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer |
| US20030139051A1 (en) * | 2001-11-20 | 2003-07-24 | Ebrahim Andideh | Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer |
| CN102737978A (zh) * | 2011-04-06 | 2012-10-17 | 南亚科技股份有限公司 | 晶片平坦化方法 |
| CN108281354A (zh) * | 2017-01-06 | 2018-07-13 | 联华电子股份有限公司 | 平坦化方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855037A (zh) * | 2024-03-07 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
| CN117855037B (zh) * | 2024-03-07 | 2024-06-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192833B (zh) | 2022-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1036227C (zh) | 用绝缘体附硅方法制造的动态随机存取存储器及制造方法 | |
| EP3731265B1 (en) | Integrating through substrate vias into middle-of-line layers of integrated circuits | |
| US6093590A (en) | Method of fabricating transistor having a metal gate and a gate dielectric layer with a high dielectric constant | |
| CN106571294B (zh) | 一种半导体器件的制造方法 | |
| US8871103B2 (en) | Process of planarizing a wafer with a large step height and/or surface area features | |
| US7332394B2 (en) | Method to reduce a capacitor depletion phenomena | |
| US20120164812A1 (en) | Methods of Manufacturing Semiconductor Devices | |
| US6984855B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US8216944B2 (en) | Methods of forming patterns in semiconductor devices | |
| US20220285376A1 (en) | Semiconductor device and method of fabricating the same | |
| CN113192833B (zh) | 平坦化方法及半导体器件 | |
| WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
| KR20090001377A (ko) | 반도체 소자의 형성 방법 | |
| CN102237295A (zh) | 半导体结构及其制造方法 | |
| US9859165B1 (en) | Planarization process for forming semiconductor device structure | |
| US20010009304A1 (en) | Semiconductor device | |
| US7323377B1 (en) | Increasing self-aligned contact areas in integrated circuits using a disposable spacer | |
| US9793341B1 (en) | Deep trench capacitor with metal plate | |
| US6303465B1 (en) | Method of forming low leakage current borderless contact | |
| US6001731A (en) | Isolation dielectric deposition in multi-polysilicon chemical-mechanical polishing process | |
| TWI762798B (zh) | 半導體結構以及其製備方法 | |
| US8470663B2 (en) | Methods of manufacturing a semiconductor device | |
| US8084364B2 (en) | Method of fabricating semiconductor device | |
| US7670902B2 (en) | Method and structure for landing polysilicon contact | |
| US20240047266A1 (en) | Method of forming protective layer utilized in silicon remove process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |