CN113190474B - 一种提升stt-mram近似缓存能效的方法及系统 - Google Patents

一种提升stt-mram近似缓存能效的方法及系统 Download PDF

Info

Publication number
CN113190474B
CN113190474B CN202110484855.6A CN202110484855A CN113190474B CN 113190474 B CN113190474 B CN 113190474B CN 202110484855 A CN202110484855 A CN 202110484855A CN 113190474 B CN113190474 B CN 113190474B
Authority
CN
China
Prior art keywords
approximate
element group
value
reference value
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110484855.6A
Other languages
English (en)
Other versions
CN113190474A (zh
Inventor
童薇
冯丹
赵威
陈章玉
吴兵
汪承宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110484855.6A priority Critical patent/CN113190474B/zh
Publication of CN113190474A publication Critical patent/CN113190474A/zh
Application granted granted Critical
Publication of CN113190474B publication Critical patent/CN113190474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种提升STT‑MRAM近似缓存能效的方法及系统，属于计算机存储技术领域。本发明包括近似编码方法，具体为，依次判断缓存行中各写入元素是否近似，将相邻且近似的元素编入同一近似元素组，依次输出各近似元素组的近似编码；所述近似编码包括近似元素组的基准值和近似元素组中各元素的近似标记位；所述基准值为一个近似元素组中最大元素与最小元素几何平均值；所述近似标记位用于标记元素的位置和近似信息，便于后续译码操作；上述编码方案可以大大减少数据写入量。此外，本发明提出了针对基准值的近似写方法，进一步减少对数据的写操作，从而大大提升近似计算应用的能效。

Description

一种提升STT-MRAM近似缓存能效的方法及系统
技术领域
本发明属于计算机存储技术领域，更具体地，涉及一种提升STT-MRAM近似缓存能效的方法及系统。
背景技术
目前，许多近似计算应用如机器学习，图像处理等广泛应用于人们的日常生活中，但是这些应用是计算密集和I/O密集的，会对计算机系统造成高的能耗。静态随机访问存储器(Static Random Access Memory，SRAM)作为缓存目前被广泛应用于计算机系统中。然而，近年来由于刷新功耗、工艺尺寸、存储密度等限制，SRAM遭受着高能耗，低密度和低扩展性的问题，逐渐无法满足当今大数据时代计算机系统对于缓存的需求。新型非易失存储器(Non-Volatile Memory，NVM)的出现为计算机缓存的发展提供了新的可能。目前新型的NVM包括相变存储器(Phase Change Memory，PCM)、自旋转移矩磁随机存储器(Spin TransferTorque Random Access Memory，STT-MRAM)、阻变式存储器(Resistive Random AccessMemory，RRAM)等。这些NVM具备低静态功耗，高密度，与CMOS兼容等优良特性，其中STT-MRAM相较于SRAM有着最为接近的读写延迟，因此，在这些NVM中，是最适合替代SRAM称为下一代的新型缓存。STT-MRAM缓存逐渐成为一种新的趋势。
STT-MRAM虽然相比SRAM具备低静态功耗，高密度，接近的读延迟等优势，但是STT-MRAM的动态写能耗较高，会降低STT-MRAM缓存的能效。图1展示了STT-MRAM的单元结构，其中磁隧道结为磁阻单元，根据磁矩方向的不同可以存储相应的值。当对磁阻单元进行写操作时，由于长的磁矩方向切换时间，导致STT-MRAM的动态写能耗较高。直接将其应用于近似计算应用中，由于这些应用的I/O密集特性，动态写能耗会被进一步放大。对于近似计算应用而言，它们存在以下特性：(1)近似计算应用是对错误容忍的，小错误对最终的结果没有较大影响。(2)用户对错误的感知是不敏感的，用户很难察觉到一些小错误。针对以上特性，通过近似计算/存储的手段，减少对数据的写入量从而降低能耗，同时由于错误容忍特性，应用输出结果的质量并不会有明显降低。
为了降低近似计算应用的能耗以及提升系统性能，一些技术用于达到这些目标。这些技术可以归纳为近似计算技术和近似存储技术。近似计算技术通过在计算过程中，进行近似的计算结果，例如对于浮点数计算，可以采用低精度的定点数进行计算，从而减少了计算复杂度，但是计算结果准确度并没有明显的降低。近似存储技术则是在数据读写的过程中，近似的将数据读出或者近似写到存储设备中。有一些技术通过近似的读写来截断STT-MRAM读写时间，从而减少读写能耗。同时，一些针对近似数据的动态刷新技术能够减少STT-MRAM的读写延迟和读写能耗。此外，一些近似编码和压缩技术利用数据的错误容忍性，减少了写入数据的大小从而可以大大降低了STT-MRAM的写能耗。这些技术虽然利用了数据的错误容忍特性，但是没有利用数据的其它特性，如图像数据的近似性等，因此其效果是有限的。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种提升STT-MRAM近似缓存能效的方法及系统，其目的在于通过新型数据近似写方法，可以有效减少STT-MRAM缓存的写能耗。
为实现上述目的，本发明提供了一种提升STT-MRAM近似缓存能效的方法，所述方法包括近似编码方法和基准高效写入方法；
所述近似编码方法具体为，依次判断各写入元素是否近似，将相邻且近似的元素编入同一近似元素组，依次输出各近似元素组的近似编码；
所述近似编码包括近似元素组的基准值和近似元素组中各元素的近似标记位；
所述基准值为近似元素组中最大元素和最小元素的几何平均值；所述近似标记位用于标记元素是否近似于基准值；
所述基准高效写入方法具体为，若待写入近似编码中，存在元素近似组有且只有一个元素，则写入基准值的近似值；所述基准值的近似值在原基准值的预设范围内，且在预设范围内每个值的位翻转写次数最少。
进一步地，所述近似编码方法具体包括：
(1)将新元素加入当前近似元素组；若当前不存在近似元素组，则创建一个近似元素组，并将所述新元素加入到新建的近似元素组中；
(2)更新近似元素组中的最大元素和最小元素；若最大元素值和最小元素值的差值小于等于两倍错误阈值，则所述新元素和当前近似元素组中其他元素近似；否则新元素和当前近似元素组中其他元素不近似，并新建一个近似元素组，并将所述新元素加入到新建的近似元素组中；所述错误阈值为预设值；
(3)更新近似元素组中的基准值，所述基准值为近似元素组中最大元素和最小元素的几何平均值；更新近似元素组中各元素的近似标记位，所述近似标记位用于标记各元素值是否近似于基准值以及各元素值的原始位置信息；
(4)返回步骤(1)，直至没有新元素需要编码；
(5)输出近似编码后的数据，所述近似编码数据包括近似元素组的基准值、近似元素组中各元素的近似标记位以及元素的元数据标记位；所述元数据标记位用于记录数据类型和图像数据通道数。
进一步地，当CPU对STT-MRAM缓存进行读写操作时，先判断读/写请求的访存地址是否命中缓存的近似区域内，若命中，则进行近似编码/译码，否则数据进行精确读写操作。
所述缓存为STT-MRAM末级缓存。
进一步地，所述基准高效写入方法具体包括：
(1)判断近似编码后的数据是否存在只有一个基准的近似元素组；若有则进入步骤(2)；否则进入步骤(3)；
(2)选取所述元素近似组的基准值，并以错误阈值为所述基准值的波动范围，在所述波动范围内选择位翻转写次数最少的值作为基准值近似值写入；
(3)写入所述元素近似组的实际基准值。
进一步地，所述方法还包括近似译码方法，所述近似译码方法具体为：根据元数据标记位和近似标记位，将近似元素译码为其对应的基准值。
另一方面，本申请还实现了一种提升STT-MRAM近似缓存能效的系统，所述系统包括近似编码模块和基准高效写入模块；
所述近似编码模块具体用于依次判断各写入元素是否近似，将相邻且近似的元素编入同一近似元素组，依次输出各近似元素组的近似编码；
所述近似编码包括近似元素组的基准值和近似元素组中各元素的近似标记位；
所述基准值为近似元素组中最大元素和最小元素的几何平均值；所述近似标记位用于标记元素是否近似于基准值；
所述基准高效写入模块具体用于判断，若待写入近似编码中，存在元素近似组有且只有一个元素，则写入基准值的近似值；所述基准值的近似值在原基准值的预设范围内，且在预设范围内每个值的位翻转写次数最少。
进一步地，所述近似编码模块具体包括：
第一单元，用于将新元素加入当前近似元素组；若当前不存在近似元素组，则创建一个近似元素组，并将所述新元素加入到新建的近似元素组中；
第二单元，用于更新近似元素组中的最大元素和最小元素；若最大元素值和最小元素值的差值小于等于两倍错误阈值，则所述新元素和当前近似元素组中其他元素近似；否则新元素和当前近似元素组中其他元素不近似，并新建一个近似元素组，并将所述新元素加入到新建的近似元素组中；所述错误阈值为预设值；
第三单元，用于更新近似元素组中的基准值，所述基准值为近似元素组中最大元素和最小元素的几何平均值；更新近似元素组中各元素的近似标记位，所述近似标记位用于标记各元素值是否近似于基准值以及各元素值的原始位置信息；
第四单元，用于返回第一单元，直至没有新元素需要编码；
第五单元，用于输出近似编码后的数据，所述近似编码数据包括近似元素组的基准值、近似元素组中各元素的近似标记位以及元素的元数据标记位；所述元数据标记位用于记录数据类型和图像数据通道数。
进一步地，当CPU对STT-MRAM缓存进行读写操作时，先判断读/写请求的访存地址是否命中缓存的近似区域内，若命中，则进行近似编码/译码，否则数据进行精确读写操作；所述缓存为STT-MRAM末级缓存。
进一步地，所述基准高效写入模块具体包括：
第一子模块，用于判断近似编码后的数据是否存在只有一个基准的近似元素组；若有则进入第二子模块；否则进入第三子模块；
第二子模块，用于选取所述元素近似组的基准值，并以错误阈值为所述基准值的波动范围，在所述波动范围内选择位翻转写次数最少的值作为基准值近似值写入；
第三子模块，用于写入所述元素近似组的实际基准值。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
(1)本发明方法提出了新的基准选取算法，采用近似数据组中最大元素与最小元素的几何平均值作为近似数据的基准值，可以大大提升数据之间的近似性，减少基准个数，从而减少编码后数据的大小；
(2)本发明方法近似编码中包含各元素的标记位，其标记位包括近似近似标记位和元数据标记位，相较现有技术标记位更加简短，能有效减少编码后元数据的大小；
(3)本发明方法对于没有近似元素的基准值，采用近似写入的方法，选取写入时翻转最少的近似值写入，能有效减少写能耗；
(4)经过试验论证，本发明方法相较现有近似编码技术，能减少写能耗21.9％，提升图像原数据压缩率38.0％，同时，错误阈值比例为1％时，输出质量损失在5％以内。
附图说明
图1是为STT-MRAM的单元结构及读写示意图
图2是为均值基准可以减少冗余数据的示意图
图3为本发明实施例中的系统结构示意图；
图4为本发明实施例中基于近似性的近似编码技术流程示意图；
图5为本发明实施例中高能效基准写入技术的流程示意图；
图6为本发明实施例中近似缓存系统读写流程示意。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
由于近似计算应用中存在大量的计算操作和访存操作，会对整个计算机系统引入大量的能耗。自旋转移矩磁存储器作为一种新的存储介质，可以提供几乎为零的泄露功耗，大大降低近似计算应用的能耗。但是该存储介质存在高写能耗的问题。
发明人在针对图像处理应用和深度学习应用，得到了一些新观察：
(1)这些应用中，大部分的比特写都来自于图像原数据；
(2)传统的将第一个元素作为基准的方法并不能很好的消除近似元素，当一组元素中的最大值减去最小值小于等于两倍的错误阈值时，选择将最大值和最小值的平均值作为基准值，通过这种方式可以消除更多的近似元素。图2展示了一个例子用来说明几何均值基准的高效性；
(3)这些近似计算应用中存在许多元素全近似的缓存行，即该缓存行中的元素可以采用一个基准值进行表示。
由此，本发明提供了一种提升自旋转移矩磁随机存储器近似缓存能效的方法及系统。在详细解释本发明的技术方案之前，先对本发明所适用的非易失存储的系统结构进行简要介绍。本发明所适用的系统结构如图3所示，硬件层面具体包括：一个或多个处理器核心、每个处理器核心的私有缓存、所有处理器核心共享的STT-MRAM构成的末级缓存、缓存控制器、DRAM内存。
在软件层面，通过提供一个软件接口，程序员可以设置近似区域的地址，并设置输出结果的质量。当设置好输出质量时，硬件中的质量映射表找到对应输出质量的错误阈值，从而根据该错误阈值进行相应的近似读写操作。
缓存控制器中集成了相应的近似写操作的编码器和译码器模块以及用于控制输出质量的映射表。图6展示了近似缓存系统的读写流程。当末级缓存收到来自近似区域的写请求时，近似写编码模块对到来的数据进行编码操作，编码好的数据之后被写入到STT-MRAM阵列中。当缓存控制器接收到近似区域的读请求时，被编码的数据通过译码器返回其译码后的近似值，最终译码后的数据返回给处理器进行程序的相应的操作。对于二级末级级缓存的写操作，可来源于两方面，一方面，由于低级缓存的相应块通过缓存替换算法被驱逐，被驱逐后的块需要被写入到末级缓存中。另一方面，当末级缓存发生了读不命中时，需要从DRAM中将相应的缓存块从主存写入到末级缓存中，以防止再次发生读不命中。近似写策略可针对这两种不同的写进行编码操作。对于来自于近似区域的读操作，末级缓存的读操作也来源于两方面，近似读译码器可针对这两种读操作进行相应的译码。当读写请求的地址并不是近似区域时，相应的数据需要精确地进行读写操作。
针对自旋转移矩磁存储器缓存面临的高的动态写能耗问题，本发明利用近似计算应用对错误的容忍特性，提出了一套针对STT-MRAM缓存的近似读写方法，并可以根据软件接口控制输出的质量。本发明可以有效减少STT-MRAM缓存的写能耗，同时近似计算应用的输出质量并没有显著变化。该方法的读写流程见图6。当访存请求的地址在近似区域内时，才进行相应的近似操作。近似操作主要包含基于近似性的编码技术以及高能效基准写入技术。图4展示了基于近似性的编码技术流程示意图。
基于近似性的编码技术主要包括：
(S11)首先判断写请求的访存地址是否在近似区域内，如果在则进行后续的近似编码操作，如果不在，则进行精确写操作，后续步骤停止。
(S12)编码器对于到来的数据，通过元素分隔，将相应的图像通道值划分为每个独立的元素。并将第一个元素作为最大值和最小值，之后则是每次新加入一个元素，并重新判断每个通道的最大值和最小值。
(S13)如果最大值和最小值的差值小于等于两倍错误阈值，则这些元素认为是近似的，基准值为最大值和最小值的几何平均值。若不满足上述关系，则需要开始新的基准值，并重复步骤(S12)以找到新的近似元素。
(S14)当所有的元素都被进行编码之后，将相应的基准值，元数据标记位和近似标记位一并写入到缓存行中，由于消除了许多近似元素的冗余写，可以大大减少STT-MRAM缓存的写能耗。
当被近似性编码技术编码的数据被读取时，需要进行相应的译码操作以返回值。译码操作包括：
(E11)译码器根据标记位得到元数据信息以及元素的近似关系。
(E12)近似元素被译码为相应的基准值。
(E13)将译码完成的数据返回给处理器。
对于近似性编码得到的基准值，由于部分基准值是没有近似元素的，这部分基准值是可以被近似读写的。而具有近似元素的基准值是需要进行精确读写以免破坏了其近似元素的错误阈值约束。该技术的流程示意图见图5。
高能效基准写入技术的详细流程如下：
(S21)首先根据相应的标记位找到没有近似元素的基准。
(S22)对于该基准，确定其可以被近似读写的值范围，并行的计算每个通道值的翻转数，选择翻转数最少的值作为最终被写入的基准；
当被高能效基准写入技术编码的基准被读取时，有近似元素的基准被精确的读写。对应的，没有近似元素的基准以其编码值译出。
对于我们提出的基于STT-MRAM的近似缓存架构，可近似的缓存行可以通过我们提出的技术进行近似的读写，不能近似的缓存行则是通过传统的编码或者压缩方案，如FNW(Flip-N-Write)或FPC(Frequent Pattern Compression)来减少写开销。对于基于近似性的编码技术和高能效基准写入技术，这两种技术需要编码/译码模块以得到相应的值。这些编码/译码的能耗，面积开销相比STT-MRAM阵列而言，可以忽略不计。
以上内容本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种提升STT-MRAM近似缓存能效的方法，其特征在于，所述方法包括近似编码方法和基准高效写入方法；
所述近似编码方法具体为，依次判断各写入元素是否近似，将相邻且近似的元素编入同一近似元素组，依次输出各近似元素组的近似编码；
所述近似编码包括近似元素组的基准值和近似元素组中各元素的近似标记位；
所述基准值为近似元素组中最大元素和最小元素的几何平均值；所述近似标记位用于标记元素是否近似于基准值；
所述基准高效写入方法具体为，若待写入近似编码中，存在近似元素组有且只有一个元素，则写入基准值的近似值；所述基准值的近似值在原基准值的预设范围内，且在预设范围内每个值的位翻转写次数最少。
2.根据权利要求1所述的一种提升STT-MRAM近似缓存能效的方法，其特征在于，所述近似编码方法具体包括：
(1)将新元素加入当前近似元素组；若当前不存在近似元素组，则创建一个近似元素组，并将所述新元素加入到新建的近似元素组中；
(2)更新近似元素组中的最大元素和最小元素；若最大元素值和最小元素值的差值小于等于两倍错误阈值，则所述新元素和当前近似元素组中其他元素近似；否则新元素和当前近似元素组中其他元素不近似，并新建一个近似元素组，并将所述新元素加入到新建的近似元素组中；所述错误阈值为预设值；
(3)更新近似元素组中的基准值，所述基准值为近似元素组中最大元素和最小元素的几何平均值；更新近似元素组中各元素的近似标记位，所述近似标记位用于标记各元素值是否近似于基准值以及各元素的原始位置信息；
(4)返回步骤(1)，直至没有新元素需要编码；
(5)输出近似编码后的数据，所述近似编码数据包括近似元素组的基准值、近似元素组中各元素的近似标记位以及元素的元数据标记位；所述元数据标记位用于记录数据类型和图像数据通道数。
3.根据权利要求2所述的一种提升STT-MRAM近似缓存能效的方法，其特征在于，当CPU对STT-MRAM缓存进行读写操作时，先判断读/写请求的访存地址是否命中缓存的近似区域内，若命中，则进行近似编码/译码，否则数据进行精确读写操作。
4.根据权利要求3所述的一种提升STT-MRAM近似缓存能效的方法，其特征在于，所述缓存为STT-MRAM末级缓存。
5.根据权利要求1所述的一种提升STT-MRAM近似缓存能效的方法，其特征在于，所述基准高效写入方法具体包括：
(1)判断近似编码后的近似元素组数据是否只有一个元素；若有则进入步骤(2)；否则进入步骤(3)；
(2)选取所述近似元素组的基准值，并以错误阈值为所述基准值的波动范围，在所述波动范围内选择位翻转写次数最少的值作为基准值近似值写入；
(3)写入所述近似元素组的实际基准值。
6.根据权利要求2所述的一种提升STT-MRAM近似缓存能效的方法，其特征在于，所述方法还包括近似译码方法，所述近似译码方法具体为：根据元数据标记位和近似标记位，将近似元素译码为其对应的基准值。
7.一种提升STT-MRAM近似缓存能效的系统，其特征在于，所述系统包括近似编码模块和基准高效写入模块；
所述近似编码模块具体用于依次判断各写入元素是否近似，将相邻且近似的元素编入同一近似元素组，依次输出各近似元素组的近似编码；
所述近似编码包括近似元素组的基准值和近似元素组中各元素的近似标记位；
所述基准值为近似元素组中最大元素和最小元素的几何平均值；所述近似标记位用于标记元素是否近似于基准值；
所述基准高效写入模块具体用于判断，若待写入近似编码中，存在近似元素组有且只有一个元素，则写入基准值的近似值；所述基准值的近似值在原基准值的预设范围内，且在预设范围内每个值的位翻转写次数最少。
8.根据权利要求7所述的一种提升STT-MRAM近似缓存能效的系统，其特征在于，所述近似编码模块具体包括：
第一单元，用于将新元素加入当前近似元素组；若当前不存在近似元素组，则创建一个近似元素组，并将所述新元素加入到新建的近似元素组中；
第二单元，用于更新近似元素组中的最大元素和最小元素；若最大元素值和最小元素值的差值小于等于两倍错误阈值，则所述新元素和当前近似元素组中其他元素近似；否则新元素和当前近似元素组中其他元素不近似，并新建一个近似元素组，并将所述新元素加入到新建的近似元素组中；所述错误阈值为预设值；
第三单元，用于更新近似元素组中的基准值，所述基准值为近似元素组中最大元素和最小元素的几何平均值；更新近似元素组中各元素的近似标记位，所述近似标记位用于标记各元素值是否近似于基准值以及各元素的原始位置信息；
第四单元，用于返回第一单元，直至没有新元素需要编码；
第五单元，用于输出近似编码后的数据，所述近似编码数据包括近似元素组的基准值、近似元素组中各元素的近似标记位以及元素的元数据标记位；所述元数据标记位用于记录数据类型和图像数据通道数。
9.根据权利要求8所述的一种提升STT-MRAM近似缓存能效的系统，其特征在于，当CPU对STT-MRAM缓存进行读写操作时，先判断读/写请求的访存地址是否命中缓存的近似区域内，若命中，则进行近似编码/译码，否则数据进行精确读写操作；所述缓存为STT-MRAM末级缓存。
10.根据权利要求7所述的一种提升STT-MRAM近似缓存能效的系统，其特征在于，所述基准高效写入模块具体包括：
第一子模块，用于判断近似编码后的近似元素组数据是否只有一个元素；若有则进入第二子模块；否则进入第三子模块；
第二子模块，用于选取所述近似元素组的基准值，并以错误阈值为所述基准值的波动范围，在所述波动范围内选择位翻转写次数最少的值作为基准值近似值写入；
第三子模块，用于写入所述近似元素组的实际基准值。
CN202110484855.6A 2021-04-30 2021-04-30 一种提升stt-mram近似缓存能效的方法及系统 Active CN113190474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110484855.6A CN113190474B (zh) 2021-04-30 2021-04-30 一种提升stt-mram近似缓存能效的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110484855.6A CN113190474B (zh) 2021-04-30 2021-04-30 一种提升stt-mram近似缓存能效的方法及系统

Publications (2)

Publication Number Publication Date
CN113190474A CN113190474A (zh) 2021-07-30
CN113190474B true CN113190474B (zh) 2022-07-12

Family

ID=76983683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110484855.6A Active CN113190474B (zh) 2021-04-30 2021-04-30 一种提升stt-mram近似缓存能效的方法及系统

Country Status (1)

Country Link
CN (1) CN113190474B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209598A (zh) * 2019-05-28 2019-09-06 首都师范大学 一种高速缓冲存储器、一种数据读写控制方法及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180173636A1 (en) * 2016-12-20 2018-06-21 Intel Corporation Increasing lifetime reliability for a cache memory
US10255186B2 (en) * 2017-06-14 2019-04-09 Purdue Research Foundation Approximate cache memory
CN110018971B (zh) * 2017-12-29 2023-08-22 华为技术有限公司 缓存替换技术
KR20210026832A (ko) * 2019-09-02 2021-03-10 에스케이하이닉스 주식회사 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209598A (zh) * 2019-05-28 2019-09-06 首都师范大学 一种高速缓冲存储器、一种数据读写控制方法及系统

Also Published As

Publication number Publication date
CN113190474A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US10572338B2 (en) Estimating an error rate associated with memory
US11636039B2 (en) Mapping for multi-state programming of memory devices
CN108399109B (zh) 软解码调度
US8429332B2 (en) Multi-channel hybrid density memory storage device and control method thereof
CN111667868A (zh) 通过平衡格雷编码的多阶段编程
US20090265598A1 (en) Using programming-time information to support error correction
WO2018192488A1 (zh) 一种nand闪存设备的数据处理方法及装置
KR20130087935A (ko) 메모리, 메모리 시스템, 및 메모리에 대한 에러 검출/정정 방법
US9123443B2 (en) Memory device, memory management device, and memory management method
US11836076B2 (en) Implementing mapping data structures to minimize sequentially written data accesses
CN113190474B (zh) 一种提升stt-mram近似缓存能效的方法及系统
US20180275917A1 (en) Memory controller, memory system, and control method
CN115509798B (zh) 一种刷新、副本和ldpc混合解码结合的存储器读取优化方法
US11664079B2 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
US20220334759A1 (en) Data transfer management within a memory device having multiple memory regions with different memory densities
US11698742B2 (en) Garbage collection in a memory component using an adjusted parameter
CN117497018A (zh) 非易失性存储设备中读取参考电压的调整方法和存储系统控制器
US10360973B2 (en) Data mapping enabling fast read multi-level 3D NAND to improve lifetime capacity
CN114995767B (zh) 固态硬盘的数据管理方法、存储设备及存储介质
US11762735B2 (en) Interleaved ECC coding for key-value data storage devices
US11934267B1 (en) Data inversion and unidirectional error detection
US11508446B2 (en) Method for accessing flash memory module and associated flash memory controller and electronic device
US11687290B1 (en) Method for improve read disturbance phenomenon of flash memory module and associated flash memory controller and electronic device
CN111858137B (zh) 一种原始比特错误率感知的读电平施加方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant