CN113178518B - 基于底电极平行向电压控制的sot-mram及制造方法 - Google Patents

基于底电极平行向电压控制的sot-mram及制造方法 Download PDF

Info

Publication number
CN113178518B
CN113178518B CN202110453425.8A CN202110453425A CN113178518B CN 113178518 B CN113178518 B CN 113178518B CN 202110453425 A CN202110453425 A CN 202110453425A CN 113178518 B CN113178518 B CN 113178518B
Authority
CN
China
Prior art keywords
bottom electrode
layer
voltage
film layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110453425.8A
Other languages
English (en)
Other versions
CN113178518A (zh
Inventor
杨美音
罗军
崔岩
许静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110453425.8A priority Critical patent/CN113178518B/zh
Publication of CN113178518A publication Critical patent/CN113178518A/zh
Application granted granted Critical
Publication of CN113178518B publication Critical patent/CN113178518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及一种基于底电极平行向电压控制的SOT‑MRAM及制造方法，属于半导体器件及其制造技术领域，解决了现有技术中SOT‑MRAM难以实现便于集成和产业化的磁矩定向翻转的问题。包括铁电薄膜层，设置有两个金属电极，通过两个金属电极向铁电薄膜层施加第一电压；底电极，位于铁电薄膜层之上并设置于铁电薄膜层中部，呈长条形，在底电极两端施加第二电压；隧道结，位于底电极之上并设置于底电极中部，包括由下至上依次层叠的自由层、隧穿层和参考层；其中，两个金属电极相对设置在铁电薄膜层相对的两个边缘上，并位于所在边缘中线的一侧，且两个边缘位于底电极短边方向的两侧，通过所述两个金属电极施加第一电压的方向与底电极长边方向平行。

Description

基于底电极平行向电压控制的SOT-MRAM及制造方法
技术领域
本发明涉及半导体器件及其制造技术领域，尤其涉及一种基于底电极平行向电压控制的SOT-MRAM及制造、写入方法。
背景技术
随着大数据时代的来临，更小、更快、更节能依然是现在数据存储设备的发展需求，在半导体存储器领域中，使用电子自旋实现数据存储的磁性随机存储器(MagneticRandom Access Memories，MRAM)由于具有高速、低电压、高密度、非易失性等优点成为研究热点。其中，自旋轨道矩磁阻式随机存储器(Spin-Orbit Torque MagnetoresistiveRandom Access Memory，SOT-MRAM)具有读写分离、写入速度快等优点，被认为是下一代磁随机存储器，并且由于写入电流不通过隧道结，具有极高的耐久度，适合应用于存算一体器件中。
在SOT-MRAM中，利用自旋轨道耦合产生自旋流，进而诱导磁体磁矩翻转，但是磁矩在电流作用下翻转方向是随机的，这不利于进行有效的数据存取，需要一个外加磁场，打破对称性实现磁矩的定向翻转，但是外加磁场不利于器件的集成。
因此，目前的SOT-MRAM难以实现便于集成和产业化的磁矩定向翻转。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种基于底电极平行向电压控制的SOT-MRAM及制造、写入方法，用以解决现有的SOT-MRAM难以实现便于集成和产业化的磁矩定向翻转的问题。
一方面，本发明实施例提供了一种基于底电极平行向电压控制的SOT-MRAM，包括：
铁电薄膜层，设置有两个金属电极，通过所述两个金属电极向铁电薄膜层施加第一电压；
底电极，位于所述铁电薄膜层之上并设置于所述铁电薄膜层中部，呈长条形，在所述底电极两端施加第二电压；
隧道结，位于所述底电极之上并设置于所述底电极中部，包括由下至上依次层叠的自由层、隧穿层和参考层；
其中，所述两个金属电极相对设置在所述铁电薄膜层相对的两个边缘上，并位于所在边缘中线的一侧，且所述两个边缘位于所述底电极短边方向的两侧，通过所述两个金属电极施加第一电压的方向与所述底电极长边方向平行；通过第一电压与第二电压的正负，控制磁化的定向翻转。
进一步地，所述铁电薄膜层的材料为HfZrO或PZT，厚度为3～10nm。
进一步地，所述金属电极材料为Al、Cu或者W，厚度为100～400nm。
进一步地，所述第一电压和第二电压的范围为-2～2V。
进一步地，所述隧道结包括由下至上依次层叠的自由层、隧穿层和参考层，其中，所述自由层与底电极连接。
进一步地，所述隧道结为圆形、椭圆形或矩形。
另一方面，本发明实施例提供了一种基于底电极平行向电压控制的SOT-MRAM的制造方法，其特征在于，包括：
在电路片上生长铁电薄膜形成铁电薄膜层；
在所述铁电薄膜层上生长底电极，所述底电极呈长条形；
在所述底电极短边方向两侧的所述铁电薄膜层的两个边缘上沉积金属电极，且所述金属电极位于所在边缘中线的一侧；
在所述底电极上的中部形成隧道结。
进一步地，所述在底电极上的中部形成隧道结，具体为：
在底电极上依次生长自由层、隧穿层和参考层；
对自由层、隧穿层和参考层进行离子束刻蚀，形成隧道结。
进一步地，所述铁电薄膜层的材料为HfZrO或PZT，厚度为3～10nm。
进一步地，在所述隧道结的参考层上还生长钉扎层，用于固化磁化方向。
本发明的有益效果如下：
本发明提供的基于底电极平行向电压控制的SOT-MRAM及制造、写入方法通过在底电极下设置铁电薄膜层，并在铁电薄膜层边缘中线的一侧上设置金属电极，通过向金属电极施加电压实现铁电薄膜层的局部极化，局部极化导致铁电薄膜层产生应力梯度，从而实现铁电薄膜层局部形变，进而使得铁电薄膜上的形变出现不均匀性，底电极受形变不均匀的影响产生非均匀自旋轨道耦合效应，可以实现调控底电极自旋霍尔效应，从而在底电极形成自旋流梯度，实现自由层的定向磁化翻转，由此，利用电流通过控制隧道结中自由层的定向磁化翻转，使自由层与参考层的磁化方向相同或相反，将存储数据“0”或“1”写入SOT-MRAM，完成数据存储。此外，通过增加铁电薄膜实现磁化翻转，有利于实现SOT-MRAM器件的集成和产业化。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例1中基于底电极平行向电压控制的SOT-MRAM的俯视结构示意图；
图2为图1中AA向的剖面结构示意图；
图3为本发明实施例2中基于底电极平行向电压控制的SOT-MRAM的制造方法的流程示意图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
实施例1
本发明的一个具体实施例，公开了一种基于底电极平行向电压控制的SOT-MRAM，俯视图示意图如图1所示，剖面图示意图如图2所示，包括：
铁电薄膜层，设置有两个金属电极，通过两个金属电极向铁电薄膜层施加第一电压。
底电极，位于铁电薄膜层之上并设置于铁电薄膜层中部，呈长条形，在底电极两端施加第二电压。
隧道结，位于底电极之上并设置于底电极中部，包括由下至上依次层叠的自由层、隧穿层和参考层。
其中，两个金属电极相对设置在所述铁电薄膜层相对的两个边缘上，并位于所在边缘中线的一侧，且两个边缘位于底电极短边方向的两侧，通过两个金属电极施加第一电压的方向与所述底电极长边方向平行；通过第一电压与第二电压的正负，控制磁化的定向翻转。
与现有技术相比，本实施例在底电极下设置铁电薄膜层，并在铁电薄膜层边缘中线的一侧上设置金属电极，通过向金属电极施加电压实现铁电薄膜层的局部极化，局部极化导致铁电薄膜层产生应力梯度，从而实现铁电薄膜层局部形变，进而使得铁电薄膜上的形变出现不均匀性，底电极受形变不均匀的影响产生非均匀自旋轨道耦合效应，可以实现调控底电极自旋霍尔效应，从而在底电极形成自旋流梯度，实现自由层的定向磁化翻转，由此，利用电流控制隧道结中自由层的定向磁化翻转，使自由层与参考层的磁化方向相同或相反，将存储数据“0”或“1”写入SOT-MRAM，完成数据存储。此外，通过增加铁电薄膜实现磁化翻转，有利于实现SOT-MRAM器件的集成和产业化。
实施时，所述铁电薄膜层采用的铁电材料可以为HfZrO或PZT；优选的为HfZrO，可以与CMOS工艺兼容，有助于器件的集成。铁电薄膜层的厚度为3～10nm，优选的为3nm，可以减小铁电薄膜层的控制电压。
具体的，所述铁电薄膜层设置为方形，且所述底电极部分覆盖所述铁电膜薄层。可以理解的，底电极小于铁电薄膜层，即底电极的底面积小于铁电薄膜层的上表面积。将铁电薄膜层设置为方形，有助于器件的小型化发展，也便于后续的集成和产业化。
实施时，金属电极的材料可以选择Al、Cu、W，厚度可以为100～400nm，可达到与金属薄膜层互连，施加电压后能使铁电薄膜层产生更好的局部形变；更具体，金属电极可设置为长方形结构。可以理解的是，金属电极设置在铁电薄膜层的边缘部分，可以部分与铁电薄膜层连接，用于向铁电薄膜层施加电压。
具体的，所述两个金属电极长度占所在铁电薄膜层边缘长度的一半。应当注意的是，金属电极占铁电薄膜层边缘的一半，是为了让铁电薄膜层产生的应力的梯度较大，实现增加自旋流梯度的效果。可以理解的是，两个金属电极可设置在所在边缘中线的上侧或者下侧。
实施时，所述第一电压和第二电压的范围为-2～2V。应当注意的是，第一电压和第二电压的具体数值可根据实际应用中的要求分别进行选择确定。
具体实施时，底电极可以是具有自旋耦合效应的金属层或拓扑绝缘层，进一步地，可选择自旋轨道耦合效应强的材料制备，可以选择Ta、Pt、Hf、Ir、CuIr等金属材料，也可以选择BiSn、BiSe等拓扑绝缘体材料，还可以选择SrRuO3等金属氧化物材料。更进一步的，底电极的厚度可以选择0～20nm。
可以理解的是，底电极用于提供自旋轨道矩，在底电极中通入电流，底电极中自旋向上的电子与自旋向下的电子在底电极的两侧聚集，底电极产生的很强的自旋耦合作用产生自旋流，利用该自旋流实现隧道结中自由层的磁向翻转。
实施时，所述隧道结包括由下至上依次层叠的自由层、隧穿层和参考层，其中，所述自由层与底电极连接；自由层与参考层为磁性层，自由层与参考层之间具有垂直各向异性，隧穿层为非磁性层。
实施时，所述隧道结为圆形、椭圆形或矩形；优选地，隧道结呈圆柱形，垂直设置于底电极上。
可以理解的是，隧道结磁化方向与底电极长边方向，即通入电流的方向垂直。在隧道结中自由层的磁化方向是可以变化的，用于进行数据的写入和存储，参考层中的磁化方向固定，底电极通入电流后产生垂直于电流方向的自旋流，当自旋流流过自由层时可以诱导自由层的磁化方向进行翻转，使得自由层与参考层的磁化方向相同或相反，实现数据的写入和存储。其中，当自由层和参考层的方向相同，隧道结呈现低阻态，用于表征低电平“0”；当自由层和参考层的方向相反，隧道结呈现高阻态，用于表征低电平“1”。
具体的，自由层和参考层由具有垂直各向异性的铁磁材料制备，可以选择单质铁磁材料、合金铁磁材料或者是具有磁性的金属氧化物，此外，自由层和参考层可以选择同种材料也可选择不同的材料制备。隧穿层由非磁金属或者绝缘材料制备，可以选择Cu或Ag等非磁金属，也可以选择氧化铝或氧化镁等绝缘材料。
更具体的，自由层和参考层的厚度可选择0～3nm；隧穿层的厚度可选择0～2nm。
进一步地，自由层和参考层可以采用多层膜结构，可以采用钴铂多层膜或钴镍多层膜，可以使得自由层和参考层具有更好的垂直磁各向异性。
应当注意的是，隧道结采用圆柱形，其底面直径小于等于底电极的短边长度，用以降低制备成本，并且有利于尺寸小型化，也更适用于不同结构的存储器。此外，在参考层上连接输出端。
具体实施时，隧道结还可以在参考层之上设置钉扎层，用于固化磁化方向，可以采用IrMn或CoPt。隧道结还可以在最上层设置保护层，用于保护隧道结不受损害，可以采用Ta或Ru。
实施例2
本发明的一个具体实施例2，公开了一种基于底电极平行向电压控制的SOT-MRAM的制造方法，如图3所示，包括：
S1、在电路片上生长铁电薄膜形成铁电薄膜层。
实施时，所述铁电薄膜层的材料为HfZrO或PZT，厚度为3～10nm。
具体的，所述铁电薄膜的生长方式为物理气相沉积和原子层沉积中的一种。
更具体的，可以采用物理气相沉积物理气相沉积(Physical Vapour Deposition，PVD)和原子层沉积(Atomic layer deposition，ALD)在电路片上生长HrZrO等与互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)兼容的铁电薄膜。
具体的，将所述铁电薄膜层加工为方形，且使底电极位于铁电薄膜层中部，加工方式包括离子束刻蚀、反应离子刻蚀。可以理解的，将铁电薄膜层设置为方形，有助于器件的小型化发展，也便于后续的集成和产业化。
S2、在所述铁电薄膜层上生长底电极，所述底电极呈长条形。
具体的，可以采用分子束外延生长或者采用磁控溅射的方式在铁电薄膜层上生长BiSn或SnTe等拓扑绝缘体材料形成底电极，其厚度可以为3-10nm。可以理解的，在底电极中通入电流，由于强自旋轨道耦合效应产生自旋流，进而通过自旋流实现磁性自由层的磁向翻转。
S3、在所述底电极短边方向两侧的所述铁电薄膜层的两个边缘上沉积金属电极，且所述金属电极位于所在边缘中线的一侧。
具体的，可通过离子束刻蚀将金属电极刻蚀为长方形结构。
实施时，所述两个金属电极长度占所在铁电薄膜层边缘长度的一半。可以理解的，金属电极长度占所在铁电薄膜层边缘长度的一半可以使在向铁电薄膜层施加电压后让铁电薄膜层产生的应力的梯度较大，实现增加自旋流梯度的效果。
S4、在所述底电极上的中部形成隧道结。
实施时，所述在底电极上的中部形成隧道结，具体为：
在底电极上依次生长自由层、隧穿层和参考层；
对自由层、隧穿层和参考层进行离子束刻蚀，形成隧道结。
具体的，可以采用溅射的方式在底电极上依次生长磁性自由层、非磁性隧穿层和磁性参考层。更具体的，将自由层、隧穿层和参考层加工为圆柱形，使得所述隧道结呈圆柱形，且垂直于底电极上，在参考层上连接输出端。
实施时，还可以在隧道结的参考层上生长钉扎层，用于固化磁化方向；更进一步的，可以在最上层生长一层保护层，用于保护隧道结不受损害。
实施例3
本发明的一个具体实施例3，提供了一种SOT-MRAM的写入方法，根据实施例1中的SOT-MRAM，可进行相应的信息存储，具体为：
通过所述两个金属电极向所述铁电薄膜层输入第一电压，通过所述底电极两端向所述底电极层输入第二电压，通过控制所述第一电压和第二电压的正负，完成SOT-MRAM的写入。也就是说，在进行SOT-MRAM的写入时，在铁电薄膜层施加的第一电压正负确定时，可通过改变底电极施加的第二电压的正负将不同的数据写入；也可在底电极施加的第二电压的正负确定时，通过改变铁电薄膜层施加的第一电压的正负将不同的数据写入。
具体的，所述第一电压和第二电压的范围为-2～2V。应当注意的是，第一电压和第二电压的具体数值可根据实际应用中的要求分别进行选择确定。
示例性的，如图1所示，本实施例中的SOT-MRAM的两个金属电极设置在所在边缘中线的上侧，也就是底电极长边方向的上侧，将金属电极V3作为正电极，金属电极V4作为负电极，在金属电极V3和金属电极V4两端施加第一电压；将底电极左端作为正电极，底电极右端作为负电极，在底电极两端施加第二电压。
具体的，在铁电层未施加电压的情况下，底电极输入电压，不能引起磁矩的定向翻转，也就是说，此时写入的数据是“0”或“1”是随机的。向铁电层施加电压后，通过改变铁电层施加电压和底电极施加电压的正负，写入数据“0”或“1”，具体为：
当第一电压为正电压，第二电压为正电压，底电极左端到右端通正电流，使隧道结的自由层磁矩翻转，自由层的磁矩方向与参考层的磁矩方向相反，磁隧道结的电阻为高阻态，写入数据为“1”。
当第一电压为负电压，向第二电压为正电压，即底电极左端到右端通正电流，使隧道结的自由层磁矩翻转，自由层的磁矩方向与参考层的磁矩方向相同，磁隧道结的电阻为高阻态，写入数据为“0”。
当第一电压为正电压，向第二电压为负电压，即底电极左端到右端通负电流，使隧道结的自由层磁矩翻转，自由层的磁矩方向与参考层的磁矩方向相同，磁隧道结的电阻为低阻态，写入数据为“0”。
当第一电压为负电压，向第二电压为负电压，即底电极左端到右端通负电流，使隧道结的自由层磁矩翻转，自由层的磁矩方向与参考层的磁矩方向相反，磁隧道结的电阻为高阻态，写入数据为“1”。
综上所述，通过控制第一电压和第二电压的正负，即通过控制铁电薄膜层和底电极的施加电压方向，实现了SOT-MRAM的定向写入。
本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于底电极平行向电压控制的SOT-MRAM，其特征在于，包括：
铁电薄膜层，设置有两个金属电极，通过所述两个金属电极向铁电薄膜层施加第一电压；
底电极，位于所述铁电薄膜层之上并设置于所述铁电薄膜层中部，呈长条形，在所述底电极两端施加第二电压；
隧道结，位于所述底电极之上并设置于所述底电极中部；
其中，所述两个金属电极相对设置在所述铁电薄膜层相对的两个边缘上，并位于所在边缘中线的一侧，且所述两个边缘位于所述底电极短边方向的两侧，通过所述两个金属电极施加第一电压的方向与所述底电极长边方向平行；通过第一电压与第二电压的正负，控制磁化的定向翻转。
2.根据权利要求1所述的基于底电极平行向电压控制的SOT-MRAM，其特征在于，所述铁电薄膜层的材料为HfZrO或PZT，厚度为3～10nm。
3.根据权利要求1所述的基于底电极平行向电压控制的SOT-MRAM，其特征在于，所述金属电极材料为Al、Cu或者W，厚度为100～400nm。
4.根据权利要求1所述的基于底电极平行向电压控制的SOT-MRAM，其特征在于，所述第一电压和第二电压的范围为-2～2V。
5.根据权利要求1所述的基于底电极平行向电压控制的SOT-MRAM，其特征在于，所述隧道结包括由下至上依次层叠的自由层、隧穿层和参考层，其中，所述自由层与底电极连接。
6.根据权利要求1所述的基于底电极平行向电压控制的SOT-MRAM，其特征在于，所述隧道结为圆形、椭圆形或矩形。
7.一种基于底电极平行向电压控制的SOT-MRAM的制造方法，其特征在于，包括：
在电路片上生长铁电薄膜形成铁电薄膜层；
在所述铁电薄膜层上生长底电极，所述底电极呈长条形；
在所述底电极短边方向两侧的所述铁电薄膜层的两个边缘上沉积金属电极，且所述金属电极位于所在边缘中线的一侧；
在所述底电极上的中部形成隧道结。
8.根据权利要求7所述的基于底电极平行向电压控制的SOT-MRAM的制造方法，其特征在于，所述在底电极上的中部形成隧道结，具体为：
在底电极上依次生长自由层、隧穿层和参考层；
对自由层、隧穿层和参考层进行离子束刻蚀，形成隧道结。
9.根据权利要求7所述的基于底电极平行向电压控制的SOT-MRAM的制造方法，其特征在于，所述铁电薄膜层的材料为HfZrO或PZT，厚度为3～10nm。
10.根据权利要求8所述的基于底电极平行向电压控制的SOT-MRAM的制造方法，其特征在于，在进行离子束刻蚀前，在所述隧道结的参考层上还生长钉扎层，用于固化磁化方向。
CN202110453425.8A 2021-04-26 2021-04-26 基于底电极平行向电压控制的sot-mram及制造方法 Active CN113178518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110453425.8A CN113178518B (zh) 2021-04-26 2021-04-26 基于底电极平行向电压控制的sot-mram及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110453425.8A CN113178518B (zh) 2021-04-26 2021-04-26 基于底电极平行向电压控制的sot-mram及制造方法

Publications (2)

Publication Number Publication Date
CN113178518A CN113178518A (zh) 2021-07-27
CN113178518B true CN113178518B (zh) 2022-08-02

Family

ID=76926088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110453425.8A Active CN113178518B (zh) 2021-04-26 2021-04-26 基于底电极平行向电压控制的sot-mram及制造方法

Country Status (1)

Country Link
CN (1) CN113178518B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531884B (zh) * 2016-12-23 2019-04-30 中国科学院半导体研究所 电压控制磁随机存储单元、存储器及其构成的逻辑器件
US11476412B2 (en) * 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
CN111370571B (zh) * 2018-12-26 2022-09-20 中电海康集团有限公司 磁存储单元及sot-mram存储器
US11469371B2 (en) * 2019-08-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. SOT-MRAM cell in high density applications
CN110752288B (zh) * 2019-09-29 2022-05-20 华中科技大学 一种基于非易失器件阵列构造可重构强puf的方法

Also Published As

Publication number Publication date
CN113178518A (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US7352021B2 (en) Magnetic random access memory devices having titanium-rich lower electrodes with oxide layer and oriented tunneling barrier
US20180301266A1 (en) Magnetic structures having dusting layer
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US10439133B2 (en) Method and system for providing a magnetic junction having a low damping hybrid free layer
US20130005052A1 (en) Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
TWI791782B (zh) 磁性裝置、使用其的磁性記憶體及用於提供其的方法
WO2014011950A1 (en) Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
KR102169622B1 (ko) 메모리 소자
CN110010637B (zh) 一种自旋轨道矩磁阻式随机存储器及制备方法
WO2013130167A1 (en) Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
CN107534081B (zh) 存储器件
US10644226B2 (en) Method and system for engineering the secondary barrier layer in dual magnetic junctions
CN111613720B (zh) 一种磁性随机存储器存储单元及磁性随机存储器
KR20150015602A (ko) 메모리 소자
KR101636492B1 (ko) 메모리 소자
KR20200060090A (ko) 메모리 소자
KR101721618B1 (ko) 메모리 소자
US11063209B2 (en) Method and system for providing magnetic junctions utilizing oxygen blocking, oxygen adsorber and tuning layer(s)
JP7352930B2 (ja) 磁気素子、磁気メモリチップ、磁気記憶装置及び磁気素子の書き込み方法
US20180205009A1 (en) Method and system for providing a magnetic junction usable in spin transfer torque applications using a post-pattern anneal
US11763972B2 (en) Magnetic tunnel junction element with a robust reference layer
CN113224232B (zh) 基于底电极垂直向电压控制的sot-mram及制造、写入方法
US11706994B2 (en) Electric field controlled magnetoresistive random-access memory
CN113178518B (zh) 基于底电极平行向电压控制的sot-mram及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant