CN113162614A - 高速时钟滤波器及其方法 - Google Patents
高速时钟滤波器及其方法 Download PDFInfo
- Publication number
- CN113162614A CN113162614A CN202010974015.3A CN202010974015A CN113162614A CN 113162614 A CN113162614 A CN 113162614A CN 202010974015 A CN202010974015 A CN 202010974015A CN 113162614 A CN113162614 A CN 113162614A
- Authority
- CN
- China
- Prior art keywords
- voltage
- clock filter
- internal
- capacitor
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 10
- 230000008878 coupling Effects 0.000 claims abstract description 23
- 238000010168 coupling process Methods 0.000 claims abstract description 23
- 238000005859 coupling reaction Methods 0.000 claims abstract description 23
- 238000005070 sampling Methods 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 25
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 description 13
- 230000003595 spectral effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
Landscapes
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开一种时钟滤波器包含一环形振荡器。该环形振荡器包含按一环形拓扑串接的多个反相器，用来输出包含一第一内部电压与一第二内部电压的多个内部电压。该时钟滤波器进一步包含一耦合电路、一取样电路以及一电流源。该耦合电路用来将一输入电压耦合至该第一内部电压。该取样电路用来依据该输入电压取样该第二内部电压，以输出一控制电压。该电流源用来依据该控制电压输出一偏压电流。本发明的时钟滤波器适用于高速应用，且不需要电感而能节省成本。
Description
技术领域
本公开涉及时钟滤波器，尤其涉及适用于高速应用的时钟滤波器。
背景技术
如同本技术领域人员所知，一时钟是一电压信号往复地于一低准位与一高准位之间变换(toggling)。一时钟的频率量化了(quantifies)该变换发生得有多频繁。一时钟的频谱包含一基础频率的一基础频谱成分(fundamental spectral component)以及多个谐波。在许多场合，该频谱可能进一步包含其它频谱成分，这指的是寄生基调(spurioustones)，而寄生基调通常是不想要的。一时钟滤波器是一种电路，用来减少一时钟的寄生基调。一现有技术的时钟滤波器是根基于使用一带通滤波器调频至该基础频率。对数十亿赫兹(multi-giga-Hertz)基础频率的高速时钟而言，一带通滤波器需要一共振腔，该共振腔通常是用一LC(其代表电感电容)网络来实现，而电感是一种昂贵的电路元件。
鉴于上述，本技术领域需要一种时钟滤波器，其适用于高速应用且不需要电感。
发明内容
依据本公开的一实施例，一种时钟滤波器包含：一环形振荡器，包含按一环形拓扑串接的多个反相器，用来输出包含一第一内部电压与一第二内部电压的多个内部电压；一耦合电路，用来将一输入电压耦合至该第一内部电压；一取样电路，用来依据该输入电压取样该第二内部电压，以输出一控制电压；以及一电流源，用来依据该控制电压输出一偏压电流。
依据本公开的一实施例，一种方法包含下列步骤：纳入一环形振荡器，其包含按一环形拓扑串接的多个反相器，该环形振荡器用来依据一偏压电流输出包含一第一内部电压与一第二内部电压的多个内部电压；使用一耦合电路以将一输入电压耦合至该第一内部电压；依据该输入电压取样该第二内部电压，以建立一控制电压；以及纳入一电流源以依据该控制电压输出该偏压电流。
有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
图1依据本公开的一实施例显示一时钟滤波器的一示意图；以及
图2依据本公开的一实施例显示一方法的一流程图。
符号说明
100：时钟滤波器
110：耦合电路
111：电容
120：环形振荡器
121、122、123：反相器
121N、122N、123N：NMOS晶体管
121P、122P、123P：PMOS晶体管
129：密勒电容
130：取样电路
131：NMOS晶体管
132：并联电容
140：电流源
141：PMOS晶体管
150：反相器
150N：NMOS晶体管
150P：PMOS晶体管
VI：内部电压
V1、V2、V3：内部电压
VC：控制电压
VO：输出电压
IB：偏压电流
VDD：电源供应节点
210、220、230、240：步骤
具体实施方式
本公开是针对时钟滤波器。尽管本说明书公开了可视为实施本发明的优选范例的本公开的多个实施例，但本发明可通过多种方式被实施，不限于后述的特定范例，也不限于用来实现所述特定范例的技术特征的特定方式。在其它例子中，本领域人员所熟知的细节未被显示或说明，以避免妨碍呈现本公开的观点。
本技术领域技术人员可了解本公开所使用的与微电子相关的用语及基本概念，如“电压”、“电流”、“电源/功率(power)”、“CMOS(互补式金属氧化物半导体)”、“NMOS(N通道金属氧化物半导体)晶体管”、“PMOS(P通道金属氧化物半导体)晶体管”、“电感”、“电容”、“带通滤波器(band-pass filter)”、“频谱”、“频率”、“谐波(harmonics)”、“振荡器”、“环形振荡器(ring oscillator)”、“反相器”、“缓冲器”、“耦合”、“AC(交流)耦合”、“DC(直流)耦合”、“低通滤波器”、“开关”以及“负反馈”。类似这样的用语是用于微电子的文章中，且与其相关的概念对本领域技术人员而言是显而易知的，故它们的细节于此不再赘述。
本领域技术人员当能识别电容符号与接地符号，也能识别MOS(金属氧化物半导体)晶体管符号包括PMOS晶体管符号与NMOS晶体管符号，并能识别所述晶体管的“源极”、“栅极”、与“漏极”。本领域技术人员能够读懂包含电容、NMOS晶体管与PMOS晶体管的一电路的示意图，且不需要关于该示意图中二晶体管是如何相连的冗余说明。本领域技术人员也能够了解各种单位如GHz(十亿赫兹)、微米(μm)、纳米(nm)以及毫微微法拉(femto-Farad,fF)。
本公开中，一“信号”是指携带有某个信息的一“电压”或一“电流”。
本公开的表达是基于工程上的观点。举例来说，“X等于Y”表示“X与Y之间的差异小于一特定的工程误差”；“X甚小于Y”表示“X除以Y所得到的值小于一工程误差”；以及“X为零”表示“X小于一特定的工程误差”。
本公开中，“VDD”表示一电源供应节点。
图1显示依据本公开的一实施例所示出的一时钟滤波器100的示意图。时钟滤波器100包含一环形振荡器120、一耦合电路110、一取样电路130以及一电流源140。环形振荡器120包含按一环形拓扑串接(cascaded in a ring topology)的多个反相器，且用来依据一偏压电流IB输出多个内部电压(例如：如图所示，三个反相器121、122、123分别输出三个内部电压V1、V2、V3)。耦合电路110用来将一输入电压VI耦合至环形振荡器120的一第一内部电压(例如：V3)。取样电路130用来依据该输入电压VI取样环形振荡器120的一第二内部电压(例如：V2)，以输出一控制电压VC。电流源140用来依据该控制电压VC输出该偏压电流IB。该输入电压VI是一时钟，该时钟具有一基础频率的一基础频谱成分(fundamental spectralcomponent)，并带有多个谐波，但可能也含有实施者不想要的一寄生基调(spurioustone)。环形振荡器120是用来实现一时钟滤波功能，从而一内部电压(例如：V1、V2或V3)会是一时钟，其具有同样基础频率的一基础频谱成分(如同该输入电压VI中的成分)，但含有微弱许多的寄生基调。
一般的环形振荡器以及一实施例比如环形振荡器120(除了密勒(Miller)电容129这部分，密勒电容129将被说明于后)为已知的现有技术，故其细节于此不再赘述。作为一振荡器，环形振荡器120具有一振荡功用带有一固有振荡频率(inherent oscillationfrequency)，该固有振荡频率相依于该偏压电流IB：一较大(较小)的偏压电流IB会导致一较高(较低)的固有振荡频率。该偏压电流IB按一闭回路方式被调整，从而该固有振荡频率会与该输入电压VI的基础频率相同；据上所述，对该输入电压VI的基础频谱成分而言，耦合至环形振荡器120的行为是同步于(synchronous to)环形振荡器120的固有振荡；因此，该基础频谱成分可高效率地耦合至环形振荡器120，并于所述内部电压(亦即：V1、V2与V3)中保有强度。另一方面，对该输入电压VI中的寄生基调而言，耦合至环形振荡器120的行为是不同步于(asynchronous to)环形振荡器120的固有振荡；因此，该寄生基调无法有效地耦合至环形振荡器120，从而它会于所述内部电压(亦即：V1、V2与V3)中失去影响力(diminish)。该时钟滤波功能因此被实现。
取样电路130包含一NMOS晶体管131与一并联电容(shunt capacitor)132，NMOS晶体管131作为一开关，而并联电容132作为一低通滤波器。电流源140包含一PMOS晶体管141；当该控制电压VC上升(下降)时，该偏压电流IB减少(增加)。当环形振荡器120的固有振荡频率过高(低)而导致V2的时序过早(迟)时，取样电路130会取样到过多(少)的V2的脉冲，从而该控制电压VC会上升(下降)并引起该偏压电流IB减少(增加)，以及降低(升高)环形振荡器120的固有振荡频率。依据上述方式，一负反馈机制被建立，并以一闭回路方式来调整该偏压电流IB，使得环形振荡器120的固有振荡频率与该输入电压VI的基础频率相同。
于一实施例中，时钟滤波器100进一步包含一反相器150，用来接收V3以及输出一输出电压VO。反相器150作为一输出缓冲器。于另一实施例中(未显示于图)，反相器150接收V1而非V3。于又一实施例中(未显示于图)，反相器150接收V2而非V3。通常而言，反相器150接收环形振荡器120的内部电压的其中之一，并输出该输出电压VO。
反相器121(122、123、150)包含NMOS晶体管121N(122N、123N、150N)以及PMOS晶体管121P(122P、123P、150P)。反相器为本技术领域技术人员所熟知，故其细节在此省略。
于图1的实施例中，耦合电路110包含一电容111，这是AC(交流)耦合的一实施例。于一替代实施例中(未显示于图但对本领域技术人员而言是显而易见的)，电容111被一电阻取代，这是DC(直流)耦合的一实施例。
于一情境中，环形振荡器120的一可行的固有振荡频率高于该输入电压VI的基础频率；在适用于上述情境的一实施例中，一密勒(Miller)电容129被插置(inserted)，用来耦合反相器122的输入(V1)与输出(V2)。“密勒电容”的概念为本领域技术人员所熟知，故其细节在此省略。密勒电容129用来让环形振荡器120得以具有一够低的固有振荡频率。
于一范例性而非限制性的实施例中：时钟滤波器100是一单片(monolithic)集成电路，是通过28纳米CMOS工艺而制造于一硅基板上；该输入电压VI的基础频率为3.2GHz；VDD为1.05V；电容111的电容值为12fF；NMOS晶体管121N的宽/长比为1μm/150nm；PMOS晶体管121P的宽/长比为1.3μm/150nm；NMOS晶体管122N的宽/长比为1μm/60nm；PMOS晶体管122P的宽/长比为1.3μm/60nm；NMOS晶体管150N的宽/长比为1μm/30nm；PMOS晶体管150P的宽/长比为1.3μm/30nm；NMOS晶体管131的宽/长比为1μm/30nm；密勒电容120的电容值为12fF；电容132的电容值为500fF；以及PMOS晶体管141的宽/长比为64μm/30nm。
如图2的流程图200所示，依据本公开的一实施例的一方法包含下列步骤：(step210)纳入一环形振荡器，其包含按一环形拓扑串接的多个反相器，该环形振荡器用来依据一偏压电流输出多个内部电压，包含一第一内部电压与一第二内部电压；(step 220)使用一耦合电路以将一输入电压耦合至该第一内部电压；(step 230)依据该输入电压取样该第二内部电压，以建立一控制电压；以及(step 240)纳入一电流源以依据该控制电压输出该偏压电流。
由于本领域技术人员能够参酌前述装置实施例的公开来了解本方法实施例的细节与变化，亦即前述装置实施例的技术特征均可合理应用于本方法实施例中，因此，在不影响本方法实施例的公开要求与可实施性的前提下，重复及冗余的说明在此省略。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。
Claims (10)
1.一种时钟滤波器，包含：
一环形振荡器，包含按一环形拓扑串接的多个反相器，用来输出包含一第一内部电压与一第二内部电压的多个内部电压；
一耦合电路，用来将一输入电压耦合至该第一内部电压；
一取样电路，用来依据该输入电压取样该第二内部电压，以输出一控制电压；以及
一电流源，用来依据该控制电压输出一偏压电流。
2.如权利要求1所述的时钟滤波器，其中该取样电路包含一开关与一电容。
3.如权利要求2所述的时钟滤波器，其中该开关受控于该输入电压，并用来依据该输入电压将该第二内部电压取样至该电容。
4.如权利要求3所述的时钟滤波器，其中该控制电压是位于该电容的一电压。
5.如权利要求1所述的时钟滤波器，其中该耦合电路包含一电容。
6.如权利要求1所述的时钟滤波器，其中该耦合电路包含一电阻。
7.如权利要求1所述的时钟滤波器，其中该环形振荡器包含一密勒电容，所述密勒电容插置于所述多个反相器中的一反相器的一输入端与一输出端之间。
8.如权利要求1所述的时钟滤波器，进一步包含一输出缓冲器。
9.如权利要求8所述的时钟滤波器，其中该输出缓冲器包含一反相器，该反相器用来接收所述多个内部电压的其中之一以及输出一输出电压。
10.如权利要求1所述的时钟滤波器，其中该电流源包含一P通道金属氧化物半导体晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/748,883 | 2020-01-22 | ||
| US16/748,883 US10686429B1 (en) | 2020-01-22 | 2020-01-22 | High-speed clock filter and method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113162614A true CN113162614A (zh) | 2021-07-23 |
Family
ID=71075040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010974015.3A Pending CN113162614A (zh) | 2020-01-22 | 2020-09-16 | 高速时钟滤波器及其方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10686429B1 (zh) |
| CN (1) | CN113162614A (zh) |
| TW (1) | TWI749758B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI789114B (zh) * | 2021-11-12 | 2023-01-01 | 新唐科技股份有限公司 | 時脈濾波裝置、時脈濾波器與脈波產生器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064824A (zh) * | 2010-11-19 | 2011-05-18 | 长沙景嘉微电子有限公司 | 具有轨到轨电压调节范围的高速高带宽vco延迟单元 |
| CN202617065U (zh) * | 2012-02-28 | 2012-12-19 | 无锡芯骋微电子有限公司 | 一种能抑制电源噪声的低电压压控振荡器 |
| CN103532555A (zh) * | 2013-10-23 | 2014-01-22 | 电子科技大学 | 基于压控振荡器的电压比较器 |
| CN104579319A (zh) * | 2014-04-22 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 多相位时钟生成器 |
| CN205081765U (zh) * | 2015-07-01 | 2016-03-09 | 意法半导体(中国)投资有限公司 | 振荡器电路 |
| US20170141779A1 (en) * | 2015-11-17 | 2017-05-18 | Mediatek Inc. | Clock data recovery apparatus and method capable of reducing more noise as well as tracking larger frequency offsets |
| CN110719102A (zh) * | 2019-10-23 | 2020-01-21 | 杭州士兰微电子股份有限公司 | 振荡电路及时钟电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952892A (en) * | 1997-09-29 | 1999-09-14 | Lsi Logic Corporation | Low-gain, low-jitter voltage controlled oscillator circuit |
| JP4794067B2 (ja) * | 2001-05-24 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 内部クロック発生回路 |
| JP4158465B2 (ja) * | 2002-09-10 | 2008-10-01 | 日本電気株式会社 | クロック再生装置、および、クロック再生装置を用いた電子機器 |
| WO2007072549A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 発振器 |
| US7642867B2 (en) * | 2007-03-29 | 2010-01-05 | Integrated Device Technology, Inc. | Simple technique for reduction of gain in a voltage controlled oscillator |
| US8432198B2 (en) * | 2010-09-10 | 2013-04-30 | Mediatek Inc. | Injection-locked phase-locked loop with a self-aligned injection window |
| US9401699B2 (en) * | 2013-11-26 | 2016-07-26 | Stmicroelectronics International N.V. | High frequency low-gain noise ring-type VCO oscillator leading to a low-noise/area PLL |
| KR102276893B1 (ko) * | 2015-09-24 | 2021-07-12 | 삼성전자주식회사 | 축차 근사 레지스터 아날로그 디지털 변환기와 이를 포함하는 반도체 장치 |
| US9673829B1 (en) * | 2015-12-02 | 2017-06-06 | Innophase, Inc. | Wideband polar receiver architecture and signal processing methods |
| CN110719088B (zh) * | 2018-07-13 | 2023-04-07 | 瑞昱半导体股份有限公司 | 时钟产生电路与混合式电路 |
-
2020
- 2020-01-22 US US16/748,883 patent/US10686429B1/en active Active
- 2020-09-09 TW TW109130944A patent/TWI749758B/zh active
- 2020-09-16 CN CN202010974015.3A patent/CN113162614A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064824A (zh) * | 2010-11-19 | 2011-05-18 | 长沙景嘉微电子有限公司 | 具有轨到轨电压调节范围的高速高带宽vco延迟单元 |
| CN202617065U (zh) * | 2012-02-28 | 2012-12-19 | 无锡芯骋微电子有限公司 | 一种能抑制电源噪声的低电压压控振荡器 |
| CN103532555A (zh) * | 2013-10-23 | 2014-01-22 | 电子科技大学 | 基于压控振荡器的电压比较器 |
| CN104579319A (zh) * | 2014-04-22 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 多相位时钟生成器 |
| CN205081765U (zh) * | 2015-07-01 | 2016-03-09 | 意法半导体(中国)投资有限公司 | 振荡器电路 |
| US20170141779A1 (en) * | 2015-11-17 | 2017-05-18 | Mediatek Inc. | Clock data recovery apparatus and method capable of reducing more noise as well as tracking larger frequency offsets |
| CN110719102A (zh) * | 2019-10-23 | 2020-01-21 | 杭州士兰微电子股份有限公司 | 振荡电路及时钟电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10686429B1 (en) | 2020-06-16 |
| TW202130117A (zh) | 2021-08-01 |
| TWI749758B (zh) | 2021-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6867656B2 (en) | Self-dividing oscillators | |
| Dai et al. | Design of low-phase-noise CMOS ring oscillators | |
| US7298183B2 (en) | High frequency divider circuits and methods | |
| KR100757856B1 (ko) | 소스 커플링을 이용한 차동 상보성 콜피츠 발진기 | |
| TW200843352A (en) | Oscillating apparatus and method for reducing phase noise of oscillating signal generated from oscillating apparatus | |
| US20060220754A1 (en) | Voltage controlled oscillator | |
| JP2007110504A (ja) | 半導体集積回路装置 | |
| US7724101B2 (en) | Crystal oscillator circuit with amplitude control | |
| KR100937402B1 (ko) | 넓은 발진 주파수 범위와 선형 특성을 갖는 전압 제어발진기 | |
| US20080315964A1 (en) | Voltage controlled oscillator using tunable active inductor | |
| CN113162614A (zh) | 高速时钟滤波器及其方法 | |
| US20080164954A1 (en) | Voltage controlled oscillator for controlling phase noise and method using the same | |
| US5936475A (en) | High-speed ring oscillator | |
| Ler et al. | Compact, High-$ Q $, and Low-Current Dissipation CMOS Differential Active Inductor | |
| JP2006510254A (ja) | 高周波電磁発振を発生させる発振器回路 | |
| Huq et al. | Relative design merits and trends in single-ended ring voltage controlled oscillators | |
| US11750199B2 (en) | Quadrature oscillator circuitry and circuitry comprising the same | |
| US6703905B2 (en) | Crystal oscillation circuit | |
| Hu et al. | A transformer-based inverted complementary cross-coupled VCO with a 193.3 dBc/Hz FoM and 13kHz 1/f 3 noise corner | |
| CN107800387B (zh) | 一种振幅控制电路及电感电容压控振荡器电路 | |
| US7843276B2 (en) | Oscillator | |
| Lai et al. | Dual-feedback GaN HEMT oscillator | |
| Noguchi et al. | A 25-Gb/s 13 mW clock and data recovery using C 2 MOS D-flip-flop in 65-nm CMOS | |
| KR101085205B1 (ko) | 트랜스포머 기반의 전압 제어 발진기 | |
| TW202308292A (zh) | 具有大電壓擺幅的差分晶體振盪器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |