CN113161218A - 用于蚀刻设备的边缘环、蚀刻设备及方法 - Google Patents

用于蚀刻设备的边缘环、蚀刻设备及方法 Download PDF

Info

Publication number
CN113161218A
CN113161218A CN202110080311.3A CN202110080311A CN113161218A CN 113161218 A CN113161218 A CN 113161218A CN 202110080311 A CN202110080311 A CN 202110080311A CN 113161218 A CN113161218 A CN 113161218A
Authority
CN
China
Prior art keywords
edge ring
difference
semiconductor wafer
potential
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110080311.3A
Other languages
English (en)
Inventor
林鸿彬
殷立钊
陈世宗
杨裕隆
王盈杰
黄秉恺
叶书佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113161218A publication Critical patent/CN113161218A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明实施例涉及用于蚀刻设备的边缘环、蚀刻设备及方法。根据本发明的一些实施例，一种设备包含：腔室；基座，其经配置以在所述腔室中接收及支撑半导体晶片；及边缘环，其安置于所述基座上方。所述边缘环包含：第一部分，其具有第一顶面；第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面；及凹槽，其界定于所述第一部分中。所述第二顶面在所述半导体晶片下方。所述凹槽具有深度，且所述基座与所述凹槽的内表面之间的距离大体上等于所述凹槽的所述深度。

Description

用于蚀刻设备的边缘环、蚀刻设备及方法
技术领域
本发明实施例涉及用于蚀刻设备的边缘环、蚀刻设备及方法。
背景技术
半导体装置用于例如(例如)个人计算机、蜂窝式电话、数码相机及其它电子装备的各种电子应用中。通常通过在半导体衬底上方循序沉积例如绝缘或电介质层、导电层及半导体层的材料层且使用光刻及蚀刻工艺图案化各种材料层以在其上形成电路组件及元件来制造半导体装置。
蚀刻工艺包含湿式蚀刻，其中使一或多种化学试剂(也称为蚀刻剂)与衬底或层直接接触。另一蚀刻工艺是干式蚀刻，例如等离子体蚀刻、反应性离子(RI)蚀刻及反应性离子束蚀刻。在这些蚀刻工艺中的每一者中，将气体引入到反应腔室中且接着从气体产生等离子体。此可通过使用RF(射频)产生器将气体解离为离子、自由基及电子来完成。产生电场，且赋能电子撞击气体分子以形成额外离子、自由基及电子，额外离子、自由基及电子撞击更多气体分子，且等离子体因此最终变成自持的。等离子体中的离子、自由基及电子与材料反应而形成离开层表面的产物，且因此从衬底蚀刻材料。
发明内容
根据本发明实施例的实施例，一种用于蚀刻设备的边缘环包括：第一部分，其具有第一顶面；第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面；及凹槽，其界定于所述第一部分中。
根据本发明实施例的实施例，一种蚀刻设备包括：腔室；基座，其经配置以在所述腔室中接收及支撑半导体晶片；及边缘环，其安置于所述基座上方，其中所述边缘环包括：第一部分，其具有第一顶面；第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面，其中所述第二顶面在所述半导体晶片下方；及凹槽，其界定于所述第一部分中。
根据本发明实施例的实施例，一种用于处理半导体装置的方法包括：在设备中接收半导体晶片，其中所述设备包括腔室、经配置以支撑所述半导体晶片的基座、经配置以施加射频(RF)功率的第一电极及第二电极及所述基座的边缘上方的边缘环，其中所述边缘环包括：第一部分，其具有第一顶面，其中所述第一部分具有第一介电常数；第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面，其中所述第二部分具有所述第一介电常数；及第三部分，其安置于所述第一部分内，其中所述第三部分具有第二介电常数；及在所述半导体晶片上方产生等离子体鞘，其中所述等离子体鞘具有第一电势，所述边缘环具有所述半导体晶片的中心附近的第二电势及远离所述半导体晶片的所述中心的第三电势，所述第一电势与所述第二电势具有第一差，所述第一电势与所述第三电势具有第二差，且所述第二差小于所述第一差。
附图说明
从结合附图阅读的以下详细描述最好地理解本发明实施例的方面。应注意，根据行业标准做法，各种构件未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种构件的尺寸。
图1是说明根据本发明实施例的一或多个实施例的方面的蚀刻设备的示意图。
图2是说明根据本发明实施例的一或多个实施例的方面的边缘环的示意图。
图3是说明根据本发明实施例的一或多个实施例的方面的边缘环的示意图。
图4是说明根据本发明实施例的一或多个实施例的方面的边缘环的示意图。
图5是说明根据本发明实施例的一或多个实施例的方面的边缘环的第三部分的示意图。
图6A是根据本发明实施例的一或多个实施例的方面的边缘环的俯视图，图6B是沿图6A的线I-I'取得的横截面图，且图6C说明图6A中所展示的边缘环的一部分。
图7是表示根据本发明实施例的方面的蚀刻方法的流程图。
图8是说明根据本发明实施例的一或多个实施例的方面的用于在操作期间蚀刻的设备的一部分的示意图。
图9是说明根据本发明实施例的一或多个实施例的方面的设备中的操作期间的电势的图表。
具体实施方式
以下揭露提供用于实施所提供标的的不同特征的许多不同实施例或实例。下文将描述元件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成于第二构件上方或第二构件上可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复是为了简单及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，为便于描述，可在本文中使用例如“下面”、“下方”、“下”、“上方”、“上”及其类似者的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中所说明。空间相对术语除涵盖图中所描绘的定向之外，还希望涵盖装置在使用或操作中的不同定向。可依其它方式定向设备(旋转90度或依其它定向)，且还可因此解译本文中所使用的空间相对描述词。
如本文中所使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区域、层及/或区段，但这些元件、组件、区域、层及/或区段不应受限于这些术语。这些术语可仅用于使元件、组件、区域、层或区段彼此区分。除非内文清楚指示，否则本文中所使用的例如“第一”、“第二”及“第三”的术语不隐含序列或顺序。
在蚀刻腔室中执行干式蚀刻，蚀刻腔室通常具有接地腔室壁、定位成相邻于将电极与腔室内部分离的电介质层的电极、提供等离子体产生源气体的气体供应器、用于移除挥发性反应产物及未反应等离子体物种的气体移除机构及容纳受处理的晶片的边缘环。在一些实施例中，将例如高电压信号的电功率施加于电极以点燃腔室中的等离子体。腔室中等离子体的点火主要通过电极与源气体的静电耦合来完成。归因于施加于电极的高电压，腔室中产生电场。一旦经点燃，则等离子体由电磁感应效应持续，电磁感应效应与归因于施加于电极的交流电的时变磁场相关联。在一些比较实施例中，可发现用于蚀刻半导体晶片的反应物可与边缘环的表面材料或涂层反应，且因此可在高偏置电压处理方案中发生边缘环侵蚀。
边缘环是包围晶片以提供均匀电场及自由基流动型态的关键部分。边缘环还提供静电放电(ESD)保护。可发现边缘环侵蚀会对电场及自由基流动型态均匀性造成不利影响，且因此会降低蚀刻速率。因此，工艺性能可未达预期且不可预测。此外，缩短边缘环的使用寿命。
因此，本揭露提供一种边缘环及一种包含所述边缘环的设备，所述边缘环包含具有低介电常数(低k)材料的内部主体。在一些实施例中，具有低k材料的内部主体协助减小边缘环的电容以导致与侵蚀速率成比例的电容。因此，可维持蚀刻速率且工艺性能可保持可预测。此外，因为侵蚀速率降低，所以边缘环的使用寿命延长。
图1是说明根据本发明实施例的一或多个实施例的方面的蚀刻设备的示意图。蚀刻设备100包含腔室102。腔室102可为适合于分散蚀刻剂使得蚀刻剂可接触半导体晶片W的任何所要形状。如图1中所展示，腔室102可具有圆柱形侧壁及底部。然而，其不限于圆柱形形状，而是可利用例如中空方管、八角形形状或其类似者的任何其它合适形状。腔室102可由腔室外壳104界定，腔室外壳104包含可经受蚀刻工艺所涉及的化学物质及压力的任何合适材料。在一些实施例中，腔室外壳104可包含钢、不锈钢、镍、铝、这些的合金、这些的组合或其类似者。
蚀刻设备100包含经配置以在腔室102中接收及支撑半导体晶片W的基座106。基座106可使用静电(ESC)力、夹具、真空压力、这些的组合及其类似者来保持半导体晶片W。在一些实施例中，基座106可包含加热及冷却机构以在工艺期间控制半导体晶片W的温度。
在一些实施例中，腔室102可连接到由控制器110控制的真空泵108。真空泵108可用于将腔室102内的压力调整到所要压力。在一些实施例中，当蚀刻操作完成时，真空泵108可用于抽空腔室102以准备移除半导体晶片W。
蚀刻设备100包含经配置以施加射频(RF)功率的第一电极112及第二电极114。如图1中所展示，第一电极112可为安置于基座106中的下电极。第一电极112可耦合到下RF产生器116，由下RF产生器116电偏压，且在蚀刻操作期间由控制器110以RF电压控制。因此，第一电极112对进入蚀刻剂提供偏压且帮助将其点燃成等离子体。在一些实施例中，第一电极112还通过维持偏压来协助在蚀刻工艺期间维持等离子体且协助离子从等离子体加速朝向半导体晶片W。第二电极114可为耦合到上RF产生器118用作等离子体产生器的上电极。在一些实施例中，等离子体产生器可为变压器耦合等离子体产生器且可为(例如)线圈。上RF产生器118对由控制器110控制的第二电极114提供功率以在引入反应性蚀刻剂期间点燃等离子体。
尽管上文将第二电极114描述为变压器耦合等离子体产生器，但实施例不希望受限于变压器耦合等离子体产生器。确切来说，可利用产生等离子体的任何合适方法，例如感应耦合等离子体系统、磁增强反应性离子蚀刻、电子回旋共振、远端等离子体产生器或其类似者。所有这些方法完全希望包含于实施例的范围内。
蚀刻设备100包含喷淋头120、歧管122、蚀刻剂控制器124及蚀刻剂输送系统126，其可一起将一或多种气态蚀刻剂输送到腔室102。在一些实施例中，蚀刻剂输送系统126通过蚀刻剂控制器124及歧管122将各种所要蚀刻剂供应到腔室102。蚀刻剂输送系统126还可通过控制通过蚀刻剂输送系统的载体气体的流量及压力来协助控制一或多种蚀刻剂进入腔室102的流速。蚀刻剂输送系统126及腔室102可由控制器110控制，控制器110控制及调节各种蚀刻剂及载体气体引入到腔室102。
尽管未展示，但蚀刻剂输送系统126可包含多个蚀刻剂供应器。应了解，可包含任何合适数目个蚀刻剂供应器，例如期望用于蚀刻设备100内的各蚀刻剂一个蚀刻剂供应器。例如，在一些实施例中，可利用五种单独蚀刻剂及五个或更多个蚀刻剂供应器。尽管未展示，但蚀刻剂供应器中的每一者可为定位成接近腔室102或远离腔室102的容器，例如储气槽。在其它实施例中，蚀刻剂供应器可为独立制备及输送所要蚀刻剂的设施的部分。适合于所要蚀刻剂的任何源可用作蚀刻剂供应器，且所有这些源完全希望包含于实施例的范围内。
尽管未展示，但蚀刻剂输送系统126可包含载体气体供应器。载体气体供应器可供应可用于协助将各种所要蚀刻剂推送或“载送”到腔室102的所要载体气体或稀释剂气体。载体气体可为惰性气体或不与蚀刻剂本身或来自蚀刻剂反应的副产物反应的其它气体。例如，载体气体可为氮气(N2)、氦气(He)、氩气(Ar)、其组合或其类似者，但可利用其它合适载体气体。载体气体供应器或稀释剂供应器可为位于腔室102本地或腔室102远端的容器，例如储气槽。适合于载体气体的任何源可用作载体气体供应器，且所有这些源完全希望包含于实施例的范围内。在一些实施例中，通过蚀刻剂控制器124将蚀刻剂及载体气体引入到腔室102中，蚀刻剂控制器124控制到腔室、歧管122及喷淋头120中的输入。
如图1中所展示，喷淋头120安置于腔室102中。在一些实施例中，喷淋头120从歧管122接收各种蚀刻剂且协助将各种蚀刻剂分散到腔室102中。喷淋头120可经设计以均匀分散蚀刻剂以最小化可由不均匀分散引起的非所要工艺条件。在实施例中，喷淋头120可具有圆形设计，其具有围绕喷淋头120均匀分散的开口以允许将所要蚀刻剂分散到腔室102中。然而，适合于引入所要蚀刻剂的任何方法(例如使用输入口)可用于将所要蚀刻剂引入到腔室102中。
仍参考图1，在一些实施例中，蚀刻设备100进一步包含安置于腔室102中的至少一环组合件128及安置于环组合件128及基座106上方的边缘环130。在一些实施例中，环组合件128具有环形配置。此外，环组合件128围绕基座106安置且经配置以接收边缘环130。边缘环130是包围半导体晶片W以提供均匀电场及自由基流动型态的环形、可替换组件。边缘环130还提供静电放电(ESD)保护。
参考图1及图2，图2是根据本发明实施例的一或多个实施例的方面的边缘环130的横截面图。在一些实施例中，边缘环130包含第一部分132a及耦合到第一部分132a的第二部分132b。第一部分132a及第二部分分别具有环配置。在一些实施例中，第一部分132a的厚度大于第二部分132b的厚度。在一些实施例中，第一部分132a的宽度大于第二部分132b的宽度。第一部分132a具有第一顶面134a，第二部分132b具有第二顶面134b，且第二顶面134b低于第一顶面134a。因为第一部分132a具有环配置，所以第一顶面134a是环形顶面。类似地，因为第二部分132b具有环配置，所以第二顶面134b是环形顶面。如图1中所展示，在一些实施例中，第一顶面134a可高于半导体晶片W的顶面。在一些实施例中，第二顶面134b可低于半导体晶片W的底面。即，(第二部分132b的)第二顶面134b在半导体晶片W下方。在一些实施例中，耦合第一部分132a及第二部分132b的表面136垂直于第一顶面134a及第二顶面134b。在其它实施例中，耦合第一部分132a及第二部分132b的表面136是倾斜表面。
在一些实施例中，第一部分132a及第二部分132b是整体式的。在这些实施例中，边缘环130的第一部分132a及第二部分132b可由相对高导电性电极材料(例如碳化硅及硅)或电介质材料(例如石英)制成。可通过改变边缘环材料来调适通过等离子体的耦合度以在受处理的半导体晶片W的边缘处提供所要局部等离子体密度。例如，具有较低电容阻抗的碳化硅一般产生比硅更高的等离子体密度。石英及其它电介质对边缘等离子体密度具有较小影响。因此，第一部分132a及第二部分132b具有介电常数。例如，当使用碳化硅形成边缘环130时，第一部分132a及第二部分132b的介电常数是在约6.5到约10之间。当使用硅(例如本质(未掺杂)多晶硅)形成边缘环130时，第一部分132a及第二部分132b的介电常数是约11.9。当使用石英(例如本质(未掺杂)多晶硅)形成边缘环130时，第一部分132a及第二部分132b的介电常数是约3.8。
在一些实施例中，边缘环130包含界定于第一部分132a中的凹槽132c，如图2中所展示。在一些实施例中，凹槽132c的宽度小于第一部分132a的宽度，且凹槽132c的深度d小于第一部分132a的厚度。因此，第一部分132a的内表面通过凹槽132c暴露。如图2中所展示，第一部分132a具有与第一顶面134a对置的第一底面138a，第二部分132b具有与第二顶面134b对置的第二底面138b，且第一底面138a与第二底面138b对准且耦合到第二底面138b。如图1中所展示，在一些实施例中，基座106(或环组合件128)与平行于第一部分132a的第一顶面134a的内表面133之间的距离大体上等于凹槽132c的深度d。
图3是根据本发明实施例的一或多个实施例的方面的边缘环130的放大图。在一些实施例中，边缘环130进一步包含密封部件137。此外，密封部件137密封凹槽。因此，第三部分132c(例如中空部分)密封于第一部分132a及密封部件137内。在这些实施例中，第一部分132a的第一底面138a、第二部分132b的第二底面138b及密封部件137与环组合件128或基座106接触。在一些实施例中，至少第二底面138b与基座106接触。在一些实施例中，第三部分132c可包含空气。在其它实施例中，第三部分132c可包含真空压力。
应注意，第三部分132c可包含介电常数，其中第三部分132c的介电常数小于第一部分132a及第二部分132b的介电常数。例如，在实施例中，当第三部分132c容纳由第一部分132a及密封部件137密封的大气压空气时，在室温(25℃或77°F)，大气压空气的介电常数是约1.00059。当第三部分132c以真空压力密封时，第三部分132c的介电常数是约1，其小于第三部分132c密封有大气压空气时的介电常数。
图4是根据本发明实施例的一或多个实施例的方面的边缘环130的放大图。在一些实施例中，边缘环130进一步包含接收于凹槽中的第三部分132c。在这些实施例中，第三部分132c具有第三底面138c。第三底面138c与第一底面138a对准且耦合到第一底面138a，如图4中所展示。此外，第一底面138a、第二底面138b及第三底面138c与环组合件128或基座106接触。在一些实施例中，至少第二底面138b与基座106接触。在一些实施例中，第三部分132c的宽度小于第一部分132a的宽度，且第三部分132c的厚度小于第一部分132a的厚度。此外，第三部分132c的介电常数小于第一部分132a及第二部分132b的介电常数。例如，第三部分132c可包含空气物质、碳化硅或钇材料及其类似者。
图5是根据本发明实施例的一或多个实施例的方面的边缘环的第三部分的放大图。应注意，尽管图5中仅说明第三部分132c，但所属领域的技术人员可易于根据以上描述理解第一部分132a、第二部分132b及第三部分132c之间的空间关系。应理解，边缘环130的侵蚀速率与边缘环130的电势相关，且边缘环130的电势与边缘环130的电容成正比。此外，边缘环130的电容与第三部分132c的介电常数、第三部分132c的面积A及第三部分132c的厚度d相关，如公式(1)中所展示：
Figure BDA0002908993730000071
在一些实施例中，当第一部分132a及第二部分132b由碳化硅、硅或石英制成时，第三部分132c可包含具有小于第一部分132a及第二部分132b的介电常数的介电常数的材料。例如，第三部分132c可为由第一部分132a及密封部件137密封的中空部分，其中第三部分132c的介电常数是约1。在一些实施例中，可通过调整第三部分132c的面积A及/或厚度d来将电容调整到任何所要值。在一些实施例中，通过调整面积A及/或厚度d来引起包含第一部分132a、第二部分132b及第三部分132c的边缘环130的电容小于无第三部分的边缘环的电容。在一些实施例中，通过调整面积A及/或厚度d来引起边缘环130的第一部分132a的电容小于无第三部分的边缘环的电容。
参考图6A、图6B及图6C，图6A是根据本发明实施例的一或多个实施例的方面的边缘环130的俯视图，图6B是沿图6A的线I-I'取得的横截面图，且图6C说明图6A中所展示的边缘环的一部分。在一些实施例中，凹槽132c从第一部分132a的第一顶面134a延伸到第一部分132a的底面138a，使得第一部分132a具有框架状配置，如图6A中所展示。在一些实施例中，凹槽132c可将边缘环130分成外部部分132O及内部部分132I，如图6C中所展示。在一些实施例中，边缘环130进一步包含凹槽132c内的对准锚定器135，如图6A中所展示。对准锚定器135协助将边缘环130定位于环组合件128或基座106上。另外，对准锚定器135耦合外部部分132O及内部部分132I。
如上文所提及，边缘环130的侵蚀速率与边缘环130的电势相关，且边缘环130的电势与边缘环130的电容成正比。此外，边缘环130的电容与内部部分132I的电容C1、凹槽132c的电容C2及外部部分132O的电容C3相关，如公式(2)中所展示：
C＝C1+C2+C3 (2)
图7是表示根据本发明实施例的方面的用于处理半导体晶片的方法的流程图。在一些实施例中，处理包含蚀刻操作。用于处理半导体晶片的方法200包含在设备中接收半导体晶片W的操作202。蚀刻设备可包含上文所提及的蚀刻设备100。例如，蚀刻设备100可包含由腔室外壳104界定的腔室102、基座106、由控制器110控制的真空泵108、由控制器110控制的下RF产生器116电偏压的第一电极112、由控制器110控制的上RF产生器118电偏压的第二电极114、耦合到蚀刻剂控制器124的蚀刻剂输送系统126、歧管122及喷淋头120、包围基座106的环组合件128及边缘环130。用于处理半导体晶片的方法200进一步包含在半导体晶片W上方产生等离子体鞘的操作204。应注意，在一些实施例中，在操作204期间，等离子体鞘具有第一电势，边缘环具有半导体晶片的中心附近的第二电势及远离半导体晶片的中心的第三电势，第一电势与第二电势具有第一差，第一电势与第三电势具有第二差，且第二差小于第一差。
参考图1、图7及图8，在一些实施例中，在操作202中在蚀刻设备100中接收半导体晶片W。将半导体晶片W放置到基座106上。在一些实施例中，可通过使用环组128来至少部分引导半导体晶片W的放置以使半导体晶片W与基座106对准。在放置半导体晶片之后，可执行附接操作以保持半导体晶片W。
在一些实施例中，处理(例如蚀刻操作)可由控制器110引发。因此，通过蚀刻剂输送系统126、蚀刻剂控制器124、歧管122及喷淋头120将一或多种蚀刻剂气体及载体气体提供到腔室102中。在一些实施例中，可点燃等离子体，由下RF产生器116偏置下电极112以施加功率，且由上RF产生器118偏置上电极114以施加功率。
如图8中所展示，在操作204中，在半导体晶片W的表面上方产生电场及等离子体鞘(在图8中由标记为150的虚线表示)。电场及等离子体鞘150协助离子从等离子体移动及加速朝向半导体晶片W的表面，如图8中由箭头所展示。
请参考图8及图9。图8中所展示的等离子体鞘150在蚀刻操作期间具有电势，且等离子体鞘150的电势可经测量且如由图9中的线A所展示那样描绘。在一些实施例中，等离子体鞘150的电势可从晶片中心上方的点测量到晶片边缘上方的点。在一些实施例中，等离子体鞘150的电势可从半导体晶片W上方的区域外部的边缘环130上方的点测量，如图9中所展示。
边缘环130在蚀刻操作期间具有电势，且边缘环130的电势可经测量且如由图9中的线B所展示那样描绘。在一些实施例中，边缘环130的电势可从晶片中心上方的点测量到晶片边缘上方的点。在一些实施例中，边缘环130的电势可从半导体晶片W上方的区域外部的第一部分132a的边缘测量，如图9中所展示。在一些实施例中，最靠近晶片中心的边缘环130的电势可大体上等于蚀刻操作期间的半导体晶片W的电势。如图9中所展示，边缘环130的电势可从第二部分132b增大到第一部分132a。
仍参考图9，在一些实施例中，鞘150在晶片中心附近的电势与边缘环130在晶片中心附近的电势具有第一差D1。等离子体鞘150远离晶片中心的电势与边缘环130远离晶片中心的电势具有第二差D2。例如，边缘环130的第一部分132a上方的等离子体鞘150的电势与边缘环130远离晶片中心的第一部分132a的电势具有第二差D2。在一些实施例中，第二差D2小于第一差D1，如图9中所展示。在一些实施例中，第二差D2小于第一差D1。在一些实施例中，可界定第一差D1与第二差D2之间的差，且所述差可在第一差D1的约30％到第一差D1的约50％之间。
应理解，半导体晶片W的表面上的蚀刻操作的蚀刻速率与等离子体鞘150的电势与半导体晶片W的电势之间的差成正比。在一些实施例中，可通过调整半导体晶片W的电势来导引等离子体中的带电物种撞击半导体晶片W的表面且借此从其移除材料(例如原子)。类似地，边缘环130的表面上的蚀刻操作的蚀刻速率(也称为边缘环130的侵蚀速率)与等离子体鞘150的电势与边缘环130的电势之间的差成正比。
如上文所提及，边缘环130在晶片中心附近的点处的电势可大体上等于蚀刻操作期间的半导体晶片W的电势。因此，第一差D1可类似于等离子体鞘150的电势与半导体晶片W的电势之间的差。换句话说，在蚀刻操作期间，边缘环130对半导体晶片W的表面上的蚀刻速率无影响。
在一些实施例中，第二差D2小于第一差D1，且因此降低侵蚀速率。在一些实施例中，可发现第二差D2可足够大以引起第一部分132a附近的侵蚀速率降低，其中边缘环130未由半导体晶片W覆盖。因此可观察到，可降低侵蚀速率且不影响半导体晶片W的表面上的蚀刻操作的蚀刻速率。
在一些实施例中，可通过调整边缘环130的第一部分132a的电势来调整第二差D2，且可通过调整第一部分132a的电容来调整第一部分132a的电势。例如，通过增大第一部分132a的电容来增大第一部分132a的电势且减小第二差D2。如上文所提及，第二差D2可小于第一差D1。因此，降低未由半导体晶片W覆盖的第一部分132a的侵蚀速率。
如上文所提及，可通过选择低k电介质材料及/或通过调整边缘环130的第三部分132c的面积及/或厚度来调整边缘环130的第一部分132a的电容。换句话说，可通过选择低k电介质材料及/或通过调整边缘环130的第三部分132c的面积及/或厚度来降低侵蚀速率。
如上文所提及，第二差D2小于第一差D1，且第一差D1与第二差D2之间的差是在第一差D1的约30％到第一差D1的约50％之间。在一些比较方法中，当第一差D1与第二差D2之间的差小于第一差D1的约30％时，无法降低第一部分132a的侵蚀速率。因此，蚀刻速率会受影响，因此工艺性能会不可预测。此外，因为无法降低侵蚀速率，所以边缘环的使用寿命缩短。在一些替代方法中，当第一差D1与第二差D2之间的差大于第一差D1的约50％时，半导体晶片W的表面上的蚀刻操作的蚀刻速率会受不利影响。
因此，本揭露提供一种边缘环及一种包含所述边缘环的设备，所述边缘环包含具有低介电常数(低k)材料的内部主体。在一些实施例中，具有低k材料的内部主体协助减小边缘环的电容以导致与侵蚀速率成反比的电容。因此，可维持蚀刻速率且工艺性能可保持可预测。此外，由于降低侵蚀速率，因此边缘环的使用寿命延长。
在一些实施例中，提供一种用于蚀刻设备的边缘环。所述边缘环包含：第一部分，其具有第一顶面；第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面；及凹槽，其界定于所述第一部分中。
在一些实施例中，所述第一部分具有通过所述凹槽暴露的内表面。在一些实施例中，所述凹槽从所述第一部分的所述第一顶面延伸到所述第一部分的底面，使得所述第一部分具有框架状配置。
在一些实施例中，所述边缘环进一步包含接收于所述凹槽内的第三部分。在一些实施例中，所述第一部分及所述第二部分具有第一介电常数，且所述第三部分具有第二介电常数。在一些实施例中，所述第一介电常数大于所述第二介电常数。
在一些实施例中，所述第一部分包含密封所述凹槽的密封部件。在一些实施例中，所述凹槽包含密封于所述凹槽及所述密封部件内的空气。在一些实施例中，所述凹槽以真空压力密封。
在一些实施例中，提供一种蚀刻设备。所述设备包含：腔室；基座，其经配置以在所述腔室中接收及支撑半导体晶片；及边缘环，其安置于所述基座上方。在一些实施例中，所述边缘环包含：第一部分，其具有第一顶面；第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面；及凹槽，其界定于所述第一部分中。在一些实施例中，所述第二顶面在所述半导体晶片下方。在一些实施例中，所述凹槽具有深度，且所述基座与所述凹槽的内表面之间的距离大体上等于所述凹槽的所述深度。
在一些实施例中，所述边缘环进一步包含接收于所述凹槽中的第三部分。在一些实施例中，所述第一部分及所述第二部分具有第一介电常数，且所述第三部分具有第二介电常数。在一些实施例中，所述第二介电常数小于所述第一介电常数。在一些实施例中，所述边缘环进一步包含对准锚定器。在一些实施例中，所述第一部分具有与所述第一顶面对置的底面，所述第二部分具有与所述第二顶面对置且耦合到所述第一底面的第二底面，且所述第三部分具有与所述第一底面及所述第二底面对准的第三底面。在一些实施例中，至少所述第二底面与所述基座接触。
在一些实施例中，提供一种用于处理半导体装置的方法。所述方法包含以下操作。在设备中接收半导体晶片。在所述半导体晶片上方产生等离子体鞘。在一些实施例中，所述设备包含：腔室；基座，其经配置以支撑所述半导体晶片；第一电极及第二电极，其经配置以施加RF功率；及边缘环，其在所述基座的边缘上方。在一些实施例中，所述边缘环包含：第一部分，其具有第一顶面；第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面；及第三部分，其安置于所述第一部分内。在一些实施例中，所述第一部分及所述第二部分具有第一介电常数，且所述第三部分具有第二介电常数。在一些实施例中，所述等离子体鞘具有第一电势，所述边缘环具有所述半导体晶片的中心附近的第二电势及远离所述半导体晶片的所述中心的第三电势，所述第一电势与所述第二电势具有第一差，所述第一电势与所述第三电势具有第二差，且所述第二差小于所述第一差。
在一些实施例中，所述第二差小于所述第一差。在一些实施例中，差是在所述第一差与所述第二差之间，且所述差是在所述第一差D1的约30％到所述第一差的约50％之间。
在一些实施例中，所述第一部分及所述第二部分包含硅或石英。
在一些实施例中，所述第三部分包含大气压空气。在一些实施例中，所述第三部分经受真空压力。
上文概述若干实施例的特征，使得所属领域的技术人员可较好理解本发明实施例的方面。所属领域的技术人员应了解，其可易于将本揭露用作用于设计或修改用于实施相同目的及/或实现本文中所引入的实施例的相同优点的其它工艺及结构的基础。所属领域的技术人员还应认识到，这些等效建构不应背离本发明实施例的精神及范围，且其可在不背离本发明实施例的精神及范围的情况下对本文作出各种改变、替换及更改。
符号说明
100:蚀刻设备
102:腔室
104:腔室外壳
106:基座
108:真空泵
110:控制器
112:第一电极
114:第二电极
116:下射频(RF)产生器
118:上RF产生器
120:喷淋头
122:歧管
124:蚀刻剂控制器
126:蚀刻剂输送系统
128:环组合件/环组
130:边缘环
132a:第一部分
132b:第二部分
132c:凹槽/第三部分
132I:内部部分
132O:外部部分
133:内表面
134a:第一顶面
134b:第二顶面
135:对准锚定器
136:表面
137:密封部件
138a:第一底面
138b:第二底面
138c:第三底面
150:等离子体鞘
200:用于处理半导体晶片的方法
202:操作
204:操作
A:线
B:线
C1:电容
C2:电容
C3:电容
d:厚度/深度
D1:第一差
D2:第二差
W:半导体晶片。

Claims (1)

1.一种用于蚀刻设备的边缘环，其包括：
第一部分，其具有第一顶面；
第二部分，其耦合到所述第一部分且具有低于所述第一顶面的第二顶面；及
凹槽，其界定于所述第一部分中。
CN202110080311.3A 2020-02-10 2021-01-21 用于蚀刻设备的边缘环、蚀刻设备及方法 Pending CN113161218A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/786,400 US20210249232A1 (en) 2020-02-10 2020-02-10 Apparatus and method for etching
US16/786,400 2020-02-10

Publications (1)

Publication Number Publication Date
CN113161218A true CN113161218A (zh) 2021-07-23

Family

ID=76878644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110080311.3A Pending CN113161218A (zh) 2020-02-10 2021-01-21 用于蚀刻设备的边缘环、蚀刻设备及方法

Country Status (3)

Country Link
US (2) US20210249232A1 (zh)
CN (1) CN113161218A (zh)
TW (1) TW202131371A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078098A1 (en) * 2011-11-23 2013-05-30 Lam Research Corporation Multi zone gas injection upper electrode system
JP2021180283A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 載置台アセンブリ、基板処理装置および基板処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6039836A (en) * 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
KR100315088B1 (ko) * 1999-09-29 2001-11-24 윤종용 포커스 링을 갖는 반도체 웨이퍼 제조 장치
US8114245B2 (en) * 1999-11-26 2012-02-14 Tadahiro Ohmi Plasma etching device
JP2002198355A (ja) * 2000-12-26 2002-07-12 Tokyo Electron Ltd プラズマ処理装置
JP4676074B2 (ja) * 2001-02-15 2011-04-27 東京エレクトロン株式会社 フォーカスリング及びプラズマ処理装置
US7024105B2 (en) * 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
US8563619B2 (en) * 2007-06-28 2013-10-22 Lam Research Corporation Methods and arrangements for plasma processing system with tunable capacitance
JP2010278166A (ja) * 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
JP5654297B2 (ja) * 2010-09-14 2015-01-14 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP5970268B2 (ja) * 2012-07-06 2016-08-17 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
CN106548967B (zh) * 2015-09-18 2020-04-28 北京北方华创微电子装备有限公司 承载装置以及半导体加工设备
KR101729124B1 (ko) * 2015-10-16 2017-04-24 세메스 주식회사 지지 유닛, 기판 처리 장치 및 방법
KR20180035980A (ko) * 2016-09-29 2018-04-09 성균관대학교산학협력단 플라즈마 식각장치의 포커스 링
KR102581226B1 (ko) * 2016-12-23 2023-09-20 삼성전자주식회사 플라즈마 처리 장치
JP7204350B2 (ja) * 2018-06-12 2023-01-16 東京エレクトロン株式会社 載置台、基板処理装置及びエッジリング

Also Published As

Publication number Publication date
US20210249232A1 (en) 2021-08-12
TW202131371A (zh) 2021-08-16
US20220351948A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
EP1230668B1 (en) Plasma processing apparatus for producing uniform process rates
KR101094124B1 (ko) 균일한 프로세스 레이트를 발생시키는 안테나
KR100900595B1 (ko) 플라즈마 한정 및 유동 컨덕턴스 강화 방법 및 장치
EP1412963B1 (en) Antenna arrangement and plasma processing apparatus with such an arrangement
KR100394484B1 (ko) 플라즈마 처리 방법 및 장치
US20060175015A1 (en) Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US20220351948A1 (en) Method for treating semiconductor wafer
US6887341B2 (en) Plasma processing apparatus for spatial control of dissociation and ionization
WO2006135909A1 (en) Confined plasma with adjustable electrode area ratio
CN110880443B (zh) 等离子处理装置
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
CN110770880B (zh) 等离子处理装置
KR20210140927A (ko) 대면적 건식 식각처리 장치
US6432730B2 (en) Plasma processing method and apparatus
KR102553189B1 (ko) 기판 처리 장치
KR200426498Y1 (ko) 플라즈마 공정 챔버에서 이용하기 위한 프로세스 키트
CN115565840A (zh) 一种等离子体处理装置及处理方法
CN114899074A (zh) 等离子体处理装置
IL159935A (en) Method and apparatus for producing uniform process rates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210723