CN113131932A

CN113131932A - Adc失调电压和电荷注入消除技术

Info

Publication number: CN113131932A
Application number: CN201911391768.5A
Authority: CN
Inventors: 马松; 陆宇; 蒋乐乐; 沈立
Original assignee: Haian Xinrun Integrated Circuit Technology Co ltd; Haian Ic Technology Innovation Center; Shanghai Research Institute of Microelectronics of Peking University
Current assignee: Haian Xinrun Integrated Circuit Technology Co ltd; Haian Ic Technology Innovation Center; Shanghai Research Institute of Microelectronics of Peking University
Priority date: 2019-12-30
Filing date: 2019-12-30
Publication date: 2021-07-16

Abstract

本发明提供了一种新型全差分多阶增益ADC失调电压和电荷注入消除技术，以提高增益ADC的分辨精度和减小量化误差。其中所述失调电压和电荷注入消除电路，包括多阶增量ADC开关电容积分电路，此外还包括用于控制积分时序的两相不交叠时钟电路，其输出时钟给开关电容积分电路，控制积分模块的时序；此外还包括逻辑控制模块，用于控制整体电路的工作时序以及产生消除失调电压和电荷注入的特定时序；此外还包括低输入失调的全差分量化器，用于量化积分电压，并控制积分输入电压的选择；此外还包括数字滤波器，对量化器输出进行量化，产生对应的二进制输出；此外还包括模拟地产生电路，用来给全差分运放提供输出共模电位。

Description

ADC失调电压和电荷注入消除技术

技术领域

本发明涉及集成电路领域，尤其涉及全差分高精度增量ADC领域。

背景技术

随着物联网的兴起，多传感器综合以及传感信号智能处理已经成为一种趋势，迫切需要在传感器的模拟信号和微处理器数字接口之间实现一种高精度的数模转换电路。

一般来说，传感器信号的带宽不是很大(如压阻传感器、温度传感器、磁力传感器等)，且信号灵敏度小，因此一般采用增量ADC来对传感器信号进行量化。为了达到设计所需要的精度，增量ADC需要克服电源和时钟电路的干扰，同时还需要抑制运算放大器输入失调电压以及电荷注入效应的影响，否则很难达到预定的分辨率。

虽然已经存在一些技术可以达到消除输入失调电压和电荷注入效应影响，如预采样、输入信号翻转等，但是其控制时序相当复杂。而常规的斩波调制运放技术虽然可以消除运放输入失调和电荷注入效应，但是在增量ADC，尤其是对与两阶以及两阶以上的增量ADC，却不能起到很好的抑制作用，原因是由于高阶增量ADC的数字滤波器对量化输出的权重是不一样的，造成斩波调制的失调电压和电荷注入效应达不到预计的性能。本发明利用适当的时序设计，将整个积分周期分为三个部分，第一部分和第三部分均为正常的积分时序，积分时钟均一样。但是在第二部分消耗一个额外的积分周期，利用一个控制信号来完成运放差分输入和输出端口翻转的功能，使得输入失调和电荷注入造成的误差电压也翻转，这样可以很好的消除输入失调电压和电荷注入的影响，还大大的简化的控制时序和电路规模。

发明内容

本发明提供了新型全差分多阶增量ADC失调电压和注入消除技术。

本发明提供的新型全差分多阶增量ADC失调电压和注入消除技术，包括全差分多阶增量ADC积分电路，还包括两相非交叠时钟产生电路、逻辑控制模块、全差分低失调量化以及数字滤波器。逻辑控制模块积分周期划成三个部分：在第一部分对输入信号进行正常积分，在第二部分生成控制信号，翻转运算放大器的输入和输出，而后在第三部分接着对输入信号按常规时序进行积分，从而有效的抑制了消除失调电压和电荷注入的影响。

可选的，如图1所示，采样电容右侧的开关①、②、⑤、⑥比其左侧的开关提前导通或者关闭，从而减小电荷注入效用受输入信号点位的影响，使得电荷注入产生的误差电压在整个积分周期来讲可以认定为基本不变的；同样，由于传感信号转换时间一般比较短，一般在ms量级，因此运放输入失调电压可以认为在整个积分周期基本不变，这两个条件是本发明的新型失调电压和电荷注入消除技术的必要基础。

可选的，增量ADC积分电路采用全差分设计，不仅可以有效抑制电源和时钟跳变对输入信号的干扰，同时还可以增加输入信号的共模抑制比。

可选的，两相非交叠时钟电路产生两相非交叠时钟，同时接受时序控制模块的控制信号，调整时钟信号输出。

可选的，数字滤波部分在时序控制模块和时钟电路的控制下对m个量化器的输出进行滤波，产生对应的二进制输出。

可选的，全差分、低失调量化器可以减少电源和时钟跳变对输入信号的干扰，同时具有低失调的特性，能够减少ADC的量化误差。

可选的，增量ADC的阶数可以根据实际应用和量化时间要求来进行优化，理论上任意阶数都是可以的。

附图说明

图1为本发明设计的新型全差分多阶增量ADC失调电压和注入消除电路。

图2为本发明时钟电路输出时序简易示意图。

具体实施方式

这部分说明以m阶全差分增量ADC为例进行说明，其具体实施方式以及积分时序描述如下：

1、时序说明：两个周期的两相非交叠时钟组成一个积分周期，如图2所示，CLK1和CLK2为两相不交叠时钟，两个周期的CLK1和CLK2构成一个完整的积分周期。为了表述清楚，将一个完整的积分周期分成四个分周期，定义为IP_i，j，其中i代表第i个积分周期数，j代表该第i个积分周期的第j个分周期；同样，V_m[i，j]表示第m个积分运放在i个积分周期的第j个分周期结束时的差分输出。

2、积分电路说明：图1为两阶全差分增量ADC积分电路，①～⑩为受时钟信号以及复位信号控制的开关，其中⑨与⑩为复位开关。Vin+与Vin-为输入信号对应的差分输入端，Vref+与Vref-为ADC量化参考电压的差分输入端。控制逻辑模块产生控制逻辑时序控制开关选通，数字滤波器对量化器输出进行量化，产生对应的二进制输出。

3、复位时序：当控制逻辑模块产生复位信号的时候，开关⑨与⑩导通，积分电容放电，电路处于复位状态；只有当控制逻辑复位信号结束后，开关⑨与⑩断开，积分电路才开始进行积分，量化器和数字滤波器才开始正常工作。

4、积分时序：控制逻辑模块将总的积分时序分成三个部分：在第一部分对输入信号进行正常积分，在第二部分生成控制信号，翻转运算放大器的输入和输出，而后在第三部分接着对输入信号按常规时序进行积分，从而消除失调电压和电荷注入的影响。

在积分第一部分，总共进行i+m-1个周期积分，其中m为增量ADC的阶数。对于第一个积分器，其在第i个积分周期的第一个分周期Φ1，如图2，开关①和③导通，采样电容αC₁对输入信号进行采样；在在第一个积分周期的第二个分周期Φ2，开关②导通，将采样电容αC₁中的采样电荷转移到C₁中，同时在第二个分周期Φ2结束时判断第一个积分运放的差分输出电压的大小，如果V_i[1，2]＞0，则a_i＝1，否则，a_i＝-1；在第i个积分周期的第三个分周期Φ3，如果a_i＝1(a_i＝-1)，则开关②(④)和①导通，对-Vref(Vref)进行采样；在第i个积分周期的第四个分周期Φ4，如果a_i＝1(a_i＝-1)，则开关④(②)和②导通。当第i个积分周期结束后，其差分输出电压

其中V_ε1为第一个积分运放的输入失调电压和电荷注入效应一起等效到输入端的误差电压。

对于第2个积分运放，其在前1个积分周期一直处于复位状态，直到第2个积分周期开始才开始进行积分，积分时序和上述分析的第一个积分器的时序类似，当i+1个积分周期结束以后，第2个积分器的差分输出为

同样，对于第m个积分运放，其在前m-1个积分周期一直处于复位状态，直到第m个积分周期开始才开始进行积分，积分时序和上述分析的第一个积分器的时序类似，当i+m-1个积分周期结束以后，第m个积分器的差分输出为

其中F(a，b，....，Vref，i，m)表示输入信号相对Vref的量化输出对应的数值。

在积分的第二部分，控制逻辑产生一个翻转信号，使得所有的积分器里的运放输入和输出端口均进行翻转，使得各自的失调电压和电荷注入影响造成的误差电压变为原来的负值。同时，除了第m个积分器以外，其他所有的积分器积分电容进行复位。为了防止积分器运放工作状态混乱，在翻转周期时钟模块禁止输出，积分器两相非交叠时钟没有输出。同时，全差分运算放大器开关电容输出共模反馈模块的时钟频率加倍，直到输出共模电压稳定以后时钟频率回归正常，并向逻辑控制模块输出稳定信号，而后系统进入积分第三个模块。

在积分的第三部分，逻辑控制模块恢复时钟模块输出，积分器进入正常积分状态，时序依旧和第一部分一样，进行i+m-1个周期的积分。当第三部分经过i+m-1个积分周期以后，第m个积分器的差分输出为

从上式即可知道，所有的失调误差和电荷注入误差都被有效的消除了，对应的m阶2i+2m-1个周期的增量ADC对应的分辨率为

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种新型全差分多阶增益ADC失调电压和电荷注入消除技术，包括多阶增量ADC积分电路、两相不交叠时钟电路、整体逻辑控制电路以及全差分低失调量化器，其特征在于可以有效的消除输入失调电压和开关注入电荷对ADC分辨率的影响，从而提高增量ADC的量化精度。

2.如权利要求1所述的发生电路，其特征在于，增量ADC积分电路采用全差分设计，可以有效抑制电源和时钟跳变对输入信号的干扰，同时还可以增加输入信号的共模抑制比。

3.如权利要求1所述的发生电路，其特征在于，将积分周期划成三个部分，利用控制信号在特定的时序周期翻转运算放大器的输入和输出，从而有效的抑制输入失调和开关电荷注入对分辨率的影响。

4.如权利要求1所述的发生电路，其特征在于，两相非交叠时钟电路产生两相非交叠时钟，减小开关活动时引入的电荷注入效应。

5.如权利要求1所述的发生电路，其特征在于，数字滤波部分在时序控制模块和时钟电路的控制下对m个量化器的输出进行滤波，产生对应的二进制输出。

6.如权利要求1所述的发生电路，其特征在于，全差分、低失调量化器可以减少电源和时钟跳变对输入信号的干扰，同时具有低失调的特性，能够减少ADC的量化误差。

7.如权利要求1所述的发生电路，其特征在于，增量ADC的阶数可以根据实际应用和量化时间要求来进行优化，理论上任意阶数都是可以的。

8.如摘要附图1所述的发生电路，其特征在于，为了表述方便，摘要附图和说明附图只是两阶全差分增量ADC示意图，权利要求适用于任意阶全差分增量ADC。