CN113130657A - 晶体管及其制备方法 - Google Patents

晶体管及其制备方法 Download PDF

Info

Publication number
CN113130657A
CN113130657A CN201911392800.1A CN201911392800A CN113130657A CN 113130657 A CN113130657 A CN 113130657A CN 201911392800 A CN201911392800 A CN 201911392800A CN 113130657 A CN113130657 A CN 113130657A
Authority
CN
China
Prior art keywords
dipole
layer
transistor
gate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911392800.1A
Other languages
English (en)
Other versions
CN113130657B (zh
Inventor
王欣鹤
张志刚
唐建石
高滨
吴华强
钱鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201911392800.1A priority Critical patent/CN113130657B/zh
Publication of CN113130657A publication Critical patent/CN113130657A/zh
Application granted granted Critical
Publication of CN113130657B publication Critical patent/CN113130657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种晶体管及其制备方法。该晶体管包括:有源层、介质层、偶极子种子层和栅极。介质层设置在该有源层的表面上;偶极子种子层设置在该介质层的远离该有源层的表面上;栅极设置在该偶极子种子层的远离该介质层的表面上。根据本发明所提供的无结型场效应晶体管具备减少泄漏电流,降低静态功耗,提高器件性能的稳定性的技术效果。

Description

晶体管及其制备方法
技术领域
本发明涉及一种无结型场效应晶体管及其制备方法。
背景技术
传统的MOSFET在源与沟道以及漏与沟道之间包含两个PN结。在不加栅压的情况下,这两个PN结保证MOSFET有效的关断,同时当栅压超过阈值以后,沟道内的反型载流子可以促使源漏导通。为形成源漏与沟道之间的PN结,需要对源漏和沟道进行不同类型的掺杂,并在PN结附近形成极高的杂质浓度梯度。在杂质激活的过程中,源漏的杂质将向沟道中扩散,导致沟道有效尺寸的减小,以及随机掺杂波动等各类负面效应。为形成陡峭的PN结界面,需要采用快速退火等新技术激活杂质。尽管如此,杂质横向扩散效应仍然难以避免。随着集成电路工业在摩尔定律下的发展,器件尺寸逐渐缩小,当沟道长度缩小至5nm及以下时,传统MOSFET器件性能受源漏与沟道之间的PN结存在杂质横向扩散的问题影响愈加明显,已很难再通过优化退火条件来改善器件特性,将影响器件的正常工作。因此需要开发具有提高的栅控能力的新型器件结构以抑制短沟道等不良效应。
发明内容
本发明的实施例提供了一种无结型场效应晶体管及其制备方法,以解决现有技术中有效调制无结型场效应晶体管的有效功函数的问题。
本发明的至少一个方面提供了一种晶体管,包括:有源层;以及介质层,设置在所述有源层的表面上;偶极子种子层,设置在所述介质层的远离所述有源层的表面上;以及栅极,设置在所述偶极子种子层的远离所述介质层的表面上。
在一个实施例中,所述有源层的材料包括硅。
在一个实施例中,所述介质层的材料包括高K材料。
在一个实施例中,所述高K材料选自由以下材料构成的集合中的至少一个:HfO、HfAlO、HfZrO。
在一个实施例中,所述偶极子种子层包括二维材料层。
在一个实施例中,所述二维材料层的二维材料选自由以下材料构成的集合中的至少一个:MoS2、WS2、WSe2、MoSe2、石墨烯。
在一个实施例中,所述栅极的材料包括钨(W)、铜(Cu)、钼(Mo)、铬(Cr)、铱(Ir)、铂(Pt)或其合金中的至少一个。
在一个实施例中,所述偶极子种子层和所述栅极之间产生费米能级钉扎,使得所述晶体管的有效功函数增加第一增量。
在一个实施例中,所述偶极子种子层和所述介质层之间的界面中具有离子迁移并形成偶极子,使得所述晶体管的有效功函数增加第二增量。
在一个实施例中,所述晶体管的有效功函数的所述第一增量和所述第二增量之和的范围为0.1eV-0.7eV。
在一个实施例中,所述偶极子种子层的厚度小于2nm。
在一个实施例中,所述有源层包括:沟道区域,包括彼此相对的第一侧和第二侧,其中,所述介质层、所述偶极子种子层以及所述栅极设置在所述沟道区域之上;源极区域,设置在所述沟道区域的第一侧;以及漏极区域,设置在所述沟道区域的第二侧。
在一个实施例中,所述栅极包括至少两个子栅极。
在一个实施例中,所述介质层、所述偶极子种子层以及所述栅极至少部分环绕所述沟道区域。
在一个实施例中,对所述源极区域、所述漏极区域以及所述沟道区域的掺杂为相同掺杂类型的重掺杂。
在一个实施例中,所述源极区域、所述漏极区域以及所述沟道区域的掺杂类型均为N型。
本发明的另一个方面还提供了一种制备晶体管的方法,包括:提供有源层;在所述有源层之上沉积介质层;在所述介质层上提供偶极子种子层;以及在所述偶极子种子层上形成栅极。
在一个实施例中,在所述有源层上沉积所述介质层包括:通过原子层沉积技术在所述有源层的表面上形成所述介质层。
在一个实施例中,所述有源层包括沟道区域,在所述介质层上提供所述偶极子种子层包括:在所述介质层上形成光刻胶图案,其中,所述光刻图案露出所述介质层与所述有源层的沟道区域在垂直于所述有源层的表面的方向上相重叠的部分;利用聚合物辅助的湿法转移法将所述偶极子种子层至少转移到所述介质层被所述光刻胶图案露出的部分上;移除所述光刻胶图案并保留在所述介质层的被所述光刻胶图案露出的部分上的所述偶极子种子层。
在一个实施例中,在所述偶极子种子层上形成所述栅极包括:通过溅射法形成栅极层;从所述栅极层形成所述栅极。
在一个实施例中,移除所述光刻胶图案并保留在所述介质层的被所述光刻胶图案露出的部分上的所述偶极子种子层包括:在所述偶极子种子层上形成所述栅极之后,移除所述光刻胶图案。
在一个实施例中,在所述介质层上提供所述偶极子种子层包括:根据所述晶体管的有效功函数来选择所述偶极子种子层的厚度。
依据本发明的上述实施例的无结型场效应晶体管,其通过在介质层和栅极之间插入偶极子种子层的方式来调节栅极的有效金属功函数,在N型无结型场效应晶体管中,实现具有超高功函数的栅极来进行器件的关断,以减少源漏之间的泄漏电流,降低器件的静态功耗,提高器件性能的稳定性。从下面的详细描述中,本发明的其它方面和实施例将变得显而易见,当结合附图时,通过举例的方式说明本发明的原理。
附图说明
参考下面的附图描述了本公开的非限制性和非穷举的实施例,除非另有说明,其中贯穿各个附图相同附图标记指代相同部件。图中的组件并非按比例绘制,并且可能在比例外绘制以促进对本公开的实施例的理解的方便。
图1是示出根据本发明的实施例的示例晶体管的结构的沿沟道方向的截面示意图。
图2A是示出根据本发明的实施例的示例晶体管的偶极子种子层和介质层的局部放大的示意图。
图2B是示出根据本发明的实施例的示例晶体管的偶极子种子层和栅极的局部放大的示意图。
图3是示出根据本发明的实施例的示例晶体管的介质层、偶极子种子层和栅极结构的能带示意图。
图4是示出根据本发明的实施例的多栅晶体管的立体结构示意图。
图5是示出根据本发明的实施例的环栅晶体管的立体结构示意图。
图6是示出根据本发明的实施例的示例晶体管的制备方法的流程图。
图7A-7F是示出根据本发明的实施例的示例晶体管的形成过程的制备工艺示意图。
在下面的说明书中,参考了形成其一部分的附图,并且附图中以阐述其中实践本公开的特定示例性实施例的方式示出。足够详细地描述这些实施例,以使本领域技术人员能够实践本文所公开的概念,并且应当理解可进行对于各种所公开的实施例的修改,并且可采用其它实施例,而不背离本公开的范围。因此,下面的详细说明不认为是限制性含义。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
除非另作定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其它元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
无结型场效应晶体管(Junctionless Transistor,JLT)作为具有新型的栅极控制结构的晶体管被提出以应对传统金属氧化物半导体场效应晶体管(MOSFET)所面临的短沟道效应等问题。无结型场效应晶体管的源极区域和漏极区域以及沟道区域采用完全相同的掺杂,因此在晶体管的有源层中不存在PN结。因此,相对于传统金属氧化物半导体场效应晶体管,无结型场效应晶体管的工作原理为利用金属栅功函数(Work Function)来调节沟道的能带,进而控制沟通的导通或关断。具体而言,在无结型场效应晶体管中,当不对栅极施加电压时,在无结型场效应晶体管中的沟道区域中无法积累载流子,从而无法形成导电通道,使得晶体管处于关断的状态。而当对无结型场效应晶体管的栅极施加合适的电压时,可以使得其沟道区域的表面积累载流子,从而保证源极区域和漏极区域之间形成导电通道,以使得器件处于导通的状态。无结型场效应晶体管除了能够有效的保持沟道的长度,还能降低其加工工艺的成本并提升晶体管器件的整体性能。
由于无结型场效应晶体管利用金属栅功函数调节沟道能带,也即利用金属栅功函数来控制沟道区域的导通或关断,因此,本发明的发明人注意到,制作无结型场效应晶体管的关键在于如何开发新型的制作金属栅的工艺以及无结型场效应晶体管器件的新颖结构,以满足金属栅功函数对沟道能带的有效调制。
传统的金属氧化物半导体场效应晶体管的金属栅的费米面一般对应于硅的禁带中间位置,而对于无结型场效应晶体管,其金属栅需要具有极高或极低的功函数,从而使沟道位置的能带能够产生足够的弯曲。例如,对于N型晶体管,传统MOSFET的金属栅功函数大约为4.6eV,而对于无结型场效应晶体管,其金属栅功函数需要在5.2eV及以上。因此,如何选择新型的金属栅材料及制定相适应的加工工艺,从而获得极高或极低功函数的金属栅材料是开发无结型场效应晶体管所亟需解决的技术问题。
本发明的至少一个实施例提供一种晶体管及其制备方法。该晶体管包括:有源层、介质层、偶极子种子层和栅极。介质层设置在该有源层的表面上;偶极子种子层设置在该介质层的远离该有源层的表面上;栅极设置在该偶极子种子层的远离该介质层的表面上。
基于上述,在本发明实施例的中提供了一种新的无结型场效应晶体管的结构,该结构通过有效调制栅极的有效功函数,从而能够更有效地实现对器件的导通或关断的控制。因此,本发明实施例所提出的无结型场效应晶体管的结构具备减少泄漏电流,降低静态功耗,提高器件性能的稳定性等良好技术效果。
以下参照附图对根据本发明的至少一个实施例所提出的无结型场效应晶体管的结构及其制备方法进行详细描述。
图1是根据本发明的实施例的一种晶体管的结构,其示出了晶体管的沿沟道方向的截面示意图。如图1所示,该无结型场效应晶体管包括有源层101、介质层102、偶极子种子层103和栅极104。其中有源层101进一步包括沟道区域1011、源极区域1012以及漏极区域1013。
进一步参考图1,沟道区域1011对应于栅极104,例如为有源层101与栅极104彼此重叠的部分,例如图中有源层101与栅极104在有源层101上的正投影一致的部分,沟道区域1011包括彼此相对的第一侧和第二侧。在一个实施例中,源极区域1012和漏极区域1013可以中心对称地设置在沟道区域1011的两侧,即,源极区域1012可以设置在沟道区域1011的第一侧,并且漏极区域1013可以设置在沟道区域1011的第二侧。应当理解的是,这样的设置仅是为了说明的目的,同样地,源极区域1012可以设置在沟道区域1011的第二侧,并且漏极区域1013也可以设置在沟道区域1011的第一侧。此外,这样的设置使得沟道区域1011内的载流子能够在源极区域1012和漏极区域1013之间进行移动,从而使得载流子的移动方向形成为源极区域1012和漏极区域1013之间的沟道方向。
如图1所示,沟道区域1011位于有源层101的中间位置,并且沟道区域1011与源极区域1012和漏极区域1013相连。沟道区域1011、源极区域1012以及漏极区域1013由半导体材料一体形成。在一个实施例中,形成沟道区域1011、源极区域1012以及漏极区域1013的材料可以是IV族半导体材料,例如硅(Si)或锗(Ge)。形成上述有源层101的材料还可以是化合物半导体材料,例如锗锡(GeSn)、砷化镓(GaAs)或磷化钾(GaP)等化合物半导体材料。此外,可以在例如硅的半导体材料上通过扩散或离子注入等手段进行掺杂,使得沟道区域1011、源极区域1012以及漏极区域1013具有相同的掺杂类型。例如,在一个实施例中,可以通过在沟道区域1011、源极区域1012以及漏极区域1013的硅材料中掺杂磷(P)和/或砷(As)等材料,从而形成掺杂类型为N型的沟道区域1011、源极区域1012以及漏极区域1013。在本发明的一个实施例中,上述区域的掺杂浓度可以为大于1×1019cm-3。优选地,掺杂浓度可以在1×1019cm-3到1×1020cm-3之间,这样可以保证沟道区域1011、源极区域1012以及漏极区域1013具有相同类型和相同浓度的重掺杂。
当然,如果形成有源层101的半导体材料被选择为其它类型的半导体材料时,例如化合物半导体材料等,可以使用本领域技术人员公知的其它方式来获得N型有源层,其不在此赘述。
如图1进一步所示,在本发明实施例中,可以在有源层101的表面上形成介质层102。具体而言,介质层102可以形成在有源层101的沟道区域1011的表面上,由此作为栅绝缘层。如将在下面参考图4和图5进一步详细说明的,在一个实施例中,介质层102可以形成为覆盖沟道区域1011的任意一个或多个表面,以形成对沟道区域1011半包裹或全包裹的介质层102。
在本发明的至少一个实施例中,介质层102可以选用高K(高介电常数)材料来形成。这里,高介电常数材料指其介电常数大于氧化硅的介电常数的材料。在一个实施例中,形成介质层102的高K材料可以选自由以下材料构成的集合中的至少一个:HfO、HfAlO、HfZrO。仅为了说明的目的,在本发明的以下实施例中以介质层102由HfO(氧化铪)来形成的示例进行描述。此外,在本发明的一个实施例中,为了进行有效的隔离,所形成的介质层102的厚度可以在0.4nm-5nm的范围内。
如图1进一步所示,在本发明实施例中,在介质层102的远离有源层101的表面上设置偶极子种子层103。在一个实施例中,偶极子种子层103可以由二维材料形成。优选地,形成偶极子种子层103的二维材料可以是包括石墨烯等的碳基二维材料,或者可以是包括MoS2、WS2、WSe2、MoSe2等中的一个或多个的二维材料。应当理解的是,上述列举的二维材料仅是说明性的,也可以以其它具有二维晶格结构的二维材料来形成偶极子种子层此外,在一个实施例中,偶极子种子层103的厚度可以是一层或多层二维材料的厚度,并且可以根据所需要的金属栅有效功函数的范围来确定所需要形成的偶极子种子层103的相应厚度或二维材料的层数。在一个优选实施例中,所形成的偶极子种子层103的厚度可以不超过2nm,以避免出现偶极子种子层103的厚度过厚导致有效功函数降低的情况。
如图1进一步所示,在本发明的至少一个实施例中,在偶极子种子层103的远离介质层102的表面上设置栅极104。在一个实施例中,栅极104可以是金属电极,例如包括由钨(W)、铜(Cu)、钼(Mo)、铬(Cr)、铱(Ir)、铂(Pt)或其合金所形成的金属栅极。但是应当理解的是,上述列举的金属材料仅是说明性的,也可以其它常用的金属材料来形成栅极。此外,其它非金属材料也可以用于形成栅极,包括但不限于TiN。在一个优选实施例中,所形成的栅极104的厚度可以大于或等于100nm。
图2A是示出根据本发明的实施例的示例晶体管的偶极子种子层203和介质层202的局部放大的示意图。如图2A所示,由于当偶极子种子层203的二维材料与介质层202的氧化铪接触时,作为偶极子种子的二维材料,例如MoS2与氧化铪之间存在离子迁移,从而在偶极子种子层203和介质层202之间的界面处,因正负离子的相互作用产生部分偶极子205。进一步地,由于内部偶极子205之间的作用,在偶极子种子层203和介质层202之间的界面处形成内建电场,从而在内建电场的影响下引起能带的偏移,并且因此能够使得根据本发明的实施例的晶体管获得有效功函数的期望的增加。
图2B是示出根据本发明的实施例的示例晶体管的偶极子种子层203和栅极204的局部放大的示意图。偶极子种子层203的二维材料由于其自身的特性,即其结构为二维的表面,外界对于其本征性质将具有很大影响。因此,如图2B所示,在偶极子种子层203的二维材料与栅极204的金属材料接触时,由于例如界面缺陷以及悬挂键的存在,导致二维材料与金属界面之间产生费米能级钉扎效应。而进一步地在费米能级钉扎的作用下,根据本发明的实施例的晶体管能够实现金属栅有效功函数的期望的增加,从而提高栅极对于器件的控制能力,进而有效地改善泄露电流并提高静态功耗。
图3是示出如图1所示的晶体管的介质层、偶极子种子层和栅极结构的能带示意图。如图3所示,由于偶极子种子层303的插入,使得二维材料在介质层302和栅极304之间产生如上所述的效应,从而改变了整体的有效功函数Weff。具体而言,参照图3,在偶极子种子层203的二维材料与介质层202的氧化铪之间由于偶极子205的存在而产生的有效功函数的第一增量为ΔV1,并且在偶极子种子层203和栅极204的界面206处因费米能级钉扎而产生的有效功函数的第二增量为ΔV2。在一个实施例中,如上所述的晶体管的有效功函数的第一增量ΔV1和第二增量ΔV2之和,即整体有效功函数的增量可以在0.1eV-0.7eV的范围内。例如,对于N型晶体管,传统MOSFET的金属栅功函数大约为4.6eV,通过如上根据本发明实施例的实现方式,N型无结型晶体管的金属栅有效功函数可以达到4.7eV-5.3eV的范围,因此能够实现对于无结型晶体管的金属栅功函数需要在5.2eV以上的要求。而由于无结型晶体管实现了理想有效功函数的增加,其栅极对于晶体管器件的沟道区域的控制能力得到的提高,并因此有效改善了泄露电流。
此外,在本发明实施例中,无结型场效应晶体管可以实现为多种不同的结构。将在以下参考图4以及图5来详细描述如图1中的介质层102、偶极子种子层103、栅极104、沟道区域1011、源极区域1012以及漏极区域1013所形成的多种不同的结构。
图4是示出根据本发明的实施例的多栅无结型场效应晶体管400的结构示意图。参考图4,无结型场效应晶体管400包括有源层401,并且有源层401进一步包括位于中间的沟道区域4011(未示出)以及位于两侧的源极区域4012和漏极区域4013。在一个示例中,沟道区域4011、源极区域4012和漏极区域4013为长方体,并且均分别包括顶面以及相对的前后两个侧面。这里,,沟道区域4011、源极区域4012和漏极区域4013还可以形成为整体形状大致均匀的任何其它形状。如图所示,介质层402覆盖在沟道区域4011的顶面和前后两个侧面上,并且偶极子种子层403和栅极404依次覆盖在介质层402的顶面和前后两个侧面上,从而形成叠层的三栅结构,并且由此可以增强栅极404对沟道区域4011的控制能力。此外,在一个实施例中,源极区域4012还分别包括覆盖在其顶面以及前后两个侧面的源极介质层以及源极(未示出);相应地,漏极区域4013也分别包括覆盖在其顶面以及前后两个侧面的漏极介质层以及漏极(未示出)。在一个实施例中,沟道区域4011、源极区域4012和漏极区域4013的掺杂类型和掺杂浓度均相同,例如可以均为N型掺杂,并且掺杂浓度可以大于1×1019cm-3,并且优选地可以在1×1019cm-3到1×1020cm-3之间,从而形成三栅结构的无结型场效应晶体管。
在以上所描述的实现方式中,本发明的实施例所提供的无结型场效应晶体管,通过在沟道区域4011的三个侧面之上设置介质层402、偶极子种子层403和栅极404的叠层结构,从而能够增强栅极404对沟道区域4011的控制能力,有效改善器件受泄露电流的影响并提高器件的稳定性。此外,根据本发明实施例中的介质层402、偶极子种子层403和栅极404的叠层结构也可以仅覆盖沟道区域4011的任意两个侧面,从而形成双栅结构的无结型场效应晶体管,其也同样具备本发明中所描述的上述技术效果。
图5是示出根据本发明的实施例的环栅无结型场效应晶体管的结构500的示意图。参考图5,无结型场效应晶体管500包括有源层501,并且有源层501进一步包括位于中间位置的沟道区域5011,以及位于两侧的源极区域5012和漏极区域5013。在一个示例中,沟道区域5011、源极区域5012和漏极区域5013均为圆柱体。这里,沟道区域5011、源极区域5012和漏极区域5013还可以形成为其它形状,例如椭圆柱体等。介质层502环绕地覆盖在沟道区域5011的外侧表面上,并且偶极子种子层503和栅极504进一步依次环绕地覆盖在介质层502的外侧表面上,从而形成环栅结构。源极区域5012还分别包括设置在源极区域5012的外侧表面上的源极介质层以及源极(未示出);相应地,漏极区域5013还分别包括设置在漏极区域5013的外侧表面上的漏极介质层以及漏极(未示出)。在一个实施例中,沟道区域5011、源极区域5012和漏极区域5013的掺杂类型和掺杂浓度均相同,例如可以N型掺杂,并且掺杂浓度可以大于1×1019cm-3,并且优选地可以在1×1019cm-3到1×1020cm-3之间,从而形成环栅结构的无结型场效应晶体管。
通过上述实施例的描述可见,本发明实施例提供的无结型场效应晶体管,通过在沟道区域5011的外侧表面之上环绕地设置介质层502、偶极子种子层503和栅极504的叠层结构,以形成环栅结构,从而能够进一步增强栅极504对沟道区域5011的控制能力,有效地改善器件受泄露电流的影响并提高器件的稳定性。
在本公开的另一个实施中,栅极包括至少两个子栅极,例如该至少两个子栅极彼此独立或彼此电连接,由此形成多栅结构。
图6是示出根据本发明的实施例的无结型场效应晶体管的制备方法的流程示意图。参考图1所示,如图6所示,制备如图1的无结型场效应晶体管100的方法包括以下步骤:
步骤S60:提供有源层101;
步骤S61:在有源层101之上沉积介质层102;
步骤S62:在介质层102上提供偶极子种子层103;以及
步骤S63:在偶极子种子层103上形成栅极104。
图7A-7F是示出根据本发明的实施例的示例晶体管的形成过程的制备工艺示意图。根据本发明的实施例的无结型场效应晶体管采用后栅极(last-gate)工艺进行制备,根据该工艺所获得的无结型场效应晶体管具有功耗更低以及漏电更少的优势。根据本发明的实施例的后栅极工艺包括在形成栅极之前,先在所提供的衬底上形成源极区域和漏极区域以及其对应的源极和漏极。可以通过本领域技术人员所熟知的方法来形成上述源极和漏极以及相应的介质层,故不在本文中进行赘述。
以下根据图7A-7F来详细描述通过后栅极工艺来形成根据本发明的无结型场效应晶体管的制备过程。
如图7A所示,可以提供有源层101,有源层101可以包括沟道区域1011,源极区域1012以及漏极区域1013。需要说明的是,对于无结型场效应晶体管,例如,源极区域1012以及漏极区域1013与沟道区域1011在性质上没有区别,而沟道区域1011对应于栅极,受到栅极上施加的电压的控制。该有源层的示例如上所述。在一个实施例中,有源层101可以是硅基板。在以上环栅晶体管的实现方式中,沟道区域1011可以是硅纳米线。有源层101可以通过外延生长、电子束蒸镀、化学气相沉积(CVD)等方式的一种或多种来形成。如上所述,在形成栅极之前,可以通过对有源层101进行掺杂,从而形成相应的源极区域1012和漏极区域1013。如上所述,其掺杂浓度可以大于1×1019cm-3,并且优选地可以在1×1019cm-3到1×1020cm-3之间。
如图7B所示,可以在有源层101之上沉积介质层102。介质层102可以是由HfO、HfAlO、HfZrO中的一个或多个等组成的介质层。在一个实施例中,可以通过原子层沉积(ALD)技术在有源层101的表面上生长介质层102。然而,也可以使用任何其它技术来沉积介质层102,例如可以采用化学气相沉积(CVD)、等离子体增强化学气相沉积法(PECVD)等技术来沉积介质层102。此外,为了使得介质层102起到与栅极进行有效的隔离的作用,在一个实施例中,介质层102的厚度可以控制在0.4nm至5nm之间。
如图7C所示,在介质层102上提供偶极子种子层103之前,可以首先在介质层102上形成光刻胶107图案。光刻胶107可以为醛树脂类光刻胶,由酚醛树脂、感光剂、添加剂等组成。在一个实施例中,可以在介质层102之上采用旋转、流延或其它方法进行光刻胶107的涂覆。然后可以通过掩模对涂覆有光刻胶107的表面进行光刻。然后可以通过显影液来对曝光后的光刻胶107进行显影,得到光刻胶图案。从而使得光刻胶107图案露出介质层102与有源层的沟道区域1011在垂直于有源层的表面的方向上相重叠的部分,即保留位于沟道区域1011两侧表面上的光刻胶107的部分。在一个实施例中,在上述显影步骤之后,可以形成如图7C所示的结构。在一个实施例中,光刻胶107的厚度控制在0.3μm至5μm,其中优选2μm。此外,在一个实施例中,在介质层102上涂覆光刻胶107后,可以对光刻胶107进行热烘烤使之固化。
如图7D所示,可以在介质层102上转移偶极子种子层103。在一个实施例中,偶极子种子层103可以是由一个或多个二维材料层构成。组成二维材料层的二维材料可以是例如MoS2、WS2、WSe2、MoSe2、石墨烯。应当理解的是,该二维材料可以是具有二维晶体结构的任何二维材料。在一个实施例中,可以利用聚合物辅助的湿法转移法将二维材料层103以层位单位转移到介质层102的未被光刻胶107图案覆盖的部分,即转移到介质层102从光刻胶107图案中露出的部分上,如图7D所示。在一个实施例中,可以利用上述方法转移一层或多层的相同材料的二维材料层103。此外也可以转移一层或多层不同材料的二维材料或其一个或多个的组合。可以根据晶体管的有效功函数来选择偶极子种子层103的厚度,并进一步根据所选择的厚度来确定所需要转移的二维材料的层数。在一个优选实施例中,偶极子种子层103的厚度可以控制在2nm以内,从而避免出现偶极子种子层103的厚度过厚导致有效功函数降低的情况。
如图7E所示,在偶极子种子层103上形成栅极104。在本发明的实施例中,可以通过溅射法(Sputter)形成栅极104。具体而言,例如,可以使用溅射功率为300W并且溅射时间500s的方式来生长金属栅极层。从而在偶极子种子层103上以及光刻胶107表面上形成厚度约为100nm的金属栅极层,然后可以通过剥离(lift-off)等方式将光刻胶107以及光刻胶107表面上的金属栅极层去除,从而形成在偶极子种子层103上的栅极104。所形成的栅极的厚度为大于或等于100nm。
如图7F所示,在偶极子种子层上103形成栅极104之后,可以移除光刻胶图案以及其上的部分金属栅极层。例如通过在光刻胶107表面施加剥离液,从而使得光刻胶107以及其上的部分金属栅极层被剥离。
如前所述,根据以上工艺步骤形成的无结型场效应晶体管结构具有提高的金属栅有效功函数,从而能够改善栅极对于器件的控制能力,并有效减少泄露电流和提高静态功耗。
在上述实施例中,在形成了偶极子种子层103之后,没有移除光刻胶107图案,而是在形成栅极104之后,再将光刻胶107剥离。此外,在另一个实施例中,在形成了偶极子种子层103之后,移除光刻胶107图案,然后在偶极子种子层103上形成栅极层,然后对该栅极层进行图案化,由此得到形成在偶极子种子层103上的栅极。
需要说明的是,本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其它特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的,所以其源极、漏极在结构上可以是没有区别的。在本公开的至少一个实施例中,为了区分晶体管除栅极之外的两极,直接描述了其中一极为源极,另一极为漏极,所以本公开实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。因此,这些实现方式也是在本公开的保护范围内的。
本公开的实施例的晶体管可以用于各种适宜的电子装置,可以作为开关元件或驱动元件等,本公开的实施例对此不作限制。
虽然上文中已经用一般性说明及具体实施方式,对本公开作了详尽的描述,但在本公开实施例基础上,可以对之作一些修改或改进,这对本领域技术人员而言是显而易见的。因此,在不偏离本公开精神的基础上所做的这些修改或改进,均属于本公开要求保护的范围。

Claims (10)

1.一种晶体管,包括:
有源层;以及
介质层,设置在所述有源层的表面上;
偶极子种子层,设置在所述介质层的远离所述有源层的表面上;以及
栅极,设置在所述偶极子种子层的远离所述介质层的表面上。
2.如权利要求1所述的晶体管,其中,所述介质层的材料包括高K材料。
3.如权利要求1所述的晶体管,其中,所述偶极子种子层包括二维材料层。
4.如权利要求3所述的晶体管,其中,所述二维材料层的二维材料选自由以下材料构成的集合中的至少一个:MoS2、WS2、WSe2、MoSe2、石墨烯。
5.如权利要求1-4的任意一项中所述的晶体管,其中,所述偶极子种子层和所述栅极之间产生费米能级钉扎,使得所述晶体管的有效功函数增加第一增量。
6.如权利要求5所述的晶体管,其中,所述偶极子种子层和所述介质层之间的界面中具有离子迁移并形成偶极子,使得所述晶体管的有效功函数增加第二增量。
7.如权利要求6的任意一项中所述的晶体管,其中,所述晶体管的有效功函数的所述第一增量和所述第二增量之和的范围为0.1eV-0.7eV。
8.如权利要求1所述的晶体管,其中,所述有源层包括:
沟道区域,包括彼此相对的第一侧和第二侧,其中,所述介质层、所述偶极子种子层以及所述栅极设置在所述沟道区域之上;
源极区域,设置在所述沟道区域的第一侧;以及
漏极区域,设置在所述沟道区域的第二侧。
9.如权利要求8所述的晶体管,其中所述栅极包括至少两个子栅极。
10.一种制备晶体管的方法,包括:
提供有源层;
在所述有源层之上沉积介质层;
在所述介质层上提供偶极子种子层;以及
在所述偶极子种子层上形成栅极。
CN201911392800.1A 2019-12-30 2019-12-30 晶体管及其制备方法 Active CN113130657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911392800.1A CN113130657B (zh) 2019-12-30 2019-12-30 晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911392800.1A CN113130657B (zh) 2019-12-30 2019-12-30 晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113130657A true CN113130657A (zh) 2021-07-16
CN113130657B CN113130657B (zh) 2023-06-30

Family

ID=76767467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911392800.1A Active CN113130657B (zh) 2019-12-30 2019-12-30 晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113130657B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722041A (zh) * 2023-04-25 2023-09-08 上海积塔半导体有限公司 半导体器件及其制造方法以及包括该器件的半导体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050982A1 (en) * 2006-05-29 2009-02-26 Interuniversitair Microelektronica Centrum (Imec) Method for Modulating the Effective Work Function
JP2011151144A (ja) * 2010-01-20 2011-08-04 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法、pチャネルMOSトランジスタ
CN103208425A (zh) * 2013-03-22 2013-07-17 中国科学院上海微系统与信息技术研究所 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
US20140193626A1 (en) * 2010-11-10 2014-07-10 National University Of Singapore Transparent conductor
US20140197459A1 (en) * 2011-01-04 2014-07-17 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
CN104377236A (zh) * 2013-08-16 2015-02-25 中国科学院微电子研究所 一种栅堆叠及其制造方法
CN106601815A (zh) * 2016-11-28 2017-04-26 深圳大学 一种环栅结构场效应晶体管及其制备方法
US20170256544A1 (en) * 2016-03-02 2017-09-07 Samsung Electronics Co., Ltd. Semiconductor device including mos transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050982A1 (en) * 2006-05-29 2009-02-26 Interuniversitair Microelektronica Centrum (Imec) Method for Modulating the Effective Work Function
JP2011151144A (ja) * 2010-01-20 2011-08-04 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法、pチャネルMOSトランジスタ
US20140193626A1 (en) * 2010-11-10 2014-07-10 National University Of Singapore Transparent conductor
US20140197459A1 (en) * 2011-01-04 2014-07-17 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
CN103208425A (zh) * 2013-03-22 2013-07-17 中国科学院上海微系统与信息技术研究所 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
CN104377236A (zh) * 2013-08-16 2015-02-25 中国科学院微电子研究所 一种栅堆叠及其制造方法
US20170256544A1 (en) * 2016-03-02 2017-09-07 Samsung Electronics Co., Ltd. Semiconductor device including mos transistor
CN106601815A (zh) * 2016-11-28 2017-04-26 深圳大学 一种环栅结构场效应晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周春元,钱鹤: "A CMOS frequency genertion module for 60-GHz applications", 《JOURNAL OF SEMICONDUCTORS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722041A (zh) * 2023-04-25 2023-09-08 上海积塔半导体有限公司 半导体器件及其制造方法以及包括该器件的半导体装置
CN116722041B (zh) * 2023-04-25 2023-12-19 上海积塔半导体有限公司 半导体器件及其制造方法以及包括该器件的半导体装置

Also Published As

Publication number Publication date
CN113130657B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US10700194B2 (en) Vertical tunneling FinFET
US10079280B2 (en) Asymmetric FET
CN204885171U (zh) 具有垂直沟道的半导体器件
TWI234283B (en) Novel field effect transistor and method of fabrication
CN102983165B (zh) 控制沟道厚度的FinFET设计
US10263111B2 (en) FinFET and method for manufacturing the same
US9000517B2 (en) Power MOSFETs and methods for forming the same
JP2006513572A (ja) エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法
US9287180B2 (en) Integrated circuits having finFETs with improved doped channel regions and methods for fabricating same
CN106257687B (zh) 一种半导体装置及其制造方法
TW200536121A (en) Semiconductor device having a laterally modulated gate workfunction and method of fabrication
US20160260741A1 (en) Semiconductor devices having fins, and methods of forming semiconductor devices having fins
US11557652B2 (en) Metal source/drain-based MOSFET and method for fabricating the same
US20190081156A1 (en) Method for Forming a Vertical Channel Device, and a Vertical Channel Device
US20190198633A1 (en) Semiconductor structure and method for forming the same
CN113130657B (zh) 晶体管及其制备方法
KR102183131B1 (ko) 에피텍셜 구조를 갖는 소스/드레인 영역이 축소된 전계효과 트랜지스터 및 이의 제조방법
US20210005758A1 (en) Tunneling field effect transistor
CN107342320B (zh) 无结型隧穿场效应晶体管及制备方法
WO2021080908A1 (en) Horizontal gaa nano-wire and nano-slab transistors
KR20200043893A (ko) 전계 효과 트랜지스터, 그 제조 방법, 및 그를 포함하는 시스템 온 칩
CN111640798B (zh) 半导体装置及其制造方法
WO2022133652A1 (zh) 场效应晶体管及其制造方法
TWI658595B (zh) 半導體結構與其形成方法
CN113921586A (zh) 鳍型场效应晶体管、电子装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant