CN113130532A - 具有电阻变化结构的三维非易失性存储器件及其操作方法 - Google Patents

具有电阻变化结构的三维非易失性存储器件及其操作方法 Download PDF

Info

Publication number
CN113130532A
CN113130532A CN202010721299.5A CN202010721299A CN113130532A CN 113130532 A CN113130532 A CN 113130532A CN 202010721299 A CN202010721299 A CN 202010721299A CN 113130532 A CN113130532 A CN 113130532A
Authority
CN
China
Prior art keywords
channel
memory device
resistance change
gate line
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010721299.5A
Other languages
English (en)
Other versions
CN113130532B (zh
Inventor
韩在贤
李世昊
刘香根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190178753A external-priority patent/KR102681260B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113130532A publication Critical patent/CN113130532A/zh
Application granted granted Critical
Publication of CN113130532B publication Critical patent/CN113130532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失性存储器件包括具有上表面的衬底和设置在该衬底上方的沟道结构。所述沟道结构包括至少一个沟道层图案和至少一个层间绝缘层图案，二者在垂直于所述上表面的第一方向上交替地层叠，并且所述沟道结构在垂直于第一方向的第二方向上延伸。所述非易失性存储器件包括：电阻变化层，其设置在所述衬底上方并且在所述沟道结构的一个侧壁表面的至少一部分上；栅极绝缘层，其设置在所述衬底上方并且在所述电阻变化层上；以及多个栅极线结构，其设置在所述衬底上方，各自与所述栅极绝缘层的第一表面接触，并且被设置成在第二方向上彼此间隔开。

Description

具有电阻变化结构的三维非易失性存储器件及其操作方法
相关申请的交叉引用
本申请要求于2019年12月30日提交的申请号为No.10-2019-0178753的韩国申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开总体上涉及一种非易失性存储器件，并且更具体地，涉及一种具有电阻变化结构的三维非易失性存储器件及其操作方法。
背景技术
由于半导体器件设计尺寸减小且集成度提高的趋势，因此针对能够同时确保结构稳定性与信号储存操作的可靠性的半导体器件的结构的研究持续展开。目前，已经广泛使用非易失性存储器件，诸如采用包括电荷隧穿层、电荷陷阱层和电荷阻挡层的三层层叠结构作为电荷储存结构的闪存。
近来，已经提出了具有与现有的闪存器件不同的结构的各种非易失性存储器件。非易失性存储器件的示例是电阻变化存储器件。闪存器件通过电荷储存来实现存储功能，然而电阻变化存储器件具有在存储单元中的、具有在高电阻状态与低电阻状态之间的可变电阻状态的存储层，并且以非易失性方式储存所述可变电阻状态，从而将预定的信号信息写入存储单元。
发明内容
根据本公开的一方面的非易失性存储器件可以包括：具有上表面的衬底和设置在所述衬底上方的沟道结构。所述沟道结构可以包括：至少一个沟道层图案与至少一个层间绝缘层图案，二者在垂直于所述上表面的第一方向上交替地层叠，并且所述沟道结构在垂直于第一方向的第二方向上延伸。另外，所述非易失性存储器件可以包括：电阻变化层，其设置在所述衬底上方并且在所述沟道结构的一个侧壁表面的至少一部分上。另外，所述非易失性存储器件可以包括：栅极绝缘层，其设置在所述衬底上方并且在所述电阻变化层上；和多个栅极线结构，其设置在所述衬底上方，沿第一方向各自与所述栅极绝缘层的第一表面相接触。所述多个栅极线结构可以被设置成在第二方向上彼此间隔开。
根据本公开的另一方面的非易失性存储器件可以包括：具有上表面的衬底；以及设置在该衬底上方的第一沟道结构和第二沟道结构。所述第一沟道结构和第二沟道结构中的每一个可以包括：至少一个沟道层图案和至少一个层间绝缘层图案，二者在垂直于所述上表面的第一方向上交替地层叠，并且所述第一沟道结构和第二沟道结构中的每一个可以在垂直于第一方向的第二方向上延伸，并且所述第一沟道结构与所述第二沟道结构在与第一方向和第二方向垂直的第三方向上彼此间隔开。所述非易失性存储器件可以包括：第一电阻变化层和第一栅极绝缘层，二者沿第三方向依次设置在所述第一沟道结构的侧壁表面上。所述非易失性存储器件可以包括：第二电阻变化层和第二栅极绝缘层，二者沿第三方向依次设置在所述第二沟道结构的侧壁表面上。所述非易失性存储器件可以包括：多个栅极线结构，其设置在所述衬底上方并且设置在所述第一沟道结构与所述第二沟道结构之间。所述多个栅极线结构可以彼此间隔开并且在第一方向上延伸。
根据本公开的另一方面，公开了一种操作非易失性存储器件的方法。可以提供一种非易失性存储器件，其包括：衬底；沟道结构，其包括沿与所述衬底的上表面垂直的第一方向设置的至少一个沟道层图案；电阻变化层，其设置在所述衬底上方而覆盖所述沟道结构的一个侧壁表面；栅极绝缘层，其设置在所述衬底上方并且在所述电阻变化层上；和多个栅极线结构，其设置在所述衬底上方而沿垂直于第一方向的第二方向彼此间隔开，并且所述多个栅极线结构中的每一个与所述栅极绝缘层相接触。可以从所述非易失性存储器件的多个存储单元之中确定用于设定操作的第一存储单元。可以将栅极电压施加到所述多个栅极线结构以在所述至少一个沟道结构的沟道层图案中形成导电沟道。可以去除被施加到所述多个栅极线结构之中与所述第一存储单元相对应的一个栅极线结构的栅极电压，从而使形成在与所述对应的一个栅极线结构重叠的沟道层图案中的导电沟道的第一部分断开连接。可以将设定电压施加到与所述第一存储单元相对应的沟道层图案的端部。
附图说明
图1是示出根据本公开的实施例的非易失性存储器件的立体图。
图2是图1的非易失性存储器件的平面图。
图3是沿图1的非易失性存储器件的线I-I’截取的剖视图。
图4A是根据本公开的实施例的非易失性存储器件的电路图。
图4B至图4D是示出与图4A的电路图相对应的非易失性存储器件的操作方法的视图。
图5是示出根据本公开的另一实施例的非易失性存储器件的立体图。
图6是图5的非易失性存储器件的平面图。
图7是沿图5的非易失性存储器件的线II-II’截取的剖视图。
图8是示出根据本公开的又一实施例的非易失性存储器件的立体图。
图9是图8的非易失性存储器件的平面图。
图10是沿图8的非易失性存储器件的线III-III’截取的剖视图。
图11是示出根据本公开的另一实施例的非易失性存储器件的立体图。
图12是图10的非易失性存储器件的平面图。
图13是沿图11的非易失性存储器件的线IV-IV’截取的剖视图。
具体实施方式
在下文中，将参考附图详细描述本公开的实施例。在附图中，为了清楚地表示每个器件的组件，放大了组件的尺寸，诸如组件的宽度和厚度。本文使用的术语可以对应于考虑到它们在实施例中的功能而选择的词语，并且这些术语的含义可以根据实施例所属领域的普通技术人员而作不同的解释。如果已明确地具体定义，则可以根据定义来解释这些术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与这些实施例所属领域的普通技术人员通常所理解的含义相同的含义。
并且，除非在上下文中明确不这样使用，否则词语的单数形式的表达应被理解为包括词语的复数形式。将理解的是，术语“包括”、“包含”或“具有”旨在指定特征、数量、步骤、操作、组件、元件、部件或它们的组合的存在，而不用于排除存在或添加一个或更多个其他特征、数量、步骤、操作、组件、元件、部件或它们的组合的可能性。
此外，在执行方法或制造方法时，除非在上下文中明确描述了特定的顺序，否则构成该方法的每个过程可以不同于规定的顺序来进行。换言之，每个过程可以以与所述顺序相同的方式来执行，并且可以实质上同时地执行。另外，以上每个过程中的至少一部分可以以相反的顺序来执行。
在本说明书中，术语“预定方向”可以表示这样的方向，其包括坐标系中已确定的一个方向以及与该方向相反的方向。作为示例，在x-y-z坐标系中，z方向可以包括与z方向平行的方向。即，z方向可以指z轴的绝对值从原点0起沿着z轴在正方向上增大的方向以及z轴的绝对值从原点0起沿着z轴在负方向上增大的方向。在x-y-z坐标系中，x方向和y方向可以分别以实质相同的方式来解释。
图1是示出根据本公开的实施例的非易失性存储器件的立体图。图2是图1的非易失性存储器件的平面图。图3是沿图1的非易失性存储器件的线I-I’截取的剖视图。
参考图1至图3，非易失性存储器件1可以包括衬底101以及设置在衬底101上方的第一沟道结构12和第二沟道结构14。非易失性存储器件1还可以包括：第一电阻变化层312和第二电阻变化层314，第一栅极绝缘层322和第二栅极绝缘层324，以及第一栅极线结构至第四栅极线结构22、24、26和28。第一电阻变化层312和第一栅极绝缘层322可以在x方向上依次设置在第一沟道结构12的侧壁表面上，并且第二电阻变化层314和第二栅极绝缘层324可以在x方向上依次设置在第二沟道结构14的侧壁表面上。第一至第四栅极线结构22、24、26和28可以设置在衬底101上方且位于第一沟道结构12与第二沟道结构14之间，并且每个栅极线结构可以被设置成与第一栅极绝缘层322和第二栅极绝缘层324相接触。
此外，非易失性存储器件1还可以包括设置在衬底101上的基底绝缘层110。非易失性存储器件1还可以包括：第一绝缘结构至第五绝缘结构41、43、45、47和49，其在衬底101上方在垂直于衬底101的第一方向(即，z方向)上延伸。
非易失性存储器件1可以包括第一存储元件1a和第二存储元件1b。第一存储元件1a可以包括：第一沟道结构12，第一电阻变化层312，第一栅极绝缘层322，第一至第四栅极线结构22、24、26和28，以及第一至第五绝缘结构41、43、45、47和49。第二存储元件1b可以包括：第二沟道结构14，第二电阻变化层314，第二栅极绝缘层324，第一至第四栅极线结构22、24、26和28，以及第一至第五绝缘结构41、43、45、47和49。第一存储元件1a和第二存储元件1b可以共享：第一至第四栅极线结构22、24、26和28以及第一至第五绝缘结构41、43、45、47和49。如下所述，第一存储元件1a和第二存储元件1b可以分别具有多个随机存取的存储单元。即，第一存储元件1a和第二存储元件1b可以在多个存储单元中储存不同的信号。
衬底101可以包括半导体材料。具体地，所述半导体材料可以包括硅(Si)、锗(Ge)和砷化镓(GaAs)等。衬底101可以掺杂有n型掺杂剂或p型掺杂剂。作为示例，衬底101可以包括掺杂有n型掺杂剂或p型掺杂剂的阱区。
基底绝缘层110可以设置在衬底101上。基底绝缘层110可以使第一沟道结构12和第二沟道结构14、第一电阻变化层312和第二电阻变化层314、第一栅极绝缘层322和第二栅极绝缘层324、第一至第四栅极线结构22、24、26和28分别与衬底101电绝缘。
尽管未在图1中示出，但是在衬底101与基底绝缘层110之间可以设置至少一个导电层和至少一个绝缘层。所述导电层和绝缘层可以形成各种电路图案。即，作为非限制性示例，所述导电层和绝缘层可以形成多个布线，或者可以构成诸如电容器或电阻器的无源元件，或者可以构成诸如二极管或晶体管的有源元件。
再次参考图1，第一沟道结构12可以设置在基底绝缘层110上。第一沟道结构12可以包括沿垂直于衬底101的上表面的第一方向(即，z方向)在基底绝缘层110上交替地层叠的第一至第四沟道层图案122a、122b、122c和122d与第一至第五层间绝缘层图案132a、132b、132c、132d和132e。第一层间绝缘层图案132a可以被设置为接触基底绝缘层110。第五层间绝缘层图案132e可以被设置为第一沟道结构12的最上层。
第一沟道结构12可以在垂直于第一方向(即，z方向)的第二方向(即，y方向)上延伸。第一至第四沟道层图案122a、122b、122c和122d可以通过第一至第五层间绝缘层图案132a、132b、132c、132d和132e而彼此电绝缘。第一至第四沟道层图案122a、122b、122c和122d可以各自分别连接到一对不同的电极，如源电极与漏电极(未示出)。所述一对源电极与漏电极可以设置在第一至第四沟道层图案122a、122b、122c和122d中的每一个在第二方向(即，y方向)上延伸的两个端部处。所述一对不同的源电极与漏电极可以向第一至第四沟道层图案122a、122b、122c和122d之中的对应的沟道层图案施加源极-漏极电压。
在一个实施例中，第一至第四沟道层图案122a、122b、122c和122d可以包括半导体材料或金属氧化物。所述半导体材料可以例如包括：掺杂的硅(Si)、掺杂的锗(Ge)和掺杂的砷化镓(GaAs)等。作为另一示例，所述半导体材料可以包括二维半导体材料。所述二维半导体材料可以包括过渡金属二硫属化物(TMDC)和黑磷(black phosphorus)等。过渡金属二硫属化物可以例如包括硒化钼(MoSe2)、硒化铪(HfSe2)、硒化铟(InSe)和硒化镓(GaSe)等。作为示例，金属氧化物可以包括铟镓锌氧化物(IGZO)。
第一至第五层间绝缘层图案132a、132b、132c、132d和132e均可以包括绝缘材料。所述绝缘材料可以例如包括氧化物、氮化物和氮氧化物等。在一个实施例中，第一至第五层间绝缘层图案132a、132b、132c、132d和132e均可以是氧化硅层、氮化硅层或氮氧化硅层。
在其他一些实施例中，第一沟道结构12的沟道层图案的数量可以不必限于四个。可以设置各种数量的沟道层图案，并且层间绝缘层图案的数量也可以相应地变化，从而使所述各种数量的沟道层图案沿着第一方向(即，z方向)绝缘。
参考图1和图3，第一电阻变化层312可以设置在基底绝缘层110上并且在第一沟道结构12的一个侧壁表面S1上。这里，所述一个侧壁表面S1可以是由第一方向和第二方向(即，由z方向和y方向形成的y-z平面)限定的平面。第一电阻变化层312可以沿着垂直于第一方向和第二方向的第三方向(即，x方向)具有预定的厚度t1。第一电阻变化层312可以具有10纳米(nm)至100纳米(nm)的厚度(含端值)。
第一电阻变化层312可以包括可变电阻材料。在所述可变电阻材料中，内部电阻状态可以根据从外部施加的电压的极性或大小而不确定地改变。另外，在去除外部施加的电压之后，可变电阻材料可以保持或保留改变后的内部电阻状态。作为示例，内部电阻状态可以是彼此相区别的高电阻状态与低电阻状态中之一。即，可变电阻材料可以具有与高电阻状态相对应的预定的第一电阻值，并且可以具有与低电阻状态相对应的预定的第二电阻值。电阻变化层的第一电阻值和第二电阻值可以根据可变电阻材料的种类而确定。
在一个实施例中，可变电阻材料可以包括氧空位或可移动的金属离子。氧空位可以带正电荷。金属离子可以是带有正电荷的阳离子或带有负电荷的阴离子。
在一个实施例中，例如可变电阻材料可以包括：氧化钛、氧化铝、氧化镍、氧化铜、氧化锆、氧化锰、氧化铪、氧化钨、氧化钽、氧化铌、氧化铁或它们之中的两种或多种的组合。在其他实施例中，可变电阻材料可以包括例如：PCMO(Pr1-xCaxMnO3，0<x<1)、LCMO(La1- xCaxMnO3，0<x<1)、BSCFO(Ba0.5Sr0.5Co0.8Fe0.2O3-δ)、YBCO(YBa2Cu3O7-x，0<x<1)、掺杂有铬(Cr)或铌(Nb)的(Ba,Sr)TiO3、掺杂有铬(Cr)或钒(V)的SrZrO3、(La,Sr)MnO3、Sr1-xLaxTiO3(0<x<1)、La1-xSrxFeO3(0<x<1)、La1-xSrxCoO3(0<x<1)、SrFeO2.7、LaCoO3、RuSr2GdCu2O3、YBa2Cu3O7或它们之中的两种或多种的组合。作为另一示例，可变电阻材料可以包括锗-锑-碲(GST)、砷-锑-碲(As-Sb-Te)、锡-锑-碲(Sn-Sb-Te)、锡-铟-锑-碲(Sn-In-Sb-Te)、砷-锗-锑-碲(As-Ge-Sb-Te)、GexSe1-x(0<x<1)、硫化银(Ag2S)、硫化铜(Cu2S)、硫化镉(CdS)、硫化锌(ZnS)和氧化硒(CeO2)或它们中的两种或多种的组合。
同时，第一栅绝缘层322可以被设置在基底绝缘层110上，以覆盖第一电阻变化层312。在一个实施例中，第一栅绝缘层322可以被设置为与第一电阻变化层312的一个表面S2相接触。所述一个表面S2可以是由第一方向和第二方向限定的平面(即，由z方向和y方向形成的y-z平面)。第一栅极绝缘层322可以沿着第三方向(即，x方向)具有预定的厚度t2。作为示例，第一栅极绝缘层322可以具有1纳米(nm)至50纳米(nm)的厚度(含端值)。
第一栅极绝缘层322可以包括介电材料。介电材料可以例如包括氧化硅、氮化硅、氮氧化硅、氧化铝以及氧化铪等。介电材料可以例如具有顺电特性。
第一至第四栅极线结构22、24、26和28可以设置在基底绝缘层110上而沿着第一方向(即，z方向)延伸。第一至第四栅极线结构22、24、26和28可以各自具有柱状或类似柱状的形状。第一至第四栅极线结构22、24、26和28中的每一个可以被设置为与第一栅极绝缘层322的一个表面S3相接触。所述一个表面S3可以是由第一方向和第二方向限定的平面(即，由z方向和y方向形成的y-z平面)。
第一至第四栅极线结构22、24、26和28中的每一个可以被设置为与第一沟道结构12的第一至第四沟道层图案122a、122b、122c和122d的一部分相重叠。进一步地，第一至第四栅极线结构22、24、26和28可以被设置成在第二方向(即，y方向)上彼此间隔开。
第一至第四栅极线结构22、24、26和28可以各自包括导电材料。例如，所述导电材料可以包括：掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或导电金属氧化物。例如，所述导电材料可以包括：掺杂有n型掺杂剂或p型掺杂剂的硅(Si)、钨(W)、钛(Ti)、铜(Cu)、铝(Al)、钌(Ru)、铂(Pt)、铱(Ir)、氧化铱、氮化钨、氮化钛、氮化钽、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、氧化钌或它们中的两种或多种的组合。
同时，如下面参考图4B所述，当将处于预定阈值电压或更高电压的栅极电压施加到第一至第四栅极线结构22、24、26和28时，可以在第一至第四沟道层图案122a、122b、122c，122d的每一个中形成导电沟道。导电沟道可以被形成为在第二方向(即，y方向)上延伸。
在图1至图3中，尽管未示出，但是对应的源电极和对应的漏电极可以被设置在第一至第四沟道层图案122a、122b、122c和122d中的每一个的相对的端部处，并且可以被设置为在第二方向(即，y方向)上延伸。例如，第一源电极和第一漏电极可以设置在第一沟道层图案122a的相对的端部处。同样，第二源电极和第二漏电极可以设置在第二沟道层图案122b的相对的端部处。第三源电极和第三漏电极可以设置在第三沟道层图案122c的相对的端部处。第四源电极和第四漏电极可以设置在第四沟道层图案122d的相对的端部处。第一源电极至第四源电极可以是彼此相区别的不同电极，并且第一漏电极至第四漏电极也可以是彼此相区别的不同电极。
可以分别向第一至第四源电极和第一至第四漏电极独立地或单独地施加电位。例如，在形成导电沟道之后，可以在第一源电极与第一漏电极之间施加预定的源极-漏极电压，使得源极-漏极电流可以沿着第一沟道层图案122a的导电沟道流动。同样地，在形成导电沟道之后，可以在对应的第二至第四源电极与第二至第四漏电极之间施加源极-漏极电压，使得源极-漏极电流可以沿着在第二至第四沟道层图案122b、122c和122d中的每一个中形成的导电沟道流动。
参考图1和图2，第一至第五绝缘结构41、43、45、47和49可以设置在第一至第四栅极线结构22、24、26和28之中的相邻或邻近的栅极线结构之间。第一至第五绝缘结构41、43、45、47和49可以各自具有在第一方向(即，z方向)上延伸的柱状或类似柱状的形状。第一至第五绝缘结构41、43、45、47和49可以使相邻或邻近的栅极线结构彼此电绝缘。例如，第一至第五绝缘结构41、43、45、47和49可以在第二方向(即，y方向)上与第一至第四栅极线结构22、24、26和28交替地设置。另外，第一至第五绝缘结构41、43、45、47和49可以各自在第三方向(即，x方向)上与第一栅极绝缘层322和第二栅极绝缘层324相接触。
第一至第五绝缘结构41、43、45、47和49均可以包括绝缘材料。例如，所述绝缘材料可以包括氧化物、氮化物、氮氧化物或它们之中两种或多种的组合。在一个实施例中，第一至第五绝缘结构41、43、45、47和49均可以包括氧化硅、氮化硅、氮氧化硅或它们中的两种或多种的组合。第一至第五绝缘结构41、43、45、47和49均可以包括相同的绝缘材料。备选地，第一至第五绝缘结构41、43、45、47和49可以各自包括不同种类的绝缘材料。
参考图1至图3，第二栅极绝缘层324可以被设置在基底绝缘层110上与第一至第四栅极线结构22、24、26和28以及第一至第五绝缘结构41、43、45、47和49的侧壁表面相接触。第一至第四栅极线结构22、24、26和28与第一至第五绝缘结构41、43、45、47和49(与第二栅极绝缘层324共有)的侧壁表面可以位于同一平面S4上。平面S4可以是由第一方向和第二方向限定的平面(即，由z方向和y方向形成的y-z平面)。即，第二栅极绝缘层324可以设置在平面S4上。
第二栅极绝缘层324可以沿着第三方向(即，x方向)具有预定的厚度t2。第二栅极绝缘层324的配置可以与第一栅极绝缘层322的配置实质相同。
第二电阻变化层314可以设置在第二栅极绝缘层324的一个表面S5上。所述一个表面S5可以是由第一方向和第二方向限定的平面(即，由z方向和y方向形成的y-z平面)。第二电阻变化层314可以沿着第三方向(即，x方向)具有预定的厚度t1。第二电阻变化层314的配置可以与第一电阻变化层312的配置实质相同。
第二沟道结构14可以被设置在基底绝缘层110上而与第二电阻变化层314的一个表面S6相接触。所述一个表面S6可以是由第一方向和第二方向限定的平面(即，由z方向和y方向形成的y-z平面)。第二沟道结构14可以包括沿第一方向(即，z方向)在基底绝缘层110上交替地层叠的第一至第四沟道层图案124a、124b、124c和124d与第一至第五层间绝缘层图案134a、134b、134c、134d和134e。第一层间绝缘层图案134a可以被设置为与基底绝缘层110相接触。第五层间绝缘层图案134e可以被设置为最上层。第二沟道结构14可以在第二方向(即，y方向)上延伸。第二沟道结构14的第一至第四沟道层图案124a、124b、124c和124d以及第一至第五层间绝缘层图案134a、134b、134c、134d和134e的配置可以分别与第一沟道结构12的第一至第四沟道层图案122a、122b、122c和122d以及第一至第五层间绝缘层图案132a、132b、132c、132d和132e的配置实质相同。
同时，当处于预定阈值电压或更高电压的栅极电压被施加到第一至第四栅极线结构22、24、26和28时，可以在第二沟道结构14的第一至第四沟道层图案124a、124b、124c和124d以及第一沟道结构12的第一至第四沟道层图案122a、122b、122c和122d中形成导电沟道。形成在第二沟道结构14的第一至第四沟道层图案124a、124b、124c和124d中的导电沟道可以在第二方向(即，y方向)上延伸。
在图1至图3中，尽管未示出，但是源电极和漏电极可以被设置在第二沟道结构14的第一至第四沟道层图案124a、124b、124c和124d中的每一个的在第二方向(即，y方向)上延伸的两个端部处。作为示例，第五源电极和第五漏电极可以设置在第一沟道层图案124a的相对的端部处。同样，第六源电极和第六漏电极可以设置在第二沟道层图案124b的相对的端部处。第七源电极和第七漏电极可以设置在第三沟道层图案124c的相对的端部处。第八源电极和第八漏电极可以设置在第四沟道层图案124d的相对的端部处。
可以向第五至第八源电极和第五至第八漏电极中的每一个独立地或单独地施加电位。例如，在形成导电沟道之后，可以在第五源电极与第五漏电极之间施加预定的源极-漏极电压，使得源极-漏极电流可以流过第一沟道层图案124a的导电沟道。同样地，在形成导电沟道之后，可以在第六至第八源电极与第六至第八漏电极之间施加源极-漏极电压，使得源极-漏极电流可以沿着在第二至第四沟道层图案124b、124c和124d中形成的各个导电沟道流动。
再次参考图1至图3，非易失性存储器件1可以包括四个沿第二方向(即，y方向)布置的栅极线结构22、24、26和28，但是栅极线结构的数量不必限于四个。在其他实施例中，非易失性存储器件1可以包括各种其他数量的沿第二方向(即，y方向)布置的栅极线结构。而且，非易失性存储器件1可以包括另外一个或更多个沿第三方向(即，x方向)布置的存储元件。即，非易失性存储器件1还可以包括沿第三方向(即，x方向)连续且顺序地设置在第一沟道结构12或第二沟道结构14的侧壁表面上的电阻变化层、栅极绝缘层和栅极线结构。若需要，可以采用附加的电阻变化层和栅极绝缘层共用于现有的第一沟道结构12或第二沟道结构14。
图4A是根据本公开的实施例的非易失性存储器件的电路图。图4B至图4D是示出与图4A的电路图相对应的非易失性存储器件的操作方法的图。为了说明该操作方法，可以使用上面参考图1至图3描述的非易失性存储器件1的结构。
参考图4A，可以与非易失性存储器件1具有相同或实质上相同的结构的非易失性存储器件2可以具有晶体管类型的第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8。第一至第四存储单元MC1、MC2、MC3和MC4可以构成第一串S1。在第一串S1中，晶体管的源极线和漏极线可以彼此串联连接。第一串S1的端部可以分别连接到第一源电极SL1和第一漏电极DL1。类似地，第五至第八存储单元MC5、MC6、MC7和MC8可以构成第二串S2。在第二串S2中，晶体管的源极线和漏极线可以彼此串联连接。第二串S2的端部可以分别连接到第二源电极SL2和第二漏电极DL2。
第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8的栅电极可以连接到对应的第一至第四全局栅极线GL1、GL2、GL3和GL4。例如，第一全局栅极线GL1可以连接到第一存储单元MC1和第五存储单元MC5的栅电极。第二全局栅极线GL2可以连接到第二存储单元MC2和第六存储单元MC6的栅电极。第三全局栅极线GL3可以连接到第三存储单元MC3和第七存储单元MC7的栅电极。第四全局栅极线GL4可以连接到第四存储单元MC4和第八存储单元MC8的栅电极。
第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8可以包括对应的第一至第八电阻变化层VR1、VR2、VR3、VR4、VR5、VR6、VR7和VR8，所述对应的第一至第八电阻变化层设置在每个对应的晶体管的沟道层与栅极绝缘层之间。第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8可以将对应的第一至第八电阻变化层VR1、VR2、VR3、VR4、VR5、VR6、VR7和VR8中的电阻状态以非易失性方式储存为信号信息。如下所述，第一至第八电阻变化层VR1、VR2、VR3、VR4、VR5、VR6、VR7和VR8中的电阻状态可以根据在导电沟道中形成的电场而变化。在去除电场之后，可以将第一至第八电阻变化层VR1、VR2、VR3、VR4、VR5、VR6、VR7和VR8中的电阻状态以非易失性方式储存或保留。因此，第一至第八电阻变化层VR1、VR2、VR3、VR4、VR5、VR6、VR7和VR8可以用作第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8的存储层。
参考图4B至图4D，图4A中所示的第一至第四全局栅极线GL1、GL2、GL3和GL4可以分别对应于图1至图3中的第一至第四栅极线结构22、24、26和28。
在一个实施例中，如以上参考图1至图4A所描述的，第一沟道结构12可以具有第一至第四沟道层图案122a、122b、122c和122d，并且第二沟道结构14可以具有第一至第四沟道层图案124a、124b、124c和124d。第一沟道结构12的第一沟道层图案122a和第二沟道结构14的第一沟道层图案124a，连同第一电阻变化层312和第二电阻变化层314、第一栅极绝缘层322和第二栅极绝缘层324以及第一至第四栅极线结构22、24、26和28可以一起构成图4A的第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8。此外，第一沟道结构12的第二沟道层图案122b和第二沟道结构14的第二沟道层图案124b，连同第一电阻变化层312和第二电阻变化层314、第一栅极绝缘层322和第二栅极绝缘层324以及第一至第四栅极线结构22、24、26和28可以一起构成另外的第一至第八存储单元。类似地，第一沟道结构12的第三沟道层图案122c和第二沟道结构14的第三沟道层图案124c可以被包括在另外的第一至第八存储单元中，并且第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d可以被包括在另外的第一至第八存储单元中。
为了便于描述，图4B至图4D示出了图4A的第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8，它们由第一沟道结构12的第四沟道层图案122d、第二沟道结构14的第四沟道层图案124d、第一电阻变化层312和第二电阻变化层314、第一栅极绝缘层322和第二栅极绝缘层324以及第一至第四栅极线结构22、24、26和28组成。然而，相同的操作方法可以应用于使用其他沟道层的另外的第一至第八存储单元。另外，在图4B至图4D中，为了便于描述，省略了作为最上层的层间绝缘层图案132e和134e。作为示例，在图4B至图4D中，将描述通过在第一电阻变化层312和第二电阻变化层314中形成细丝而改变内部电阻的操作方法。在这种情况下，第一电阻变化层312和第二电阻变化层314可以包括具有氧空位或可移动的金属离子OV的金属氧化物。
参考图4B至图4D，首先，可以从非易失性存储器件的多个存储单元之中选择要对其执行写入操作的目标存储单元。在一个实施例中，出于说明性目的，可以使用包括第一沟道结构12的第四沟道层图案122d、第一电阻变化层312、第一栅极绝缘层322和第二栅极线结构24的非易失性存储器件的一部分作为被执行结合图4C描述的设定操作和结合图4D描述的复位操作的存储单元。所述器件的部分可以对应于图4A的第二存储单元MC2。
参考图4B，可以将处于预定阈值电压或更大的栅极电压施加到第一至第四栅极线结构22、24、26和28。通过施加所述栅极电压，导电沟道CH1和CH2可以分别形成在第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d中在沿x方向看由第一至第四栅极线结构22、24、26和28覆盖的区域或范围中。
在一个实施例中，通过向相邻的栅极线结构施加栅极电压而形成的电场可以在横向方向(即，y方向)上延伸，以作为用于分别在第一沟道结构12的第四沟道层图案122d的和第二沟道结构14的第四沟道层图案124d的在第三方向(即，x方向)上与第一至第四栅极线结构22、24、26和28不重叠的部分中形成沟道的驱动力。该沟道形成工艺被附加于第一沟道结构12的第四沟道层图案122d的和第二沟道结构14的第四沟道层图案124d的在第三方向(即，x方向)上分别与第一至第四栅极线结构22、24、26和28重叠的部分中形成的导电沟道。结果，可以在第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d中分别形成连续的沟道CH1和CH2。
参考图4C，将描述针对非易失性存储器件的存储单元的设定操作。设定操作是指将存储单元中的电阻变化层的电阻状态转变为低电阻状态(如在高电阻状态与低电阻状态之间)，然后将所得的低电阻状态储存作为信号信息的操作。
作为示例，如上所述，将描述在第一电阻变化层312的与图4A的第二存储单元MC2相对应的部分中所执行的设定操作。针对该设定操作，可以去除被施加到与第二存储单元MC2相对应的第二栅极线结构24的栅极电压。可以在第一栅极线结构22、第三栅极线结构26和第四栅极线结构28中维持栅极电压。
结果，当去除所述栅极电压时，形成在第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d中的、在x方向上与第二栅极线结构24基本重叠的导电沟道CH1的部分RA1和导电沟道CH2的部分RA2可以与导电沟道CH1和CH2的其余部分断开电气连接。
随后，在连续地向第一栅极线结构22、第三栅极线结构26和第四栅极线结构28施加所述栅极电压的同时，可以将设定电压施加到第一沟道结构12的第四沟道层图案122d的源极线端和漏极线端。设定电压可以集中于第四沟道层图案122d中的、其中导电沟道CH1已断开的部分RA1的在y方向上的端部上。
由设定电压形成的设定电场可以被施加在与导电沟道CH1已断开的部分RA1相邻的第一电阻变化层312中。通过建立该设定电场，第一电阻变化层312内的氧空位或可移动的金属离子OV可以聚集或组合以形成导电细丝CF1。导电细丝CF1可以连接导电沟道CH1的已断开部分的在y方向上的端部。
在去除设定电压之后，导电细丝CF1可以保留在第一电阻变化层312的与第二存储单元MC2相对应的部分中。因此，指示低电阻状态的信号信息可以以非易失性方式被储存在第一电阻变化层312的一部分中。
同时，因为设定电压未施加在与第二沟道结构14的第四沟道层图案124d连接的第二源电极SL2与第二漏电极DL2之间，所以在在第三方向(即，x方向)上与第二沟道CH2的已断开部分相邻的第二电阻变化层314内部未形成导电细丝。因此，在与图4A的第六存储单元MC6相对应的第二电阻变化层314的一部分中不会发生设定操作。
接下来，参考图4D，将描述针对非易失性存储器件的存储单元的复位操作。首先，可以确定或选择要执行复位操作的存储单元。复位操作是指以下操作：将存储单元中的电阻变化层的电阻状态从低电阻状态转变为高电阻状态，然后将所得的高电阻状态储存作为信号信息。
作为示例，下面将描述针对第一电阻变化层312的与图4C的第二存储单元MC2相对应的部分所执行的复位操作。首先，如在上面参考图4B描述的方法中，可以将处于预定阈值电压或更高电压的栅极电压施加到第一至第四栅极线结构22、24、26和28。通过向第一至第四栅极线结构22、24、26和28施加所述栅极电压，可以在第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d中形成导电沟道CH1和CH2。
随后，可以去除被施加到第二栅极线结构24的栅极电压。在第一栅极线结构22、第三栅极线结构26和第四栅极线结构28中可以维持栅极电压。据此，分别形成在第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d中的、在x方向上与第二栅极线结构基本重叠的导电沟道CH1的部分RA1和导电沟道CH2的部分RA2可以与导电沟道CH1和CH2的其余部分断开电气连接。
随后，在连续地向第一栅极线结构22、第三栅极线结构26和第四栅极线结构28施加所述栅极电压的同时，可以将复位电压施加到第一沟道结构12的第四沟道层图案122d的源极线端和漏极线端。所述复位电压可以与以上参考图4C描述的设定电压具有不同的极性。
同时，复位电压可以集中于其中导电沟道已断开的部分RA1在y方向上的端部。由复位电压形成的复位电场可以被施加到与其中导电沟道已断开的部分RA1相邻的第一电阻变化层312。复位电场可以提供用于使导电细丝CF1断开连接的驱动力。在一个实施例中，复位电场可以在形成于第一电阻变化层312内部的导电细丝CF1中产生焦耳热，并且该焦耳热可以使导电细丝CF1内部的氧空位或可移动金属离子OV解体。因此，导电细丝CF1性能变差，并且可以使导电细丝CF1的至少一部分断裂或脱离。
即使在去除复位电压之后，导电细丝CF1仍可以保持在以下状态：与第二存储单元MC2相对应的第一电阻变化层312的至少一部分已断开连接。由于导电细丝CF1已断开连接，所以指示高电阻状态的信号信息可以以非易失性方式被储存在第一电阻变化层312的一部分中。
同时，因为复位电压未施加在与第二沟道结构14的第四沟道层图案124d所连接的第二源电极SL2与第二漏电极DL2之间，所以在在第三方向(即，x方向)上与第二沟道CH2的已断开部分相邻的第二电阻变化层314内部不会发生导电细丝的解体。因此，在与图4A中的第六存储单元MC6相对应的第二电阻变化层314的一部分中不会发生该复位操作。
同时，将参考图4C和图4D描述针对非易失性存储器件的存储单元的读取操作。首先，可以确定对其执行读取操作的存储单元。作为示例，将描述在与图4A的第二存储单元MC2相对应的第一电阻变化层312中的读取操作。首先，如在上面参考图4B描述的方法中，可以将处于预定阈值电压或更高电压的栅极电压施加到第一至第四栅极线结构22、24、26和28。通过向第一至第四栅极线结构22、24、26和28施加所述栅极电压，可以分别在第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d中形成导电沟道CH1和CH2。
随后，可以去除被施加到第二栅极线结构24的栅极电压。因此，分别形成在第一沟道结构12的第四沟道层图案122d和第二沟道结构14的第四沟道层图案124d中的、在x方向上与第二栅极线结构24基本重叠的导电沟道CH1的部分RA1和导电沟道CH2的部分RA2可以被断开电气连接。
在将所述栅极电压施加到第一栅极线结构22、第三栅极线结构26和第四栅极线结构28的同时，可以将读取电压施加到第一沟道结构12的第四沟道层图案122d的源极线端和漏极线端。该读取电压的绝对值可以小于上面参考图4C和图4D描述的设定电压和复位电压的绝对值。因此，通过施加所述读取电压，在第一电阻变化层312的、与导电沟道CH1的已断开部分相邻的部分的内部不会发生电阻状态的变化。
如图4C所示，当在第一电阻变化层312的、与导电沟道CH1的已断开部分RA1相邻的部分中形成了导电细丝CF1时，导电沟道CH1可以沿第二方向(即，y方向)具有相对高的电导率，这对应于存储单元MC2中的低电阻状态。同时，如图4D所示，当在与导电沟道CH1的已断开部分RA1相邻的第一电阻变化层312的部分中不存在未断裂的导电丝CF1时，导电沟道CH1可以沿第二方向(即，y方向)具有相对低的电导率，这对应于存储单元MC2中的高电阻状态。结果，可以通过评估在将与预定的存储单元相对应的导电沟道CH1的一部分断开连接时沿第二方向(即，y方向)的整个导电沟道CH1的电导率来读取在预定的存储单元中所储存的电阻状态。
图5是示出根据本公开的另一实施例的非易失性存储器件的立体图。图6是图5的非易失性存储器件的平面图。图7是沿图5的非易失性存储器件的线II-II’截取的剖视图。
参考图5至图7，除了第一绝缘结构至第五绝缘结构41z、43z、45z、47z和49z之外，非易失性存储器件3可以与以上参考图1至图3描述的非易失性存储器件1具有实质上相同的配置。
该实施例的第一至第五绝缘结构41z、43z、45z、47z和49z可以比图1至图3所示的第一至第五绝缘结构41、43、45、47和49在第三方向(即，x方向)上延伸得更远。第一至第五绝缘结构41z、43z、45z、47z和49z可以在第三方向(即，x方向)上延伸以直接接触第一沟道结构12和第二沟道结构14。因此，第一栅极绝缘层322c和第二栅极绝缘层324c以及第一电阻变化层312c和第二电阻变化层314c可以分别沿第二方向(即，y方向)以图案的形式设置。换言之，第一栅极绝缘层322c和第二栅极绝缘层324c可以通过第一至第五绝缘结构41z、43z、45z、47z和49z而彼此分割并分隔开，并且沿第二方向(即，y方向)不连续地设置。类似地，第一电阻变化层312c和第二电阻变化层314c可以通过第一至第五绝缘结构41z、43z、45z、47z和49z而彼此分隔开，并且沿第二方向(即，y方向)不连续地设置。
根据一个实施例，第一电阻变化层312c和第二电阻变化层314c以及第一栅极绝缘层322c和第二栅极绝缘层324c的、在x方向上与第一至第四栅极线结构22、24、26和28基本重叠的区域可以沿第二方向(即，y方向)彼此分隔开。即，在非易失性存储器件3中，能够针对每个存储单元沿第二方向(即，y方向)将电阻变化层312c和314c的储存有信号信息的区域彼此区分开。因此，在相邻的栅极线结构具有不同的被施加的栅极电压时，可以排除在电阻变化层的由栅极线结构控制的部分中发生电干扰。结果，能够通过第一至第五绝缘结构41z、43z、45z、47z和49z的上述配置来改善非易失性存储器件中针对每个存储单元所储存的信号信息的可靠性。
图8是示出根据本公开的又一实施例的非易失性存储器件的立体图。图9是图8的非易失性存储器件的平面图。图10是沿图8的非易失性存储器件的线III-III’截取的剖视图。
参考图8至图10，当与以上参考图5至图7描述的非易失性存储器件3相比时，除了第一沟道结构1012和第二沟道结构1014之外，非易失性存储器件4可以具有实质上相同的配置。
实施例的第一沟道结构1012可以具有在基底绝缘层110上交替地层叠的第一至第四沟道层图案1122a、1122b、1122c和1122d与第一至第五层间绝缘层图案1132a、1132b、1132c、1132d和1132e。在此，第一至第五层间绝缘层图案1132a、1132b、1132c、1132d和1132e可以在第三方向(即，x方向)上比以上参考图5至图7所述的第一至第五层间绝缘层图案132a、132b、132c、132d和132e延伸得更深。更具体地，第一至第五层间绝缘层图案1132a、1132b、1132c、1132d和1132e可以被设置为在第三方向(即，x方向)上与第一至第四栅极线结构22、24、26和28直接接触。因此，如图10所示，第一电阻变化层312v和第一栅极绝缘层322v可以通过第一至第五层间绝缘层图案1132a、1132b、1132c、1132d和1132e而彼此分隔开，从而沿第一方向(即，z方向)不连续地设置。
类似地，本实施例的第二沟道结构1014可以具有在基底绝缘层110上交替地层叠的第一至第四沟道层图案1124a、1124b、1124c和1124d以及第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e。在此，第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e可以在第三方向(即，x方向)上比以上参考图5至图7描述的第一至第五层间绝缘层图案134a、134b、134c、134d和134e延伸得更深。更具体地，第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e可以被设置为在第三方向(即，x方向)上与第一至第四栅极线结构22、24、26和28直接接触。因此，如图10所示，第二电阻变化层314v和第二栅极绝缘层324v可以通过第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e而彼此分隔开，从而沿第一方向(即，z方向)不连续地设置。
在一个实施例中，与参考图5至图7描述的实施例相比，第一电阻变化层312v和第二电阻变化层314v以及第一栅极绝缘层322v和第二栅极绝缘层324v的、在x方向上与第一至第四栅极线结构22、24、26和28基本重叠的区域还可以被沿第一方向(即，z方向)分隔开。即，能够针对每个存储单元沿第一方向(即z方向)将在非易失性存储器件4中电阻变化层312v和314v的储存有信号信息的区域彼此区分开。因此，在相同的栅极线结构内，施加到第一存储单元的电阻变化层的一部分上的栅极电压产生的电场不会干扰沿第一方向(即，z方向)位于第一存储单元的上方或下方的不同存储单元的电阻变化层的部分。结果，第一沟道结构1012和第二沟道结构1014的上述第一至第五层间绝缘层图案1132a、1132b、1132c、1132d、1132e、1134a、1134b、1134c、1134d和1134e具有改善非易失性存储器件中针对每个存储单元所储存的信号信息的可靠性的配置。
图11是示出根据本公开的另一实施例的非易失性存储器件的立体图。图12是图11的非易失性存储器件的平面图。图13是沿图8的非易失性存储器件的线IV-IV’截取的剖视图。
参考图11至图13，当与以上参考图1至图3描述的非易失性存储器件1相比时，除了第一沟道结构1012和第二沟道结构1014之外，非易失性存储器件5可以具有实质上相同的配置。
实施例的第一沟道结构1012可以具有在基底绝缘层110上交替地层叠的第一至第四沟道层图案1122a、1122b、1122c和1122d与第一至第五层间绝缘层图案1132a、1132b、1132c、1132d和1132e。在此，第一至第五层间绝缘层图案1132a，1132b，1132c，1132d和1132e可以在第三方向(即，x方向)上比以上参考图1至图3所述的第一至第五层间绝缘层图案132a、132b、132c、132d和132e延伸得更深。更具体地，第一至第五层间绝缘层图案1132a、1132b、1132c、1132d和1132e可以被设置为在第三方向(即，x方向)上与第一至第四栅极线结构22、24、26和28直接接触。因此，如图11至图13所示，第一电阻变化层312z和第一栅极绝缘层322z可以通过第一至第五层间绝缘层图案1132a、1132b、1132c、1132d和1132e而彼此分隔开，从而沿第一方向(即，z方向)不连续地设置。
类似地，本实施例的第二沟道结构1014可以具有在基底绝缘层110上交替地层叠的第一至第四沟道层图案1124a、1124b、1124c和1124d与第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e。在此，第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e可以在第三方向(即，x方向)上比以上参考图1至图3描述的第一至第五层间绝缘层图案134a、134b、134c、134d和134e延伸得更深。更具体地，第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e可以被设置为在第三方向(即，x方向)上与第一至第四栅极线结构22、24、26和28直接接触。因此，如图13所示，第二电阻变化层314z和第二栅极绝缘层324z可以通过第一至第五层间绝缘层图案1134a、1134b、1134c、1134d和1134e而彼此分隔开，从而沿第一方向(即，z方向)不连续地设置。
在该实施例中，与参考图1至图3描述的实施例相比，第一电阻变化层312z和第二电阻变化层314z以及第一栅极绝缘层322z和第二栅极绝缘层324z的、在x方向上与第一至第四栅极线结构22、24、26和28基本重叠的区域可以沿第一方向(即，z方向)彼此分隔开。即，能够针对每个存储单元沿第一方向(即，z方向)将非易失性存储器件5中的电阻变化层312z和314z的储存有信号信息的区域彼此区分开。因此，在相同的栅极线结构内，施加到第一存储单元的电阻变化层的一部分上的栅极电压产生的电场不会干扰沿第一方向(即，z方向)位于第一存储单元的上方或下方的不同存储单元的电阻变化层的部分。结果，上述第一沟道结构1012和第二沟道结构1014的第一至第五层间绝缘层图案1132a、1132b、1132c、1132d、1132e、1134a、1134b、1134c、1134d和1134e被配置用于改善非易失性存储器件中针对每个存储单元所储存的信号信息的可靠性。
为了说明性的目的已经公开了本公开的实施例。本领域技术人员将理解，在不脱离本公开和所附权利要求的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (17)

1.一种非易失性存储器件，包括：
衬底，其具有上表面；
沟道结构，其设置在所述衬底上，所述沟道结构包括至少一个沟道层图案和至少一个层间绝缘层图案，二者在垂直于所述上表面的第一方向上交替地层叠，其中，所述沟道结构在垂直于所述第一方向的第二方向上延伸；
电阻变化层，其设置在所述衬底上方并且在所述沟道结构的一个侧壁表面的至少一部分上；
栅极绝缘层，其设置在所述衬底上方并且在所述电阻变化层上；和
多个栅极线结构，其设置在所述衬底上方，每个都与所述栅极绝缘层的第一表面相接触，
其中，所述多个栅极线结构中的每一个被设置成在所述第二方向上彼此间隔开。
2.根据权利要求1所述的非易失性存储器件，其中，所述多个栅极线结构中的每一个被设置为在垂直于所述第一方向和所述第二方向的第三方向上与所述电阻变化层的对应于所述至少一个沟道层图案的部分相重叠。
3.根据权利要求1所述的非易失性存储器件，其中，所述多个栅极线结构中的每一个均为柱形。
4.根据权利要求1所述的非易失性存储器件，其中，所述电阻变化层包括具有氧空位的氧化物，并且
其中，所述氧化物为选自氧化钛、氧化铝、氧化镍、氧化铜、氧化锆、氧化锰、氧化铪、氧化钨、氧化钽、氧化铌和氧化铁中的至少一种氧化物。
5.根据权利要求1所述的非易失性存储器件，其中，所述电阻变化层包括选自以下物质中的至少一种：PCMO(Pr1-xCaxMnO3，0<x<1)、LCMO(La1-xCaxMnO3，0<x<1)、BSCFO(Ba0.5Sr0.5Co0.8Fe0.2O3-δ)、YBCO(YBa2Cu3O7-x，0<x<1)、掺杂有铬(Cr)或铌(Nb)的(Ba,Sr)TiO3、掺杂有铬(Cr)或钒(V)的SrZrO3、(La,Sr)MnO3、Sr1-xLaxTiO3(0<x<1)、La1-xSrxFeO3(0<x<1)、La1-xSrxCoO3(0<x<1)、SrFeO2.7、LaCoO3、RuSr2GdCu2O3和YBa2Cu3O7。
6.根据权利要求1所述的非易失性存储器件，其中，所述电阻变化层包括选自锗-锑-碲(GST)、砷-锑-碲(As-Sb-Te)、锡-锑-碲(Sn-Sb-Te)、锡-铟-锑-碲(Sn-In-Sb-Te)、砷-锗-锑-碲(As-Ge-Sb-Te)、GexSe1-x(0<x<1)、硫化银(Ag2S)、硫化铜(Cu2S)、硫化镉(CdS)、硫化锌(ZnS)和氧化硒(CeO2)中的至少一种。
7.根据权利要求1所述的非易失性存储器件，其中，所述沟道层包括半导体材料或金属氧化物。
8.根据权利要求1所述的非易失性存储器件，其中，所述电阻变化层被设置为覆盖所述沟道层图案的侧壁表面和所述层间绝缘层图案的侧壁表面。
9.根据权利要求1所述的非易失性存储器件，还包括：多个绝缘结构，其设置在所述衬底上方并且沿所述第二方向与所述多个栅极线结构交替地布置，所述多个绝缘结构在所述第一方向上延伸。
10.根据权利要求9所述的非易失性存储器件，其中，所述多个绝缘结构中的每一个被设置为在垂直于所述第一方向和所述第二方向的第三方向上与所述沟道结构相接触，并且被设置为在所述第二方向上与所述多个栅极线结构、所述电阻变化层和所述栅极绝缘层相接触。
11.根据权利要求9所述的非易失性存储器件，其中，所述沟道结构的所述沟道层图案在所述第三方向上与所述电阻变化层接触，并且所述沟道结构的所述层间绝缘层图案在所述第三方向上与所述多个栅极线结构和所述多个绝缘结构相接触。
12.一种非易失性存储器件，包括：
衬底，其具有上表面；
第一沟道结构和第二沟道结构，其设置在所述衬底上方，各自包括在垂直于所述上表面的第一方向上交替地层叠的至少一个沟道层图案与至少一个层间绝缘层图案，并且各自在垂直于所述第一方向的第二方向上延伸，其中，所述第一沟道结构与所述第二沟道结构在垂直于所述第一方向和所述第二方向的第三方向上彼此间隔开；
第一电阻变化层和第一栅极绝缘层，二者沿所述第三方向依次设置在所述第一沟道结构的侧壁表面上；
第二电阻变化层和第二栅极绝缘层，二者沿所述第三方向依次设置在所述第二沟道结构的侧壁表面上；和
多个栅极线结构，其设置在所述衬底上方，并且设置在所述第一沟道结构与所述第二沟道结构之间，并且在所述第一方向上延伸，
其中，所述多个栅极线结构中的每一个沿所述第二方向彼此间隔开。
13.根据权利要求12所述的非易失性存储器件，其中，所述多个栅极线结构中的每一个被设置为电性地覆盖所述第一及第二电阻变化层的与所述第一沟道结构和第二沟道结构的所述至少一个沟道层图案相对应的部分。
14.根据权利要求12所述的非易失性存储器件，其中，所述多个栅极线结构中的每一个均为柱形。
15.根据权利要求12所述的非易失性存储器件，进一步包括：多个绝缘结构，其设置在所述衬底上方并且沿所述第二方向与所述多个栅极线结构交替地布置，所述多个绝缘结构在所述第一方向上延伸。
16.根据权利要求15所述的非易失性存储器件，其中，所述多个绝缘结构中的每一个被设置为在垂直于所述第一方向和所述第二方向的第三方向上与所述沟道结构相接触，并且被设置为在所述第二方向上与所述多个栅极线结构、所述第一和第二电阻变化层以及所述第一和第二栅极绝缘层相接触。
17.根据权利要求15所述的非易失性存储器件，其中，所述第一沟道结构和所述第二沟道结构的所述沟道层图案在所述第三方向上分别与所述第一电阻变化层和所述第二电阻变化层相接触，并且所述第一沟道结构和所述第二沟道结构的所述层间绝缘层图案在所述第三方向上与所述栅极线结构和所述绝缘结构相接触。
CN202010721299.5A 2019-12-30 2020-07-24 具有电阻变化结构的三维非易失性存储器件及其操作方法 Active CN113130532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0178753 2019-12-30
KR1020190178753A KR102681260B1 (ko) 2019-12-30 저항 변화층을 구비하는 3차원 구조의 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
CN113130532A true CN113130532A (zh) 2021-07-16
CN113130532B CN113130532B (zh) 2023-11-07

Family

ID=76547773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010721299.5A Active CN113130532B (zh) 2019-12-30 2020-07-24 具有电阻变化结构的三维非易失性存储器件及其操作方法

Country Status (2)

Country Link
US (1) US11309354B2 (zh)
CN (1) CN113130532B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220144731A (ko) * 2021-04-20 2022-10-27 에스케이하이닉스 주식회사 탄소 나노 구조물을 포함하는 저항 변화층을 구비하는 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042740A1 (en) * 2009-08-18 2011-02-24 Unisantis Electronics (Japan) Ltd. Semiconductor device and production method thereof
CN107527914A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 垂直非易失性存储器装置及其制造方法
CN109036481A (zh) * 2017-06-12 2018-12-18 桑迪士克科技有限责任公司 基于数据模式或不均匀性选择性提升存储器沟道中的电流
US20220344494A1 (en) * 2017-11-30 2022-10-27 Intel Corporation Epitaxial source or drain structures for advanced integrated circuit structure fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101957897B1 (ko) 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101929246B1 (ko) 2012-09-14 2018-12-14 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US10096654B2 (en) * 2015-09-11 2018-10-09 Sandisk Technologies Llc Three-dimensional resistive random access memory containing self-aligned memory elements
US10199472B2 (en) * 2015-12-30 2019-02-05 SK Hynix Inc. Neuromorphic device including gating lines with different widths
US10249682B2 (en) * 2017-08-23 2019-04-02 Sandisk Technologies Llc Non-volatile memory system with serially connected non-volatile reversible resistance-switching memory cells
US10964752B2 (en) * 2019-06-13 2021-03-30 Western Digital Technologies, Inc. Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042740A1 (en) * 2009-08-18 2011-02-24 Unisantis Electronics (Japan) Ltd. Semiconductor device and production method thereof
CN107527914A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 垂直非易失性存储器装置及其制造方法
CN109036481A (zh) * 2017-06-12 2018-12-18 桑迪士克科技有限责任公司 基于数据模式或不均匀性选择性提升存储器沟道中的电流
US20220344494A1 (en) * 2017-11-30 2022-10-27 Intel Corporation Epitaxial source or drain structures for advanced integrated circuit structure fabrication

Also Published As

Publication number Publication date
CN113130532B (zh) 2023-11-07
US11309354B2 (en) 2022-04-19
KR20210085573A (ko) 2021-07-08
US20210202577A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US11508741B2 (en) Nonvolatile memory device having resistance change structure
US8546861B2 (en) Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
US8036018B2 (en) Non-volatile memory devices including stacked NAND-type resistive memory cell strings
US11362143B2 (en) Nonvolatile memory device having three-dimensional structure
CN113035875A (zh) 具有铁电层的非易失性存储器件
KR101107383B1 (ko) 불휘발성 반도체 기억 장치
US10636802B2 (en) Two-terminal non-volatile memristor and memory
US20100258779A1 (en) Nonvolatile memory device and manufacturing mehtod thereof
KR20130092930A (ko) 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
CN104900805A (zh) 存储器
CN101501852A (zh) 非易失性存储元件、非易失性存储元件阵列及其制造方法
US10026896B2 (en) Multilayered memristors
US11538859B2 (en) Semiconductor memory device including variable resistance layer
US20210257409A1 (en) Nonvolatile memory device having resistance change layer and method of operating the same
US11114504B1 (en) Semiconductor device including variable resistance layer
CN103137860B (zh) 非易失性三维半导体存储器件及制备方法
CN113130532B (zh) 具有电阻变化结构的三维非易失性存储器件及其操作方法
US11417707B2 (en) Nonvolatile memory device of three-dimensional structure including resistance change element
KR20090006436A (ko) 비휘발성 반도체 기억소자 및 그 제조방법
CN113130739A (zh) 具有阻变层的非易失性存储器件及其操作方法
KR101088487B1 (ko) 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
US11955529B2 (en) Semiconductor device with interlayer insulation structure including metal-organic framework layer and method of manufacturing the same
KR102681260B1 (ko) 저항 변화층을 구비하는 3차원 구조의 비휘발성 메모리 장치
KR102645354B1 (ko) 3차원 적층형 시냅스 스트링 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 적층형 시냅스 스트링의 제조 방법
JP2012248644A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant