CN113130324B - 嵌入式SiP外延层的制造方法 - Google Patents
嵌入式SiP外延层的制造方法 Download PDFInfo
- Publication number
- CN113130324B CN113130324B CN202110330210.7A CN202110330210A CN113130324B CN 113130324 B CN113130324 B CN 113130324B CN 202110330210 A CN202110330210 A CN 202110330210A CN 113130324 B CN113130324 B CN 113130324B
- Authority
- CN
- China
- Prior art keywords
- sip
- layer
- epitaxial
- gas
- carrier gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000012159 carrier gas Substances 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000007789 gas Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 79
- 230000008569 process Effects 0.000 claims description 57
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 239000011574 phosphorus Substances 0.000 claims description 36
- 229910052698 phosphorus Inorganic materials 0.000 claims description 36
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract 1
- 230000006872 improvement Effects 0.000 description 12
- 238000009826 distribution Methods 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 235000012489 doughnuts Nutrition 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本发明公开了一种嵌入式SiP外延层的制造方法，包括：步骤一、形成多个凹槽；步骤二、在凹槽中填充嵌入式SiP外延层，包括：步骤21、在凹槽的内侧表面的硅上形成SiP缓冲层；步骤22、进行选择性外延生长在缓冲层的表面上形成SiP主体层；在SiP主体层的选择性外延生长的载气由第一和第二种类载气混合而成；两种类型的载气对晶圆的中央区域和边缘区域的外延生长速率以及晶圆的环形区域的外延生长速率的影响正好互补，以提高SiP主体层在所述晶圆面内的厚度均一性。本发明能提高嵌入式SiP外延层的SiP主体层的厚度面内均匀性，从而能使晶圆各区域的器件性能都能得到改善并提高器件性能的均一性。
Description
技术领域
本发明涉及一种半导体集成电路的制造方法，特别涉及一种嵌入式SiP外延层的制造方法。
背景技术
随着技术的发展，器件的关键尺寸(CD)越来越小，器件的工艺节点达14nm以下时，NMOS的源区和漏区需要采用嵌入式SiP外延层来改变沟道区的应力，从而提高载流子的迁移率并从而提高器件的性能。针对14nm NMOS的源区和漏区，先通过干法刻蚀形成U型槽，然后在槽内生长SiP,SiP分为两层，紧贴槽壁的一层为第一层(L1)也即为缓冲层(bufferlayer),然后为第二层(L2)，第二层为主体层(bulk layer)。由于工艺问题，L2层的生长呈现出晶圆(wafer)的中间环形区域(donut)薄而中央区域(center)和边缘区域(edge)厚的情况。这样直接影响donut区域器件性能。
下面根据附图对现有方法做进一步的详细说明：
如图1A至图1C所示，是现有嵌入式SiP外延层的制造方法各步骤中的器件结构示意图；现有嵌入式SiP外延层的制造方法包括如下步骤：
步骤一、如图1A所示，采用干法刻蚀工艺在硅衬底101中形成凹槽105，所述凹槽105的剖面呈U型结构。硅衬底101为单晶结构且俯视面为圆形，故所述硅衬底101通常为晶圆结构。
通常，在所述硅衬底101上形成有栅极结构，所述凹槽105自对准形成在所述栅极结构两侧的所述凹槽105中。
所述栅极结构包括依次叠加的栅介质层和多晶硅栅102。
在所述多晶硅栅102的顶部覆盖有顶部硬掩膜层103，在所述多晶硅栅102的侧面形成有侧墙104。
通常，所述顶部硬掩膜层103的材料包括氧化硅或氮化硅。
所述侧墙104的材料包括氧化硅或氮化硅。
步骤二、在所述凹槽105中填充嵌入式SiP外延层。通常，所述嵌入式SiP外延层的外延生长工艺为选择性外延生长工艺。
所述嵌入式SiP外延层的填充工艺包括二个分步骤，二个分步骤依次为：
如图1B所示，形成所述缓冲层106a。
如图1C所示，形成所述主体层106b，可以看出，在所述主体层106b的生长也是采用选择性外延生长。由所述缓冲层106a和所述主体层106b叠加形成所述嵌入式SiP外延层106。
在所述主体层106b的选择性外延生长的工艺气体包括：硅源气体、磷源气体、HCl和载气(carrier gas)。现有方法中，载气通常采用氮气。
如图2所示，是现有嵌入式SiP外延层的制造方法中SiP主体层生长时外延工艺腔中气体供应管路示意图；
步骤二中，所述晶圆即所述硅衬底101放置在外延工艺腔201中进行生长，俯视面上所述外延工艺腔201呈圆形。
工艺气体通过主注入管路202和辅注入管路204流入到所述外延工艺腔201中。辅注入管路204也采用X-Flow表示。
所述主注入管路202包括第一硅源气体管路、磷源气体管路、第一HCl管路和载气管路。
所述辅注入管路204包括第二硅源气体管路和第二HCl管路。
所述外延工艺腔201还包括排气管203，所述排气管203的出口和位于所述主注入管路202的入口相对的一侧。图6中所述排气管203也采用Exhaust表示。
所述辅注入管路204的入口位于和所述主注入管路202的入口呈45度的一侧。
步骤21的所述缓冲层106a的选择性外延生长和步骤22的所述主体层106b的选择性外延生长连续进行。
所述硅源气体包括SiH2Cl2(DCS)，所述磷源气体包括PH3。所述磷源气体管路中所述磷源气体的体积百分比为100％。
所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
载气的气体流量为1slm～50slm。
步骤21的所述缓冲层106a的选择性外延生长和步骤22的所述主体层106b的选择性外延生长中的温度为500℃～800℃，腔体压强为1torr～100torr。
如图3所示，是现有嵌入式SiP外延层的制造方法采用氢气做载气形成的SiP主体层的沿半径方向上的厚度分布曲线301；可以看出，晶圆为300mm的晶圆，半径为150mm，可以看出，厚度为中间薄，两边后，两边对应于靠近晶圆的原点的中央区域和靠近晶圆的边缘的边缘区域。标准偏差即stDEV为18.25。
发明内容
本发明所要解决的技术问题是提供一种嵌入式SiP外延层的制造方法，能提高嵌入式SiP外延层在晶圆面内的厚度均一性。
为解决上述技术问题，本发明提供的嵌入式SiP外延层的制造方法包括如下步骤：
步骤一、提供由硅衬底组成的晶圆，对硅衬底进行刻蚀形成多个凹槽，所述凹槽分布于所述晶圆的中央区域和边缘区域以及位于所述中央区域和所述边缘区域的环形区域中。
步骤二、在所述凹槽中填充嵌入式SiP外延层，包括如下分步骤：
步骤21、进行选择性外延生长在所述凹槽的内侧表面的硅上形成SiP缓冲层。
步骤22、进行选择性外延生长在所述缓冲层的表面上形成SiP主体层；所述SiP主体层的掺杂浓度大于所述SiP缓冲层的掺杂浓度；由所述SiP缓冲层和所述SiP主体层叠加形成所述嵌入式SiP外延层。
在所述SiP主体层的选择性外延生长的工艺气体包括：硅源气体、磷源气体、HCl和载气。
所述载气由第一种类载气和第二种类载气混合而成。
所述第一种类载气使所述晶圆的中央区域和边缘区域的外延生长速率大于所述晶圆的环形区域的外延生长速率。
所述第二种类载气使所述晶圆的中央区域和边缘区域的外延生长速率小于所述晶圆的环形区域的外延生长速率。
通过所述第一种类载气和所述第二种类载气的混合使所述晶圆的中央区域和边缘区域的外延生长速率和所述晶圆的环形区域的外延生长速率的差在要求值以内，以提高所述SiP主体层在所述晶圆面内的厚度均一性。
进一步的改进是，所述第一种类载气包括氮气。
进一步的改进是，所述第二种类载气包括氢气。
进一步的改进是，步骤二中，所述晶圆放置在外延工艺腔中进行生长，俯视面上所述外延工艺腔呈圆形。
工艺气体通过主注入管路和辅注入管路流入到所述外延工艺腔中。
所述主注入管路包括第一硅源气体管路、磷源气体管路、第一HCl管路和载气管路。
所述辅注入管路包括第二硅源气体管路和第二HCl管路。
进一步的改进是，所述外延工艺腔还包括排气管，所述排气管的出口和位于所述主注入管路的入口相对的一侧。
所述辅注入管路的入口位于和所述主注入管路的入口呈45度的一侧。
进一步的改进是，所述第一种类载气和所述第二种类载气中的一种通过所述载气管路流入到所述外延工艺腔中。
所述第一种类载气和所述第二种类载气中的另一种和所述磷源气体一起通过所述磷源气体管路流入到所述外延工艺腔中。
进一步的改进是，所述磷源气体管路中所述磷源气体的体积百分比为80％。
进一步的改进是，步骤21的所述SiP缓冲层的选择性外延生长和步骤22的所述SiP主体层的选择性外延生长连续进行。
进一步的改进是，步骤21的所述SiP缓冲层的选择性外延生长的工艺气体和步骤22的所述SiP主体层的选择性外延生长的工艺气体的种类相同。
进一步的改进是，步骤21的所述SiP缓冲层的选择性外延生长的工艺气体中的磷源气体的流量小于步骤22的所述SiP主体层的选择性外延生长的工艺气体中的磷源气体的流量。
进一步的改进是，所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3。
进一步的改进是，所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
进一步的改进是，所述第一种类载气的气体流量为1slm～50slm。
进一步的改进是，所述第二种类载气的气体流量为1slm～50slm。
进一步的改进是，步骤21的所述SiP缓冲层的选择性外延生长和步骤22的所述SiP主体层的选择性外延生长中的温度为500℃～800℃，腔体压强为1torr～100torr。
本发明对SiP主体层的选择性外延生长过程中的载气做了特别的设定，将载气设置为对中央区域和边缘区域的外延生长速率大于晶圆的环形区域的外延生长速率的控制正好互补的两种类型的载气的混合气体，从而能克服采用单种类型的载气时SiP主体层的厚度在晶圆的中央区域和边缘区域的厚度和在环形区域的厚度不均匀的缺陷，所以本发明能提高嵌入式SiP外延层在晶圆面内的厚度均一性。
本发明仅通过对载气进行设置即可实现，所以还具有工艺简单和工艺成本的优点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1C是现有嵌入式SiP外延层的制造方法各步骤中的器件结构示意图；
图2是现有嵌入式SiP外延层的制造方法中SiP主体层生长时外延工艺腔中气体供应管路示意图；
图3是现有嵌入式SiP外延层的制造方法采用氮气做载气形成的SiP主体层的沿半径方向上的厚度分布曲线；
图4是本发明实施例嵌入式SiP外延层的制造方法的流程图；
图5A-图5C是本发明实施例嵌入式SiP外延层的制造方法各步骤中的器件结构示意图；
图6是本发明实施例嵌入式SiP外延层的制造方法中SiP主体层生长时外延工艺腔中气体供应管路示意图；
图7是现有嵌入式SiP外延层的制造方法采用氢气做载气形成的SiP主体层的沿半径方向上的厚度分布曲线；
图8是本发明实施例嵌入式SiP外延层的制造方法采用氮气和氢气的混合气做载气形成的SiP主体层的沿半径方向上的厚度分布曲线。
具体实施方式
如图4所示，是本发明实施例嵌入式SiP外延层6的制造方法的流程图；如图5A至图5C所示，是本发明实施例嵌入式SiP外延层6的制造方法各步骤中的器件结构示意图；本发明实施例嵌入式SiP外延层6的制造方法包括如下步骤：
步骤一、如图5A所示，提供由硅衬底1组成的晶圆，对硅衬底1进行刻蚀形成多个凹槽5，所述凹槽5分布于所述晶圆的中央区域和边缘区域以及位于所述中央区域和所述边缘区域的环形区域中。
通常，在所述硅衬底1上形成有栅极结构，所述凹槽5自对准形成在所述栅极结构两侧的所述凹槽5中。
所述栅极结构包括依次叠加的栅介质层和多晶硅栅2。
在所述多晶硅栅2的顶部覆盖有顶部硬掩膜层3，在所述多晶硅栅2的侧面形成有侧墙4。
通常，所述顶部硬掩膜层3的材料包括氧化硅或氮化硅。
所述侧墙4的材料包括氧化硅或氮化硅。
步骤二、在所述凹槽5中填充嵌入式SiP外延层6，包括如下分步骤：
步骤21、如图5B所示，进行选择性外延生长在所述凹槽5的内侧表面的硅上形成SiP缓冲层6a。
步骤22、如图5C所示，进行选择性外延生长在所述缓冲层的表面上形成SiP主体层6b；所述SiP主体层6b的掺杂浓度大于所述SiP缓冲层6a的掺杂浓度；由所述SiP缓冲层6a和所述SiP主体层6b叠加形成所述嵌入式SiP外延层6。
在所述SiP主体层6b的选择性外延生长的工艺气体包括：硅源气体、磷源气体、HCl和载气。
所述载气由第一种类载气和第二种类载气混合而成。
所述第一种类载气使所述晶圆的中央区域和边缘区域的外延生长速率大于所述晶圆的环形区域的外延生长速率。
所述第二种类载气使所述晶圆的中央区域和边缘区域的外延生长速率小于所述晶圆的环形区域的外延生长速率。
通过所述第一种类载气和所述第二种类载气的混合使所述晶圆的中央区域和边缘区域的外延生长速率和所述晶圆的环形区域的外延生长速率的差在要求值以内，以提高所述SiP主体层6b在所述晶圆面内的厚度均一性。
本发明实施例中，所述第一种类载气包括氮气。
所述第二种类载气包括氢气。
如图6所示，是本发明实施例嵌入式SiP外延层的制造方法中SiP主体层生长时外延工艺腔中气体供应管路示意图；步骤二中，所述晶圆即所述硅衬底1放置在外延工艺腔201中进行生长，俯视面上所述外延工艺腔201呈圆形。
工艺气体通过主注入管路202和辅注入管路204流入到所述外延工艺腔201中。
所述主注入管路202包括第一硅源气体管路、磷源气体管路、第一HCl管路和载气管路。
所述辅注入管路204包括第二硅源气体管路和第二HCl管路。
所述外延工艺腔201还包括排气管203，所述排气管203的出口和位于所述主注入管路202的入口相对的一侧。图6中所述排气管203也采用Exhaust表示。
所述辅注入管路204的入口位于和所述主注入管路202的入口呈45度的一侧。
所述第一种类载气和所述第二种类载气中的一种通过所述载气管路流入到所述外延工艺腔201中。
所述第一种类载气和所述第二种类载气中的另一种和所述磷源气体一起通过所述磷源气体管路流入到所述外延工艺腔201中。
较佳选择为，所述磷源气体管路中所述磷源气体的体积百分比为80％。
步骤21的所述SiP缓冲层6a的选择性外延生长和步骤22的所述SiP主体层6b的选择性外延生长连续进行。
步骤21的所述SiP缓冲层6a的选择性外延生长的工艺气体和步骤22的所述SiP主体层6b的选择性外延生长的工艺气体的种类相同。
步骤21的所述SiP缓冲层6a的选择性外延生长的工艺气体中的磷源气体的流量小于步骤22的所述SiP主体层6b的选择性外延生长的工艺气体中的磷源气体的流量。
所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3。
所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
所述第一种类载气的气体流量为1slm～50slm。
所述第二种类载气的气体流量为1slm～50slm。
步骤21的所述SiP缓冲层6a的选择性外延生长和步骤22的所述SiP主体层6b的选择性外延生长中的温度为500℃～800℃，腔体压强为1torr～100torr。
如图7所示，是现有嵌入式SiP外延层的制造方法采用氢气做载气形成的SiP主体层的沿半径方向上的厚度分布曲线302；可以看出，晶圆为300mm的晶圆，半径为150mm，可以看出，厚度为中间厚，两边薄，两边对应于靠近晶圆的原点的中央区域和靠近晶圆的边缘的边缘区域。标准偏差即stDEV为28.25。
如图8所示，是本发明实施例嵌入式SiP外延层的制造方法采用氮气和氢气的混合气做载气形成的SiP主体层的沿半径方向上的厚度分布曲线303。可以看出，和图3和图6的厚度分布曲线相比，图8中的厚度均匀性得到提高，标准偏差即stDEV为7.36。
本发明实施例对SiP主体层6b的选择性外延生长过程中的载气做了特别的设定，将载气设置为对中央区域和边缘区域的外延生长速率大于晶圆的环形区域的外延生长速率的控制正好互补的两种类型的载气的混合气体，从而能克服采用单种类型的载气时SiP主体层6b的厚度在晶圆的中央区域和边缘区域的厚度和在环形区域的厚度不均匀的缺陷，所以本发明实施例能提高嵌入式SiP外延层6在晶圆面内的厚度均一性。
本发明实施例仅通过对载气进行设置即可实现，所以还具有工艺简单和工艺成本的优点。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (13)
1.一种嵌入式SiP外延层的制造方法，其特征在于，包括如下步骤：
步骤一、提供由硅衬底组成的晶圆，对硅衬底进行刻蚀形成多个凹槽，所述凹槽分布于所述晶圆的中央区域和边缘区域以及位于所述中央区域和所述边缘区域的环形区域中；
步骤二、在所述凹槽中填充嵌入式SiP外延层，包括如下分步骤：
步骤21、进行选择性外延生长在所述凹槽的内侧表面的硅上形成SiP缓冲层；
步骤22、进行选择性外延生长在所述缓冲层的表面上形成SiP主体层；所述SiP主体层的掺杂浓度大于所述SiP缓冲层的掺杂浓度；由所述SiP缓冲层和所述SiP主体层叠加形成所述嵌入式SiP外延层；
在所述SiP主体层的选择性外延生长的工艺气体包括：硅源气体、磷源气体、HCl和载气；
所述载气由第一种类载气和第二种类载气混合而成；
所述第一种类载气使所述晶圆的中央区域和边缘区域的外延生长速率大于所述晶圆的环形区域的外延生长速率；
所述第二种类载气使所述晶圆的中央区域和边缘区域的外延生长速率小于所述晶圆的环形区域的外延生长速率；
所述第一种类载气包括氮气，所述第二种类载气包括氢气；
通过所述第一种类载气和所述第二种类载气的混合使所述晶圆的中央区域和边缘区域的外延生长速率和所述晶圆的环形区域的外延生长速率的差在要求值以内，以提高所述SiP主体层在所述晶圆面内的厚度均一性。
2.如权利要求1所述的嵌入式SiP外延层的制造方法，其特征在于：步骤二中，所述晶圆放置在外延工艺腔中进行生长，俯视面上所述外延工艺腔呈圆形；
工艺气体通过主注入管路和辅注入管路流入到所述外延工艺腔中；
所述主注入管路包括第一硅源气体管路、磷源气体管路、第一HCl管路和载气管路；
所述辅注入管路包括第二硅源气体管路和第二HCl管路。
3.如权利要求2所述的嵌入式SiP外延层的制造方法，其特征在于：所述外延工艺腔还包括排气管，所述排气管的出口位于和所述主注入管路的入口相对的一侧；
所述辅注入管路的入口位于和所述主注入管路的入口呈45度的一侧。
4.如权利要求2所述的嵌入式SiP外延层的制造方法，其特征在于：所述第一种类载气和所述第二种类载气中的一种通过所述载气管路流入到所述外延工艺腔中；
所述第一种类载气和所述第二种类载气中的另一种和所述磷源气体一起通过所述磷源气体管路流入到所述外延工艺腔中。
5.如权利要求4所述的嵌入式SiP外延层的制造方法，其特征在于：所述磷源气体管路中所述磷源气体的体积百分比为80％。
6.如权利要求1所述的嵌入式SiP外延层的制造方法，其特征在于：步骤21的所述SiP缓冲层的选择性外延生长和步骤22的所述SiP主体层的选择性外延生长连续进行。
7.如权利要求6所述的嵌入式SiP外延层的制造方法，其特征在于：步骤21的所述SiP缓冲层的选择性外延生长的工艺气体和步骤22的所述SiP主体层的选择性外延生长的工艺气体的种类相同。
8.如权利要求7所述的嵌入式SiP外延层的制造方法，其特征在于：步骤21的所述SiP缓冲层的选择性外延生长的工艺气体中的磷源气体的流量小于步骤22的所述SiP主体层的选择性外延生长的工艺气体中的磷源气体的流量。
9.如权利要求1所述的嵌入式SiP外延层的制造方法，其特征在于：所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3。
10.如权利要求9所述的嵌入式SiP外延层的制造方法，其特征在于：所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
11.如权利要求1所述的嵌入式SiP外延层的制造方法，其特征在于：所述第一种类载气的气体流量为1slm～50slm。
12.如权利要求1所述的嵌入式SiP外延层的制造方法，其特征在于：所述第二种类载气的气体流量为1slm～50slm。
13.如权利要求6所述的嵌入式SiP外延层的制造方法，其特征在于：步骤21的所述SiP缓冲层的选择性外延生长和步骤22的所述SiP主体层的选择性外延生长中的温度为500℃～800℃，腔体压强为1torr～100torr。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110330210.7A CN113130324B (zh) | 2021-03-29 | 2021-03-29 | 嵌入式SiP外延层的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110330210.7A CN113130324B (zh) | 2021-03-29 | 2021-03-29 | 嵌入式SiP外延层的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113130324A CN113130324A (zh) | 2021-07-16 |
| CN113130324B true CN113130324B (zh) | 2024-03-08 |
Family
ID=76773999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110330210.7A Active CN113130324B (zh) | 2021-03-29 | 2021-03-29 | 嵌入式SiP外延层的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130324B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269354A (zh) * | 2014-10-23 | 2015-01-07 | 中国电子科技集团公司第四十六研究所 | 一种提高ccd器件用硅外延片的厚度均匀性的方法 |
| CN107275389A (zh) * | 2017-06-30 | 2017-10-20 | 上海华虹宏力半导体制造有限公司 | 超级结的沟槽填充方法 |
| CN110484896A (zh) * | 2019-06-06 | 2019-11-22 | 西安唐晶量子科技有限公司 | 一种提高mocvd生长vcsel外延膜厚均匀性的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6180208B2 (ja) * | 2013-07-08 | 2017-08-16 | 株式会社ニューフレアテクノロジー | 気相成長装置および気相成長方法 |
-
2021
- 2021-03-29 CN CN202110330210.7A patent/CN113130324B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269354A (zh) * | 2014-10-23 | 2015-01-07 | 中国电子科技集团公司第四十六研究所 | 一种提高ccd器件用硅外延片的厚度均匀性的方法 |
| CN107275389A (zh) * | 2017-06-30 | 2017-10-20 | 上海华虹宏力半导体制造有限公司 | 超级结的沟槽填充方法 |
| CN110484896A (zh) * | 2019-06-06 | 2019-11-22 | 西安唐晶量子科技有限公司 | 一种提高mocvd生长vcsel外延膜厚均匀性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113130324A (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6425951B1 (en) | Advance integrated chemical vapor deposition (AICVD) for semiconductor | |
| US7393700B2 (en) | Low temperature methods of etching semiconductor substrates | |
| US20070249182A1 (en) | ETCHING OF SiO2 WITH HIGH SELECTIVITY TO Si3N4 AND ETCHING METAL OXIDES WITH HIGH SELECTIVITY TO SiO2 AT ELEVATED TEMPERATURES WITH BCl3 BASED ETCH CHEMISTRIES | |
| US9379240B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6875279B2 (en) | Single reactor, multi-pressure chemical vapor deposition for semiconductor devices | |
| US20090221137A1 (en) | Semiconductor device and manufacturing method therefor | |
| US20070202669A1 (en) | Epitaxial growth method and semiconductor device fabrication method | |
| CN102208336A (zh) | 形成交替排列的p型和n型半导体薄层的工艺方法 | |
| JP5018473B2 (ja) | 半導体装置の製造方法 | |
| US9831251B2 (en) | Method of fabricating semiconductor device and semiconductor device fabricated thereby | |
| CN113130324B (zh) | 嵌入式SiP外延层的制造方法 | |
| US20020020851A1 (en) | Heterobipolar transistor and a method of forming a SiGeC mixed crystal layer | |
| US20240087961A1 (en) | Fin Loss Prevention | |
| US20200335402A1 (en) | Semiconductor device and fabrication method thereof | |
| CN113130323B (zh) | 嵌入式SiP外延层的制造方法 | |
| US20170110312A1 (en) | Apparatus for manufacturing a thin film and a method therefor | |
| KR102336537B1 (ko) | 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들 | |
| KR101453156B1 (ko) | 반도체 제조장치 및 제조방법 | |
| US6500719B1 (en) | Method of manufacturing a MOSFET of an elevated source/drain structure with SEG in facet | |
| US20230332328A1 (en) | Reaction Device for Improving Epitaxial Growth Uniformity | |
| CN113394161A (zh) | 嵌入式SiP外延层的制造方法 | |
| US20110008938A1 (en) | Thin film and method for manufacturing semiconductor device using the thin film | |
| KR100518509B1 (ko) | 실리콘층의증착을위한화학기상증착장치 | |
| US10304721B1 (en) | Formation of isolation layers using a dry-wet-dry oxidation technique | |
| CN113394159A (zh) | Mos晶体管制造方法及mos晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |