CN113129946B - 标头电路和存储器器件以及电子器件 - Google Patents

标头电路和存储器器件以及电子器件 Download PDF

Info

Publication number
CN113129946B
CN113129946B CN202011644631.9A CN202011644631A CN113129946B CN 113129946 B CN113129946 B CN 113129946B CN 202011644631 A CN202011644631 A CN 202011644631A CN 113129946 B CN113129946 B CN 113129946B
Authority
CN
China
Prior art keywords
diffusion region
region
voltage
power rail
bpr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011644631.9A
Other languages
English (en)
Other versions
CN113129946A (zh
Inventor
森阳纪
田倩绮
黄家恩
藤原英弘
陈炎辉
陈枫伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113129946A publication Critical patent/CN113129946A/zh
Application granted granted Critical
Publication of CN113129946B publication Critical patent/CN113129946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请的实施例公开了用于存储器器件的标头(header)电路包括多个背面电源轨，这些背面电源轨形成用于标头电路中的多个开关器件不同的电压源。标头电路包括至少一个第一导电类型的区域。在第一区域中的第一部分包括一个背面电源轨(BPR)形成提供第一电压的第一电压源。在相同的第一区域中的第二部分包括另一个BPR形成提供不同于第一电压的第二电压的第二电压源。根据本申请的其他实施例，还提供了存储器器件和电子器件。

Description

标头电路和存储器器件以及电子器件
技术领域
本申请的实施例涉及标头电路和存储器器件以及电子器件。
背景技术
在过去的四十年中，半导体制造工业一直受到对更高性能(例如，提高的处理速度，存储容量等)，不断缩小的外形尺寸，延长的电池寿命以及更低的成本的持续需求的驱动。为了响应这些需求，工业界不断减小半导体器件组件的尺寸，使得现代集成电路(IC)芯片可包括布置在单个半导体管芯上的数百万或数十亿个半导体器件。
发明内容
根据本申请的一个实施例，提供了一种标头(header)电路，包括多个开关器件，标头(header)电路包括：第一导电类型的第一区域；在第一区域中的第一部分，第一部分包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源；和在第一区域中的第二部分，第二部分包括沿第一方向设置的第二BPR，第二BPR包括提供第二电压的第二电压源，第二电压不同于第一电压。
根据本申请的另一个实施例，提供了一种存储器器件，包括：存储器阵列；和标头电路，包括可操作地连接到存储器阵列的多个开关器件，标头电路包括：第一导电类型的第一区域；在第一区域中的第一部分，包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源；和在第一区域中的第二部分，包括沿第一方向设置的第二BPR，第二BPR包括提供第二电压的第二电压源，第二电压不同于第一电压。
根据本申请的又一实施例，提供了一种电子器件，包括：处理器件；和存储器器件，可操作地连接到处理器件，其中处理器件可操作以控制存储器器件的操作，存储器器件包括：存储器阵列；和标头电路，包括可操作地连接到存储器阵列的多个开关器件，标头电路包括：第一导电类型的第一区域；在第一区域中的第一部分，包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源；和在第一区域中的第二部分，包括沿第一方向设置的第二BPR，第二BPR包括提供第二电压的第二电压源，第二电压不同于第一电压。
本申请的实施例提供了包括背面电源轨的标头电路设计。
附图说明
通过下面的详细描述并结合附图，可以最好地理解本公开的各方面，其中，相同的附图标记表示相同的结构元件。注意，附图中的各个部件未按比例绘制。实际上，为了清楚起见，可以任意增加或减小各个部件的尺寸。
图1描绘了根据一些实施例的示例存储器器件；
图2示出了根据一些实施例的第一开关器件，该第一开关器件适合用于在图1中所示的标头电路中使用；
图3描绘了根据一些实施例的第二开关器件，该第二开关器件适合用于在图1中所示的标头电路中使用；
图4示出了根据一些实施例的具有背面电源轨的示例晶体管鳍结构的截面图；
图5描绘了根据一些实施例的包括图2所示的第一开关器件的示例标头电路的第一布局图；
图6示出了根据一些实施例的包括图2所示的第一开关器件的示例标头电路的第二布局图；
图7描绘了根据一些实施例的包括图3所示的第二开关器件的示例标头电路的第一布局图；
图8示出了根据一些实施例的包括图3所示的第二开关器件的示例标头电路的第二布局图；
图9描绘了根据一些实施例的第三开关器件，该第三开关器件适合用于在图1中所示的标头电路中使用；
图10示出了根据一些实施例的包括图9所示的第三开关器件的示例标头电路的布局图；
图11描绘了根据一些实施例的第四开关器件，该第四开关器件适合用于在图1中所示的标头电路中使用；
图12示出了根据一些实施例的包括图11所示的第四开关器件的示例标头电路的布局图；
图13描绘了根据一些实施例的第五开关器件，该第五开关器件适合用于在图1中所示的标头电路中使用；
图14示出了根据一些实施例的包括图13所示的第五开关器件的示例标头电路的布局图；
图15描绘了根据一些实施例的第六开关器件，该第六开关器件适合用于在图1中所示的标头电路中使用；
图16示出了根据一些实施例的包括图15所示的第六开关器件的示例标头电路的布局图；
具体实施方式
以下公开提供了许多用于实现所提供的主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制。例如，在下面的描述中，在第二部件上方或者上形成的第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括其中在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。另外，本公开可以在各个实施例中重复参考数字字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或结构之间的关系。
此外，为了便于描述，在此可以使用空间相对术语，例如“在…之下”、“在…下方”、“下部”、“在…之上”、“在…上方”、“低于”、“上部”、“顶部”、“底部”、“前面”、“后面”等，来描述一个元件或部件与另一个或多个元件或部件的关系，如图中所示。除了在图中描述的方位之外，空间相对术语旨在包括器件在使用或操作中的不同方位。因为各种实施例中的组件可以位于一定数量不同的方向，所以方向性术语仅仅用于说明目的，而绝不是限制性的。当与集成电路，半导体器件或电子器件的各层结合使用时，方向性术语旨在广义地解释，因此不应该解释为排除一个或多个中间层或其他中间部件或元件的存在。因此，在此描述为形成在另一层之上，上方或之下的给定层，或设置在另一层之上，上方或之下的给定层可以通过一个或多个附加层与后一层分开。
半导体器件，例如存储器器件，通常用于各种集成电路中。本文公开的实施例提供了用于包括一个或多个背面电源轨(BPR)的半导体器件的标头(header)布局设计。尽管结合存储器器件描述了实施例，但是其他实施例不限于存储器器件。实施例可以包括具有一个或多个部分的任何半导体器件、集成电路或电子器件，这些一个或多个部分使用可操作地连接到不同电压源的开关选择性地供电。
在存储器器件中，存储器阵列包括存储信息存储器单元。标头(header)电路可操作地连接到存储器阵列，并用于打开和关闭一些或所有存储器单元。本申请公开的实施例包括用作标头(header)电路中的开关的p-型晶体管和n-型晶体管。p-型晶体管和n-型晶体管可操作地连接到相应的背面电源轨。在非限制性示例中，p-型和n-型晶体管形成为两行，其中一行包括一种类型的晶体管(例如，p或n型晶体管)，另一行包括两种类型的晶体管(p和n型晶体管)。
这些和其他实施例在下面参考图1-16讨论。但是，本领域的技术人员将容易理解，本文针对这些附图给出的详细描述仅用于说明目的，而不应被解释为限制性的。
图1描绘了根据一些实施例的示例存储器器件。存储器器件100可以是任何合适的存储器器件，例如，静态随机存取存储器(SRAM)器件。在图示的实施例中，存储器器件100被实施在衬底102上，并且包括可操作地连接到存储器阵列106的标头电路104。
存储器阵列106包括通常以行和列构造的存储器单元108，但是其他实施例不限制于此布置。每个存储器单元108包括连接在第一电压源(例如，VDD)和第二电压源(例如，VSS或地)之间的多个晶体管(例如，六个)，使得两个存储节点之一可以被要存储的信息占据，并将补充信息存储在另一个存储节点上。可以采用各种技术来减少存储器阵列106的功耗。例如，可以在睡眠模式或关机模式期间关闭存储器阵列106的部分。标头电路104包括用于打开和关闭整个存储器阵列106或存储器阵列106的部分的开关器件。可以使用任何合适的开关器件。在图2、3、9、11、13和15中示出了非限制性示例开关器件。
处理器件110可操作地连接到存储器器件100。示例处理器件包括，但不限制于，中央处理单元，微处理器，应用专用集成电路，图形处理单元，现场可编程门阵列或其组合。在一个实施例中，存储器阵列106存储指令，当由处理器件110执行时，控制存储器器件100的一个或多个操作。另外或可选地，单独的存储器器件112可操作地连接到处理器件110。单独的存储器器件112存储指令，当由处理器件110执行时，控制存储器器件100的一个或多个操作。例如，处理器件110被配置为控制标头电路104中的开关器件。
电子器件114中包括存储器器件100、处理器件110以及存储器器件112(如果包括的话)。电子器件114可以是任何合适的电子器件。示例电子器件包括，但不限制于，计算器件例如膝上型计算机和平板电脑、移动电话、电视机、汽车、立体音响系统和照相机。
图2示出了根据一些实施例的第一开关器件，该第一开关器件适合用于在图1中所示的标头电路中使用。代表性的第一开关器件200是p-型晶体管，例如p-型金属氧化物半导体(PMOS)晶体管。第一开关器件200的栅电极202连接到用于打开和关闭第一开关器件200的控制信号(CS)。第一节点204(例如，源极节点)可操作地连接至第一背面电源轨(BPR)的第一电压源(例如，VDD BPR)和第二节点206(例如，漏极节点)可操作地连接至第二BPR的第二电压源(例如，VDD_HD BPR)。如稍后将更详细描述的，背面电源轨设置在存储器器件的背面，并且标头电路的布局设计在开关器件200的源极和漏极侧上提供了到背面电源轨的连接。
图3描绘了根据一些实施例的第二开关器件，该第二开关器件适合用于在图1中所示的标头电路中使用。代表性的第二开关器件300是n-型晶体管，例如n-型金属氧化物半导体(NMOS)晶体管。类似于图2中所示的第一开关器件200，第二开关器件300的栅电极302连接到用于打开和关闭第二开关器件300的控制信号(CS)。第一节点304(例如，漏极节点)可操作地连接至第一背面电源轨(BPR)的第一电压源(例如，VSS_HD BPR)和第二节点306(例如，源极节点)可操作地连接至第二BPR的第二电压源(例如，VSS BPR)。
图4示出了根据一些实施例的具有背面电源轨的示例晶体管鳍结构的截面图。电路400包括设置在衬底404上的鳍结构402a、402b、402c、402d、402e、402f、402g、402h。多晶硅(“poly”)线406a、406b、406c、406d、406e、406f、406g、406h设置在相应的鳍结构402a、402b、402c、402d、402e、402f、402g、402h上方并且与鳍结构402a、402b、402c、402d、402e、402f、402g、402h的多个(例如，三个或四个)侧表面相邻。多晶硅线406a、406b、406c、406d、406e、406f、406g、406h可用作电路400中的晶体管(例如，MOS或场效应晶体管)的栅电极。图2、图3、图9、图11、图13和图15中所示的开关器件适合用于在图1所示的标头电路中使用，标头电路可以使用一个或多个示例鳍结构和背面电源轨来形成。
鳍结构402a、402b、402c、402d、402e、402f、402g、402h用作电路400中的晶体管的有源区。具体地，当鳍结构402a、402b、402c、402d、402e、402f、402g、402h位于任何多晶硅线406a、406b、406c、406d、406e、406f、406g、406h下方时，可以用作晶体管的沟道区。存储器单元(例如，图1中的存储器单元108)可以包括一个或多个鳍结构。在非限制性示例中，每个存储单元包括两个鳍结构。因此，鳍结构402a、402b设置在第一存储单元中，鳍结构402c、402d设置在第二存储单元中，鳍结构402e、402f设置在第三存储单元中，鳍结构402g、402h设置在第四存储单元中。
所示的电路400包括第一电源轨408和第二电源轨410，第一电源轨408和第二电源轨410位于与衬底404的背面412相邻的位置。这样，第一电源轨408和第二电源轨410分别被称为第一背面电源轨(BPR)408和第二BPR410。第一扩散区域414、415形成在金属扩散(MD)层416下方。金属轨道418设置在位于MD层416上方的第一金属(M0)层420中。电源(例如，电压)通过MD层416(例如，通过MD 416a、416b、416c、416d)从第一BPR 408和第二BPR 410带到MO层420。
在这个实施例中，第一BPR408插入在鳍结构402b和鳍结构402c之间。第一BPR408可以给电路400中的一个或多个晶体管提供第一电压。在一个实施例中，第一电压是VSS。备选地，在另一个实施中，第一电压是地。
第二BPR410插入在鳍结构402f和鳍结构402g之间。第二BPR410可以给电路400中的一个或多个晶体管提供第二电压。在一个实施例中，第二电压是VDD。
电路布局的一个优点是在电路400中的源极节点和漏极节点都可以通过BPR可操作地连接到相应的电压源(例如，VDD或VSS)。第一BPR 408设置在电路400中的n-型区域422中以提供第一电压源，而第二BPR 410设置在电路400中的p-型区域424中以提供第二电压源。例如，在一个实施例中，第一电压源是VSS或地和第二电压源是VDD。当漏极节点和源极节点两者都连接到第一BPR 408和第二BPR 410时，电路400的布局设计保持用于从真实功率到虚拟功率的间隔规则。
另外地或可选地，与在MO层420中包括一个或多个电源轨的常规晶体管鳍结构布局相比，第一金属层420(例如，M0层)中的金属轨道418可以以更宽的金属间距426被实施，其中电源轨(例如，前侧电源轨)与一个或多个金属轨道并排放置。与常规晶体管鳍结构布局不同，电路400的布局在MO层420中不包括任何电源轨。
图5描绘了根据一些实施例的包括图2所示的第一开关器件的示例标头电路的第一布局图。如图2中所示，第一开关器件被实施为p-型晶体管。为了清除起见，在图5中未示出MO层。
布局500包括n-型区域502和p-型区域504。在一个示例实施例中，n-型区域502形成在一行(例如，ROW0)中，和p-型区域504设置在另一行(ROW1)中。n-型区域502包括n-型和p-型晶体管两者，和p-型区域504包括p-型晶体管。
在n-型区域502中的n-型部分503包括沿x方向设置的第一BPR 506。第一BPR 506给标头电路提供第一电压源(例如，图3中所示的VSS_HD BPR)。第一扩散区域508沿x-方向设置覆盖在第一BPR 506上。n-型部分503中的第一扩散区域508具有n-型导电，并且可以掺杂有一种或多种n-型掺杂剂。
第二扩散区域510在第一BPR 506和第一扩散区域508上方沿y方向设置。n-型部分503中的第二扩散区域510也具有n-型导电，并且可以掺杂有一种或多种n型掺杂剂。
第一BPR 506可以通过到BPR(“VB”)512的导电通孔可操作地连接到金属层(例如，M0层)中的一个或多个金属轨道和/或一个或多个源极/漏极节点(例如，图3中的第一节点304)。第一BPR 506也可通过到扩散(“VD”)514的导电通孔连接到金属层(例如，M0层)中一个或多个金属轨道和/或一个或多个源极/漏极区域。
p-型区域504包括沿x方向设置的第二BPR516给标头电路提供第二电压源(例如，图2中所示的VDD_HD BPR)。第一扩散区域508’连续地跨过p型区域504延伸，并且沿x方向设置覆盖在第二BPR516上。p-型区域504中的第一扩散区域508’具有p-型导电并且可以掺杂有一种或多种p-型掺杂剂。
第二扩散区域510’在第二BPR 516和第一扩散区域508’上方沿y方向设置。p-型区域504中的第二扩散区域510’具有p-型导电，并且可以掺杂有一种或多种p型掺杂剂。在所示的实施例中，第二扩散区域510’是与第二扩散区域510分离且不同的区域。
第二BPR 516可以通过VB 512可操作地连接一个或多个源极/漏极节点(例如，图2中的漏极节点208)和/或连接到金属层(例如，M0层)中的一个或多个金属轨道。第二BPR516也可以通过VD 514连接到一个或多个源极/漏极节点和/或连接到金属层(例如，M0层)中的一个或多个金属轨道。
n-型区域502还包括沿x方向设置的第三BPR 518，其将第三电压源(例如，图2中所示的VDD BPR)提供给标头电路。第三BPR 518被包括位于n-型区域502中的p-型岛部分520中。第三BPR 518可以通过VB 512可操作地连接到一个或多个源极/漏极节点(例如，图2中的第一节点204)和/或在金属层(例如，M0层)中的一个或多个金属轨道。第三BPR 518与在n-型部分503中的第一BPR 506分离且不同。
p-型岛部分520还包括第一扩散区域508’和第二扩散区域510’。第一扩散区域508’沿x方向设置并覆盖在第三BPR518上。p-型岛部分520中的第一扩散区域508’与n-型部分503中的第一扩散区域508分离且不同。
第二扩散区域510’在第一扩散区域508’和第三BPR 518上方沿y方向设置。在所示的实施例中，第二扩散区域510’a和510’b跨过p-型区域504和p-型岛部分520两者延伸。第二扩散区域510’c和510’d是仅位于p-型岛部分520中的不同的第二扩散区域，并且第二扩散区域510’e和510’f是仅位于p-型岛部分504中的不同的第二扩散区域。所有剩下的第二扩散区域510、510’是位于n-型部分503和p-型区域504中的不同的第二扩散区域。
在所示的实施例中，第二BPR 516给标头电路提供VDD_HD BPR电源和第三BPR 518给标头电路提供VDD BPR电源。延伸的第二扩散区域510’a、510’b和VBs 512给p-型岛部分520提供第二电压源(例如，VDD_HD BPR)，并且第二扩散区域510’c、510’d和VBs 512给p-型岛部分520提供第三电压源(例如，VDD BPR)。在非限制性示例中，VDD_HD BPR电源和VDDBPR电源可以由p-型岛部分520中的一个或多个p-型晶体管使用(例如，由第二扩散区域510’b、510’d和多晶硅线522a形成的p-型晶体管524)。
在第一扩散区域508、第一扩散区域508’、第一BPR 506、第二BPR 516和第三BPR518上方沿y方向设置多晶硅线522(例如，多晶硅栅极)。多晶硅线522也位于第二扩散区域510和第二扩散区域510’之间。
除了n-型部分503和p-型岛部分520之间的区域526之外，多晶硅线522跨过n-型区域502和p-型区域504延伸。在区域526中，多晶硅线522只跨过p-型区域504延伸。
图6示出了根据一些实施例的包括图2所示的第一开关器件的示例标头电路的第二布局图；布局600包括n-型区域602和p-型区域604。在示例实施例中，n-型区域602形成在一行中(例如，ROW0)，并且p-型区域604设置在另一行(例如，ROW1)中。n-型区域602包括n-型和p-型晶体管两者，并且p-型区域604包括p-型晶体管。
n-型区域602包括第一n-型部分606和第二n-型部分608。第一n-型部分606包括沿x方向设置的第一BPR 610，其给标头电路提供第一电压源(例如，图3中所示的VSS BPR)。第一扩散区域612沿x方向上设置覆盖在第一BPR 610上。与图5中所示的实施例不同，第一扩散区域612是连续的第一扩散区域，其跨过整个n-型区域602延伸。
第二扩散区域510在第一扩散区域612和第一BPR 610上方沿y方向设置。第一BPR610可以通过VB 512可操作地连接到一个或多个源极/漏极节点(例如，图3中的源极节点308)。第一BPR 610通过VD 514a连接到第一金属层614(例如，图4中的MO层420)，并且通过VD 514b连接到一个或多个源极/漏极区域。
第二n-型部分608包括沿x方向设置的第二BPR 616，其将第一电压(例如，图3中所示的VSS BPR)提供给标头电路。第一扩散区域612沿x方向设置覆盖在第二BPR 616上。第二扩散区域510在第一扩散区域612和第二BPR 616上方沿y方向设置。第二BPR 616可以通过VB 512可操作地连接到一个或多个源极/漏极节点(例如，图3中的源极节点308)。第二BPR616也可以通过VD 514a可操作地连接到M0层614中的一个或多个金属轨道和通过VD 514b连接到一个或多个源极/漏极区域。
p-型区域604包括第三BPR 618，该第三BPR 618沿x方向设置，并且给标头电路提供第二电压(例如，图2中所示的VDD_HD BPR)。第一扩散区域612’沿x方向设置覆盖第三BPR618上。第三BPR 618和第一扩散区域612’是连续的并且跨过p-型区域604延伸。第二扩散区域510’在第一扩散区域612’和第三BPR618上方沿y方向设置。在所示的实施例中，除了第二扩散区域510a之外，第二扩散区域510是与第二扩散区域510’分离且不同的区域。
第三BPR 618可以通过VB 512可操作地连接到金属层(例如，M0层；未示出)中的一个或多个金属轨道和/或一个或多个源极/漏极节点(例如，图2中的漏极节点208)。第三BPR618也可以通过VD 514可操作地连接到金属层(例如，M0层；未示出)中的一个或多个其他金属轨道和/或一个或多个源极/漏极节点。
n-型区域602还包括沿x方向布置的第四BPR 620，其给标头电路提供第三电压(例如，图2中所示的VDD BPR)。第四BPR 620被包括在位于n-型区域602中的p-型岛部分622中。第四BPR 620与在n-型区域602中的第一BPR 610和第二BPR 616分离且不同。
p-型岛部分622还包括沿x方向设置并覆盖在第四BPR 620上的第一扩散区域612，以及在第一扩散区域508和第四BPR 620上方沿y方向设置的第二扩散区域510a。在所示的实施例中，第二扩散区域510a跨过p-型区域604和p-型岛部分622两者延伸。第一n-型部分606和第二n-型部分608中的第二扩散区域510和p-型区域604中的第二扩散区域510’是分别仅位于第一n-型部分606、第二n-型部分608和p-型区域604中的不同的第二扩散区域。第四BPR 620可以通过VB 512可操作地连接到金属层(例如，M0层；未示出)中的一个或多个金属轨道和/或一个或多个源极/漏极节点(例如，图2中的第一节点204)。
多晶硅线522(例如，多晶硅栅极)在第一扩散区域612、第一BPR 610、第二BPR 616和第三BPR 618上方沿y方向设置。多晶硅线522也位于第二扩散区域510和第二扩散区域510’之间。除了区域624(对应于p-型岛部分622和第四BPR 620)之外，多晶硅线522跨过n-型区域602和p-型区域604延伸。区域624中的多晶硅线522只跨过p-型区域604延伸。在区域624中，多晶硅线522被切割并且缺失(由框626代表缺失的多晶硅线)。在区域624中切割多晶硅线522使第一扩散区域612连续跨过n-型区域602，并且使p-型岛部分622形成在n-型区域602中。
p-型岛部分622的一个优点是第四BPR 620给标头电路(例如，p-型岛部分622和p-型区域604)提供第三电压源(例如，VDD BPR)。延伸的第二扩散区域510’a和VB 512a给p-型区域604提供第三电压源。例如，第三电压源VDD BPR可由p-型区域604中的一个或多个p-型晶体管使用(例如，由第二扩散区域510a、510’b和p-型区域604中的多晶硅线522b形成的p-型晶体管628)。
图7描绘了根据一些实施例的包括图3中所示的第二开关器件的示例标头电路的第一布局图。如图3中所示，第二开关器件被实施为n-型晶体管。为了清楚起见，图7中未示出第一金属层(例如，M0层)。
布局700包括在p-型区域702和n-型区域704中的p-型部分703。P-型部分703包括沿x方向设置的第一BPR 706，其给标头电路提供第一电压源(例如，图2中示出的VDD_HDBPR)。第一扩散区域708沿x方向设置覆盖在第一BPR 706上。第二扩散区域710在第一扩散区域708和第一BPR 706上方沿y方向设置。第一BPR 706可以通过VB 512可操作地连接到金属层(例如，M0层)中的一个或多个金属轨道和/或一个或多个源极/漏极节点(例如，图2中的漏极节点208)。第一BPR 706也可以通过VD 514可操作地连接到金属层(例如，M0层)中的一个或多个金属轨道和/或一个或多个源极/漏极区域。
n-型区域704包括沿x方向设置的第二BPR 716，其给标头电路提供第二电压源(例如，图3中所示的VSS_HD BPR)。第一扩散区域708’沿x方向设置覆盖在第二BPR 716上。第二BPR 716和第一扩散区域708’均是连续的并且跨过n-型区域704延伸。
第二扩散区域710’在第一扩散区域708’和第二BPR 716上方沿y方向设置。第二BPR 716可以通过VB 512可操作地连接到金属层(例如，M0层)中的一个或多个金属轨道和/或一个或多个源极/漏极节点(例如，图3中的第一节点304)。第二BPR 716也可以通过VD514可操作地连接到金属层(例如，M0层)中的金属轨道和/或一个或多个源极/漏极节点。
p-型区域702还包括沿x方向设置的第三BPR 718，其给标头电路提供第三电压源(例如，图3中所示的VSS BPR)。第三BPR 718被包括在位于p-型区域702中的n-型岛部分720中。第三BPR 718可以通过VB 512可操作地连接到在金属层(例如，M0层)中的一个或多个金属轨道和/或一个或多个源极/漏极节点(例如，图3中的源节点308)。第三BPR 718与在p-型区域702中的第一BPR 706分离且不同。
n-型岛部分720还包括第一扩散区域708’和第二扩散区域710’。第一扩散区域708’沿x方向设置并覆盖在第三BPR 718上。n-型岛部分720中的第一扩散区域708’与p-型部分703中的第一扩散区域708分离且不同。
第二扩散区域710’在第一扩散区域708’和第三BPR 718上方沿y方向设置。在所示的实施例中，第二扩散区域710’a和710’b跨过n-型区域704和n-型岛区域720两者延伸。第二扩散区域710’c和710’d仅位于n-型岛区域720中的不同的第二扩散区域。第二扩散区域710’e和710’f是仅位于n-型区域704中的不同的第二扩散区域。所有剩下的第二扩散区域710、710’是分别仅位于n-型区域704和p-型部分703中的不同的第二扩散区域。
在所示的实施例中，第二BPR 716给标头电路提供VSS_HD BPR电源，并且第三BPR718给标头电路提供VSS BPR电源。第二扩散区域710’a、710’b和VBs 512给n-型岛部分720提供第二电压源(例如，VSS_HD BPR)。第二扩散区域710’c、710’d和VBs 512给n-型岛部分720提供第三电压源(例如，VSS BPR)。在非限制性示例中，VSS_HD BPR电源和VSS BPR电源可以由n-型岛部分720中的一个或多个n-型晶体管使用(例如，由第二扩散区域710’b、710’c和多晶硅线522a形成的n-型晶体管722)。
多晶硅线522(例如，多晶硅栅极)在第一扩散区域708、第一扩散区域708’、第一BPR 706、第二BPR 716和第三BPR 718上方沿y方向设置。多晶硅线522也位于第二扩散区域710和第二扩散区域710’之间。多晶硅线522跨过除了p-型部分703和n-型岛部分720之间(例如，在第一BPR 706和第三BPR 718之间)的区域724之外的p-型区域702和n-型区域704延伸。区域724中的多晶硅线522只跨过n-型区域704延伸。
在图7中，n-型区域704在一行(例如，ROW0)中形成，并且p-型区域702设置在另一行(例如，ROW1)中。n-型区域704包括n-型晶体管和p-型区域702包括n-型和p-型晶体管。
图8示出了根据一些实施例的包括图3所示的第二开关器件的示例标头电路的第二布局图布局800包括p-型区域802和n-型区域804。在示例实施例中，n-型区域804形成在一行(例如，ROW0)中，并且p-型区域802设置在另一行(例如，ROW1)中。p-型区域802包括n-型和p-型晶体管和n-型区域804包括n-型晶体管。
p-型区域802包括第一p-型部分806和第二p-型部分808。第一p-型部分806包括沿x方向设置的第一BPR 810，其给标头电路提供第一电压(例如，图2中示出的VDD BPR)。第一扩散区域812沿x方向设置覆盖在第一BPR 810上。不同于图7中示出的实施例，第一扩散区域812是跨过整个p-型区域802延伸的连续扩散区域。
第二扩散区域710在第一扩散区域812和第一BPR 810上方沿y方向设置。第一BPR810可以通过VB 512可操作地连接至一个或多个源极/漏极节点(例如，图2中的第一节点204)。第一BPR 810还可以通过VD 514a可操作地连接到M0层814(例如，图4中的MO层420)中的一个或多个金属轨道，并且可以通过VD 514b可操作地连接到一个或多个源极/漏极区域。
第二p-型部分808包括沿x方向设置的第二BPR 816，其给标头电路提供第一电压(例如，图2中所示的VDD BPR)。第一扩散区域812沿x方向设置覆盖在第二BPR 816上。第二扩散区域710在第一扩散区域812和第二BPR 816上方沿y方向设置。第二BPR 816可以通过VB 512可操作地连接到一个或多个源极/漏极节点(例如，图2中的第一节点204)。第二BPR816也可以通过VD 514a可操作地连接到M0层814中的一个或多个金属轨道，以及通过VD514b可操作地连接到一个或多个源极/漏极区域。第二BPR 816与第一p型部分806中的第一BPR 810分离且不同。
n-型区域804包括第三BPR 818，该第三BPR 818沿x方向设置并且给标头电路提供第二电压(例如，图3中所示的VSS_HD BPR)。第一扩散区域812’沿x方向设置覆盖在第三BPR818上。第三BPR 818和第一扩散区域812’是连续的，并且跨过n-型区域804延伸。
第二扩散区域710’在第一扩散区域812’和第三BPR 818上方沿y方向设置。第三BPR 818可以通过VB 512连接一个或多个源极/漏极节点(例如，图3中的第一节点304)和/或连接到金属层(例如，M0层；未显示)中的一个或多个金属轨道。
p-型区域802还包括沿x方向设置的第四BPR 820，其给标头电路提供第三电压(例如，图3中所示的VSS BPR)。第四BPR 820被包括在位于p-型区域802中的n-型岛部分822中。第四BPR 820与p-型区域802中的第一BPR 810和第二BPR 816分离且不同。
n-型岛部分822还包括第一扩散区域812’和第二扩散区域710’a。第一扩散区域812’在第四BPR 820上方沿x方向设置。第二扩散区域710’a在第一扩散区域812’和第四BPR820上方沿y方向设置。在所示的实施例中，第二扩散区域710’a跨过n-型区域804和n-型岛部分822两者延伸。第一p-型部分806和第二p-型部分808中的其他第二扩散区域710和在n-型区域804中的第二扩散区域710’是分别仅位于第一p-型部分806、第二p-型部分808和n-型区域804中的不同的扩散区域。第四BPR 820可以通过VB 512可操作地连接到一个或多个源极/漏极节点(例如，图3中的源极节点308)和/或金属层(例如，M0层；未示出)中的一个或多个金属轨道。
多晶硅线522(例如，多晶硅栅极)在第一扩散区域812、第一扩散区域812’、第一BPR 810、第二BPR 816和第三BPR 818上方沿y方向设置。多晶硅线522也位于第二扩散区域710和第二扩散区域710’之间。多晶硅线522跨过除了第一p-型部分806和第二p-型部分808之间的区域824(对应于n-型岛部分822和第四BPR 820)之外的p-型区域802和n-型区域804延伸。区域824中的多晶硅线522只跨过n-型区域804延伸。在区域824中，多晶硅线522被切割并且缺失(由框826代表缺失的多晶硅线)。在区域824中切割多晶硅线522使得第一扩散区域812连续跨过p-型区域802，并且使得n-型岛部分822形成在p-型区域802中。
n-型岛部分822的一个优点是第四BPR 820给标头电路(例如，给n-型岛部分820和给n-型区域804)提供第三电压源(例如，VSS BPR)。在n-型岛部分820中的延伸的第二扩散区域710’a和VB 512a给n-型区域804提供第三电压源。例如，第三电压源VSS BPR可以被n-型区域804中的一个或多个n-型晶体管使用(例如，由n-型区域804中的第二扩散区域710’a、第二扩散区域710’b和多晶硅线522a形成的n-型晶体管828)。
图9描绘了根据一些实施例的第三开关器件，该第三开关器件适合用于在图1中所示的标头电路中使用。开关器件900包括第一n-型晶体管(N0)902、第二n-型晶体管(N1)904、第三n-型晶体管(N2)906和第四n型晶体管(N3)908可操作地串联连接。第二n-型晶体管904的源极节点在节点910处连接到第三n-型晶体管906的源极节点。第一n-型晶体管902和第二n-型晶体管904的漏极节点D在节点912处连接在一起和第三n-型晶体管906和第四n-型晶体管908的漏极节点(D)在节点914处连接在一起。在所示的实施例中，第一n-型晶体管902的源极节点(S)(节点916)通过第一跳线连接器920连接到第四n-型晶体管908的源极节点(S)(节点918)。节点910通过第一跳线连接器920连接到第一n-型晶体管902和第四n-型晶体管908的源极节点(S)(在节点922处)。
第二跳线连接器924将节点912连接到节点914。节点914(例如，n-型晶体管906、908的漏极节点(D))经由信号线(或连接)926连接到第一电压源(例如，图3中所示的VSS_HDBPR)。节点916(例如，n-型晶体管906、908的源极节点(S))经由信号线(或连接)928连接到第二电压源(例如，图3中所示的VSS BPR)。
图10示出了根据一些实施例的包括图9所示的第三开关器件的示例标头电路的布局图。布局1000包括n-型区域1002，其包括第一n-型部分1004和第二n-型部分1006。在示例实施例中，n-型区域1002在标头电路中排成一行。
第一n-型部分1004包括沿x方向设置的第一BPR 1008，该第一BPR 1008给标头电路(例如，给图9所示的第三开关器件900)提供第一电压源(例如，VSS_HD BPR)。第一扩散区域1010沿x方向不间断地(例如，连续地)跨过n-型区域1002延伸，并设置在第一BPR 1008上方。
第二n-型部分1006包括沿x方向设置的第二BPR 1012，其给头部电路(例如，给图9所示的第三开关器件900)提供第二电压源(例如，VSS BPR)。连续的第一扩散区域1010设置在第二BPR 1012上方。在所示的实施例中，在第一n-型部分1004和第二n-型部分1006之间的n-型区域1002中的区域1014包括第一n-型晶体管(N0)、第二n-型晶体管(N1)和第三n-型晶体管(N2)。第四n-型晶体管(N3)设置在第一n-型部分1004中。
第二扩散区域710沿y方向设置跨过n-型区域1002并且在第一扩散区域1010、第一BPR 1008和第二BPR 1012上方。第二扩散区域710a通过VD 514a连接到第二跳线连接器924。第二扩散区域710b通过VD 514b连接到第二跳线连接器924。第二跳线连接器924提供第一电压(例如，VSS_HD BPR)，并且在第一金属层(例如，M0层)中形成。
多晶硅线522(例如，多晶硅栅极)在第一扩散区域1010、第一BPR 1008、第二BPR1012上方沿y方向设置，并且在第二扩散区域710和第二扩散区域710’之间。多晶硅线522跨过n-型区域1002延伸。
第二扩散区域710c通过VD 514c连接到第一跳线连接器920。第二扩散区域710d通过VD 514d连接到第一跳线连接器920。第二扩散区域710e通过VD 514e连接到第一跳线连接器920。第一跳线连接器920提供第二电压(例如，VSS BPR)，并且在第一金属层(例如，M0层)中形成。
所示实施例的一个优点是，第一跳线连接器920和第二跳线连接器924向第一n-型部分1004和第二n-型部分1006提供第一电压源和第二电压源(例如，分别为VSS_HD BPR和VSS BPR)。第一n-型晶体管902、第二n-型晶体管904、第三n-型晶体管906和第四n-型晶体管908的漏极(D)连接到第一电压源(VSS_HD BPR)，而第一n-型晶体管902、第二n-型晶体管904、第三n-型晶体管906和第四n-型晶体管908的源极(S)连接到第二电压源(VSS BPR)。
图11描绘了根据一些实施例的第四开关器件，该第四开关器件适合用于在图1中所示的标头电路中使用。第四开关器件1100包括第一p-型晶体管(P0)1102、第二p-型晶体管(P1)1104、第三p-型晶体管(P2)1106和第四p-型晶体管(P3)1108可操作地串联连接。在所示的实施例中，第二p-型晶体管1104的漏极节点(D)在节点1110处连接到第三p-型晶体管1106的漏极节点(D)。第一p-型晶体管1102和第二p-型晶体管1104的源极节点(S)在节点1112处连接在一起和第三p-型晶体管1106和第四p-型晶体管1108的源极节点在节点1114处连接在一起。第一p-型晶体管1102的漏极节点(D)(节点1116)通过第一跳线连接器1120连接到第四p-型晶体管1108的漏极节点(D)(节点1118)。节点1110通过第一跳线连接器1120在节点1122处连接到第一p-型晶体管1102和第四p-型晶体管1108的漏极节点(D)。
第二跳线连接器1124将节点1112连接到节点1114。节点1116(例如，第一p-型晶体管1102的源极(S))通过信号线(或者连接)1126连接到第一电压源(例如，图2中所示的VDDBPR)。节点1114(例如，p-型晶体管1106、1108的源极节点(S))通过信号线(或者连接)1128连接到第二电压源(例如，图2中所示的VDD_HD BPR)。
图12示出了根据一些实施例的包括图11所示的第四开关器件的示例标头电路的布局图。布局1200包括p-型区域1202，该p-型区域1202包括第一p-型部分1204和第二p-型部分1206。在示例实施例中，p-型区域1202在标头电路中排成一行。
第一p-型部分1204包括沿x方向设置的第一BPR 1208，该第一BPR 1208给标头电路(例如，给图11中所示的第四开关器件1100)提供第二电压源(例如，VDD_HD BPR)。第一扩散区域1210沿x方向跨过p-型区域1202不间断(例如，连续地)延伸，并且设置在第一BPR1208上方。
第二p-型部分1206包括沿x方向设置的第二BPR 1212，其给标头电路(例如，给图11中所示的第四开关器件1100)提供第一电压源(例如，VDD BPR)。第一扩散区域1210设置在第二BPR 1212上方。在所示的实施例中，在第一p-型部分1204和第二p-型部分1206之间的p-型区域1202中的区域1214包括第一p-型晶体管(P0)、第二p-型晶体管(P1)和第三p-型晶体管(P2)。第四p-型晶体管(P3)设置在第一p-型部分1204中。
第二扩散区域510跨过p-型区域1202沿y方向设置并且在第一扩散区域1210、第一BPR 1208和第二BPR 1212上方。第二扩散区域510a通过VD 514a连接到第二跳线连接器1124。第二扩散区域510b通过VD 514b连接到第二跳线连接器1124。第二跳线连接器1124提供第二电压(例如，VDD_HD BPR)，并且在第一金属层(例如，M0层)中形成。
多晶硅线522(例如，多晶硅栅极)在第一扩散区域1210、第一BPR 1208、第二BPR1212上方沿y方向设置，并且在第二扩散区域510和第二扩散区域510’之间。多晶硅线522跨过p-型区域1202延伸。
第二扩散区域510c通过VD 514c连接到第一跳线连接器1120。第二扩散区域510d通过VD 514d连接到第一跳线连接器1120。第二扩散区域510e通过VD 514e连接到第一跳线连接器1120。在所示的实施例中，第一跳线连接器1120提供第一电压源(VDD BPR)，并在第一金属层(例如，M0层)中形成。
所示实施例的一个优点是，第一跳线连接器1120和第二跳线连接器1124向第一p-型部分1204和第二p-型部分1206提供第一和第二电压源(例如，分别为VDD BPR和VDD_HDBPR)。第一p-型晶体管1102、第二p-型晶体管1104、第三p-型晶体管1106和第四p-型晶体管1108的漏极(D)连接到第一电压源(VDD BPR)，而第一p-型晶体管1102、第二p-型晶体管1104、第三p-型晶体管1106和第四p-型晶体管1108的源极(S)连接到第二电压源(VDD_HDBPR)。
图13描绘了根据一些实施例的第五开关器件，该第五开关器件适合用于在图1中所示的标头电路中使用。第五开关器件1300包括串联连接的第一n-型晶体管(N0)1302和第二n-型晶体管(N1)1304。第一n-型晶体管1302的漏极节点1306连接到第一电压源(例如，VSS_HD BPR)。第二n-型晶体管1304的源极节点1308连接到第二电压源(例如，VSS BPR)。第一n-型晶体管1302的源极节点1310在节点1314处连接到第二n-型晶体管1304的漏极节点1312。在一个示例实施例中，第一n-型晶体管1302和第二n-型晶体管1304被实施作为两个堆叠的NMOS晶体管。
图14示出了根据一些实施例的包括图13所示的第五开关器件的示例标头电路的布局图。布局1400包括n-型区域1402，其包括第一n-型部分1404和第二n-型部分1406。在示例实施例中，n-型区域1402在标头电路中排成一行。
第一n-型部分1404包括沿x方向设置的第一BPR 1408，其给标头电路(例如，图13中的第五开关器件1300)提供第一电压源(例如，VSS_HD BPR)。第一扩散区域1410沿x方向跨过n-型区域1402不间断地(例如，连续地)延伸，并且设置在第一BPR 1408上方。
第二n-型部分1406包括沿x方向设置的第二BPR 1412，该第二BPR 1412给标头电路(例如，图13中的第五开关器件1300)提供第二电压源(例如，VSS BPR)。连续的第一扩散区域1410也设置在第二BPR 1412上方。
第二扩散区域710跨过n-型区域1402沿y方向设置并且在第一扩散区域1410、第一BPR 1408和第二BPR 1412上方。在所示的实施例中，第二扩散区域710a通过区域1414中的的VD 514a连接到第一扩散区域1410，并且代表图13中的源极节点1310和漏极节点1312之间的连接(节点1314)。
第二BPR 1412通过VB 512b连接到第二扩散区域710b。VB 512b代表漏极节点1306和第一电压源(例如，VSS_HD BPR)之间的连接。第一BPR 1408通过VB 512c连接到第二扩散区域710c。VB 512c代表图13中所示的源极节点1308和第二电压源(例如，VSS BPR)之间的连接。
多晶硅线522(例如，多晶硅栅极)在第一扩散区域1410、第一BPR 1408和第二BPR1412上方沿y方向设置。多晶硅线522也位于第二扩散区域710和第二扩散区域710’之间并且跨过n-型区域1402延伸。多晶硅线522a、522b用作n-型晶体管(例如，图13中的n型晶体管N0、N1)的栅极。第一n-型晶体管(N0)1302由第一扩散区域1410、多晶硅线522a和第二扩散区域710a、第二扩散区域710b形成，而第二n-型晶体管(N1)1304由第一扩散区域1410、多晶硅线522b和第二扩散区域710a，第二扩散区域710c形成。
图15描绘了根据一些实施例的第六开关器件，该第六开关器件适合用于在图1中所示的标头电路中使用。第六开关器件1500包括串联连接的第一p-型晶体管(P0)1502和第二p-型晶体管(P1)1504。第一p-型晶体管1502的漏极节点1506连接到第一电压源(例如，VDD BPR)。第二p-型晶体管1504的源极节点1508连接到第二电压源(例如，VDD_HD BPR)。第一p-型晶体管1502的源极节点1510在节点1514处连接到第二p-型晶体管1504的漏极节点1512。在一个示例实施例中，第一p-型晶体管1502和第二p-型晶体管1504被实施作为两个堆叠的PMOS晶体管。
图16示出了根据一些实施例的包括图15所示的第六开关器件的示例标头电路的布局图。布局1600包括p-型区域1602，该p-型区域1602包括第一p-型部分1604和第二p-型部分1606。在示例实施例中，p-型区域1602在标头电路中形成为一行。
第一p-型部分1604包括沿x方向设置的第一BPR 1608，其给标头电路(例如，图15中的第六开关器件1500)提供第二电压源(例如，VDD_HD BPR)。第一扩散区域1610沿x方向跨过p-型区域1602不间断地(例如，连续地)延伸，并且设置在第一BPR 1608上方。
第二p-型部分1606包括沿x方向设置的第二BPR 1612，该第二BPR 1612给标头电路(例如，图15中的第六开关器件1500)提供第二电压源(例如，VDD BPR)。连续的第一扩散区域1610也设置在第二BPR 1612上方。
第二扩散区域510跨过p-型区域1602沿y方向设置并且在第一扩散区域1610、第一BPR 1608和第二BPR 1612上方。在所示的实施例中，第二扩散区域510a通过区域1614中的VD 514a连接到第一扩散区域1610，并且代表图15中的源极节点1510和漏极节点1512之间的连接(节点1514)。
第二BPR 1612通过VB 512a连接到第二扩散区域510b。VB 512a代表漏极节点1506和第一电压源(例如，VDD BPR)之间的连接。第一BPR 1608通过VB 512b连接到第二扩散区域510c。VB 512b代表图15中所示的源极节点1508和第二电压源(例如VSS_HD BPR)之间的连接。
多晶硅线522(例如，多晶硅栅极)在第一扩散区域1610、第一BPR 1608和第二BPR1612上方沿y方向设置。多晶硅线522也位于第二扩散区域510和第二扩散区域510’之间，并跨过p-型区域1602在延伸。多晶硅线522a、522b用作p-型晶体管(例如，图15中的p-型晶体管P0、P1)的栅极。第一p-型晶体管(P0)1502由第一扩散区域1610、多晶硅线522a和第二扩散区域510a、第二扩散区域510b形成，而第二p-型晶体管(P1)1504由第一扩散区域1610、多晶硅线522b和第二扩散区域510a、第二扩散区域510c形成。
前述概述了几个实施例的部件，使得本领域技术人员可以更好地理解本公开的方面。本领域技术人员应当理解，他们可以容易地将本公开用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该意识到，这样的等效结构不脱离本公开的精神和范围，并且它们可以在不脱离本公开的精神和范围情况下，进行任何改变、替换和变更。
一方面，标头电路包括用于存储器阵列的多个开关器件。标头电路包括第一导电类型的第一区域。第一区域包括第一部分和第二部分。第一部分包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源。第二部分包括沿第一方向设置的第二BPR，第二BPR包括提供与第一电压不同的第二电压的第二电压源。
在另一方面，存储器件包括存储器阵列和标头电路。标头电路包括可操作地连接到存储器阵列的多个开关。标头电路包括第一导电类型的第一区域。第一区域包括第一部分和第二部分。第一部分包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源。第二部分包括沿第一方向设置的第二BPR，第二BPR包括提供与第一电压不同的第二电压的第二电压源。
在另一方面，电子器件包括处理器件和可操作地连接到该处理器件的存储器器件。处理器件可操作以控制存储器器件的操作。该存储器器件包括存储器阵列和标头电路。标头电路包括可操作地连接到存储器阵列的多个开关。标头电路包括第一导电类型的第一区域。第一区域包括第一部分和第二部分。第一部分包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源。第二部分包括沿第一方向设置的第二BPR，第二BPR包括提供与第一电压不同的第二电压的第二电压源。
根据本申请的一个实施例，提供了一种标头(header)电路，包括多个开关器件，标头(header)电路包括：第一导电类型的第一区域；在第一区域中的第一部分，第一部分包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源；和在第一区域中的第二部分，第二部分包括沿第一方向设置的第二BPR，第二BPR包括提供第二电压的第二电压源，第二电压不同于第一电压。在一些实施例中，其中：第一部分包括第一导电类型的第一部分；和第二部分包括第二导电类型的第二部分。在一些实施例中，标头电路还包括：第二导电类型的第二区域，第二区域邻近第一导电类型的第一区域沿第一方向设置，第二区域包括沿第一方向设置的第三BPR并且包括提供第三电压的第三电压源，第三电压不同于第一电压和第二电压；扩散区域，沿第二方向设置并且在第二部分中的第二BPR和第二区域中的第三BPR上方延伸；和连接，在扩散区域和第三BPR之间，以将第三电压源的第三电压提供给第二部分。在一些实施例中，标头电路还包括：第二导电类型的第二区域，第二区域邻近第一导电类型的第一区域沿第一方向设置，第二区域包括沿第一方向设置的第三BPR和包括提供第三电压的第三电压源，第三电压不同于第一电压和第二电压；扩散区域，沿第二方向设置并且在第二部分中的第二BPR和第二区域中的第三BPR上方延伸；和连接，在扩散区域和第二BPR之间，以将第二电压源的第二电压提供给第二部分。在一些实施例中，其中：第一部分包括第一导电类型的第一部分；和第二部分包括第二导电类型的第二部分。在一些实施例中，标头电路还包括：第一扩散区域，在第一BPR和第二BPR上方沿第一方向设置；第二扩散区域，在第一扩散区域和第一BPR上方沿第二方向设置；第一连接，在第二扩散区域和第一BPR之间；第三扩散区域，在第一扩散区域和第二BPR上方沿第二方向设置；第二连接，在第三扩散区域和第二BPR之间；第四扩散区域，沿第二方向设置在第二扩散区域和第三扩散区域之间并且在第一扩散区域上方；第五扩散区域，沿第二方向设置在第二扩散区域的第一侧和第四扩散区域之间并且在第一扩散区域上方；第六扩散区域，沿第二方向设置在第二扩散区域的第二侧和第一扩散区域上方之间，第二侧与第一侧相对；第一跳线连接器，在第二扩散区域、第三扩散区域、第四扩散区域和第五扩散区域上方并且在第一扩散区域的部分上方沿第一方向设置；第三连接，在第二连接和第一跳线连接器之间；第四连接，在第一跳线连接器和第四扩散区域之间；第二跳线连接器，邻近第一跳线连接器并且在第二扩散区域、第三扩散区域、第四扩散区域和第五扩散区域上方沿第一方向设置；第五连接，在第六扩散区域和第二跳线连接器之间；第六连接，在第五扩散区域和第二跳线连接器之间；第七连接，在第三扩散区域和第二跳线连接器之间。在一些实施例中，标头电路还包括：第一扩散区域，在第一BPR和第二BPR上方沿第一方向设置；第二扩散区域，在第一扩散区域和第一BPR上方沿第二方向设置；第一连接，在第二扩散区域和第一BPR之间；第三扩散区域，在第一扩散区域和第二BPR上方沿第二方向设置；第二连接，在第三扩散区域和第二BPR之间；第四扩散区域，沿第二方向设置在第二扩散区域和第三扩散区域之间；和第三连接，在第四扩散区域和第一扩散区域之间。
根据本申请的另一个实施例，提供了一种存储器器件，包括：存储器阵列；和标头电路，包括可操作地连接到存储器阵列的多个开关器件，标头电路包括：第一导电类型的第一区域；在第一区域中的第一部分，包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源；和在第一区域中的第二部分，包括沿第一方向设置的第二BPR，第二BPR包括提供第二电压的第二电压源，第二电压不同于第一电压。在一些实施例中，其中：第一部分包括第一导电类型的第一部分；和第二部分包括第二导电类型的第二部分。在一些实施例中，其中标头电路还包括：第二导电类型的第二区域，第二区域邻近第一导电类型的第一区域沿第一方向设置，第二区域包括沿第一方向设置的第三BPR和包括提供第三电压的第三电压源，第三电压不同于第一电压和第二电压；扩散区域，沿第二方向设置并且在第二部分中的第二BPR和第二区域中的第三BPR上方延伸；和连接，在扩散区域和第三BPR之间，以将第三电压源的第三电压提供给第二部分。在一些实施例中，其中标头电路还包括：第二导电类型的第二区域，第二区域邻近第一导电类型的第一区域沿第一方向设置，第二区域包括沿第一方向设置的第三BPR和包括提供第三电压的第三电压源，第三电压不同于第一电压和第二电压；扩散区域，沿第二方向设置并且在第二部分中的第二BPR和第二区域中的第三BPR上方延伸；和连接，在扩散区域和第二BPR之间，以将第二电压源的第二电压提供给第二部分。在一些实施例中，其中：第一部分包括第一导电类型的第一部分；和第二部分包括第二导电类型的第二部分。在一些实施例中，其中标头电路还包括：第一扩散区域，在第一BPR和第二BPR上方沿第一方向设置；第二扩散区域，在第一扩散区域和第一BPR上方沿第二方向设置；第一连接，在第二扩散区域和第一BPR之间；第三扩散区域，在第一扩散区域和第二BPR上方沿第二方向设置；第二连接，在第三扩散区域和第二BPR之间；第四扩散区域，沿第二方向设置在第二扩散区域和第三扩散区域之间并且在第一扩散区域上方；第五扩散区域，沿第二方向设置在第二扩散区域的第一侧和第四扩散区域之间并且在第一扩散区域上方；第六扩散区域，沿第二方向设置在第二扩散区域的第二侧和第一扩散区域上方之间，第二侧与第一侧相对；第一跳线连接器，在第二扩散区域、第三扩散区域、第四扩散区域和第五扩散区域上方并且在第一扩散区域的部分上方沿第一方向设置；第三连接，在第二连接和第一跳线连接器之间；第四连接，在第一跳线连接器和第四扩散区域之间；第二跳线连接器，邻近第一跳线连接器并且在第二扩散区域、第三扩散区域、第四扩散区域和第五扩散区域上方沿第一方向设置；第五连接，在第六扩散区域和第二跳线连接器之间；第六连接，在第五扩散区域和第二跳线连接器之间；第七连接，在第三扩散区域和第二跳线连接器之间。在一些实施例中，其中标头电路还包括：第一扩散区域，在第一BPR和第二BPR上方沿第一方向设置；第二扩散区域，在第一扩散区域和第一BPR上方沿第二方向设置；第一连接，在第二扩散区域和第一BPR之间；第三扩散区域，在第一扩散区域和第二BPR上方沿第二方向设置；第二连接，在第三扩散区域和第二BPR之间；第四扩散区域，沿第二方向设置在第二扩散区域和第三扩散区域之间；和第三连接，在第四扩散区域和第一扩散区域之间。
根据本申请的又一个实施例，提供了一种电子器件，包括：处理器件；和存储器器件，可操作地连接到处理器件，其中处理器件可操作以控制存储器器件的操作，存储器器件包括：存储器阵列；和标头电路，包括可操作地连接到存储器阵列的多个开关器件，标头电路包括：第一导电类型的第一区域；在第一区域中的第一部分，包括沿第一方向设置的第一背面电源轨(BPR)，第一BPR包括提供第一电压的第一电压源；和在第一区域中的第二部分，包括沿第一方向设置的第二BPR，第二BPR包括提供第二电压的第二电压源，第二电压不同于第一电压。在一些实施例中，其中：第一部分包括第一导电类型的第一部分；和第二部分包括第二导电类型的第二部分。在一些实施例中，其中标头电路还包括：第二导电类型的第二区域，第二区域邻近第一导电类型的第一区域沿第一方向设置，第二区域包括沿第一方向设置的第三BPR和包括提供第三电压的第三电压源，第三电压不同于第一电压和第二电压；扩散区域，沿第二方向设置并且在第二部分中的第二BPR和第二区域中的第三BPR上方延伸；和连接，在扩散区域和第三BPR之间，以将第三电压源的第三电压提供给第二部分。在一些实施例中，其中标头电路还包括：第二导电类型的第二区域，第二区域邻近第一导电类型的第一区域沿第一方向设置，第二区域包括沿第一方向设置的第三BPR和包括提供第三电压的第三电压源，第三电压不同于第一电压和第二电压；扩散区域，沿第二方向设置并且在第二部分中的第二BPR和第二区域中的第三BPR上方延伸；和连接，在扩散区域和第二BPR之间，以将第二电压源的第二电压提供给第二部分。在一些实施例中，其中：第一部分包括第一导电类型的第一部分；和第二部分包括第二导电类型的第二部分。在一些实施例中，其中标头电路还包括：第一扩散区域，在第一BPR和第二BPR上方沿第一方向设置；第二扩散区域，在第一扩散区域和第一BPR上方沿第二方向设置；第一连接，在第二扩散区域和第一BPR之间；第三扩散区域，在第一扩散区域和第二BPR上方沿第二方向设置；第二连接，在第三扩散区域和第二BPR之间；第四扩散区域，沿第二方向设置在第二扩散区域和第三扩散区域之间；和第三连接，在第四扩散区域和第一扩散区域之间。
本申请中提供的一个或多个方面的描述和说明不意在以任何方式限制或限定所要求保护的本公开的范围。本申请中提供的方面、示例和细节被认为足以传达所有权，并使其他人能够制造和使用所要求保护的公开的最佳模式。所要求保护的公开内容不应被解释为限于本申请中提供的各个方面、示例或细节。不管是组合显示还是单独描述，各个部件(结构和方法上)都应有选择地包括或省略，以产生具有特定特征集的实施例。已经提供了本申请的描述和说明，本领域的技术人员可以设想落入本申请所体现的本发明总体构思的更广泛方面的精神之内的各种变型，修改和替换方面，这些方面不背离本发明要求保护的公开内容的更广范围。

Claims (20)

1.一种标头电路，包括多个开关器件，所述标头电路包括：
具有第一导电类型的第一区域；
第一部分，具有所述第一导电类型且在所述第一区域中，所述第一部分包括沿第一方向设置的第一背面电源轨，所述第一背面电源轨包括提供第一电压的第一电压源；和
第二部分，具有第二导电类型且在所述第一区域中，所述第二部分包括沿所述第一方向设置的第二背面电源轨，所述第二背面电源轨包括提供第二电压的第二电压源，所述第二电压不同于所述第一电压。
2.根据权利要求1所述的标头电路，其中：
所述第一导电类型是n型所述第二导电类型是p型。
3.根据权利要求2所述的标头电路，还包括：
所述第二导电类型的第二区域，所述第二区域邻近所述第一导电类型的所述第一区域沿所述第一方向设置，所述第二区域包括沿所述第一方向设置的第三背面电源轨并且包括提供第三电压的第三电压源，所述第三电压不同于所述第一电压和所述第二电压；
扩散区域，沿第二方向设置并且在所述第二部分中的所述第二背面电源轨和所述第二区域中的所述第三背面电源轨上方延伸；和
连接，在所述扩散区域和所述第三背面电源轨之间，以将所述第三电压源的所述第三电压提供给所述第二部分。
4.根据权利要求2所述的标头电路，还包括：
所述第二导电类型的第二区域，所述第二区域邻近所述第一导电类型的所述第一区域沿所述第一方向设置，所述第二区域包括沿所述第一方向设置的第三背面电源轨和包括提供第三电压的第三电压源，所述第三电压不同于所述第一电压和所述第二电压；
扩散区域，沿第二方向设置并且在所述第二部分中的所述第二背面电源轨和所述第二区域中的所述第三背面电源轨上方延伸；和
连接，在所述扩散区域和所述第二背面电源轨之间，以将所述第二电压源的所述第二电压提供给所述第二部分。
5.根据权利要求2所述的标头电路，还包括：
第二区域，具有所述第一导电类型；
第三部分，具有所述第一导电类型且设置在所述第二区域，包括设置在所述第一方向上的第三背面电源轨，所述第三背面电源轨被配置为提供所述第一电压；
第四部分，具有所述第一导电类型且设置在所述第二区域，包括设置在所述第一方向上的第四背面电源轨，所述第四背面电源轨被配置为提供不同于所述第一电压和所述第二电压的第三电压。
6.根据权利要求5所述的标头电路，还包括：
第一扩散区域，在所述第三背面电源轨和所述第四背面电源轨上方沿所述第一方向设置；
第二扩散区域，在所述第一扩散区域和所述第三背面电源轨上方沿第二方向设置；
第一连接，在所述第二扩散区域和所述第三背面电源轨之间；
第三扩散区域，在所述第一扩散区域和所述第四背面电源轨上方沿所述第二方向设置；
第二连接，在所述第三扩散区域和所述第四背面电源轨之间；
第四扩散区域，沿所述第二方向设置在所述第二扩散区域和所述第三扩散区域之间并且在所述第一扩散区域上方；
第五扩散区域，沿所述第二方向设置在所述第二扩散区域的第一侧和所述第四扩散区域之间并且在所述第一扩散区域上方；
第六扩散区域，沿所述第二方向设置在所述第二扩散区域的第二侧和所述第一扩散区域和所述第三背面电源轨上方之间，所述第二侧与所述第一侧相对；
第一跳线连接器，在所述第二扩散区域、所述第四扩散区域和所述第五扩散区域上方并且在所述第一扩散区域的部分上方沿所述第一方向设置；
第三连接，在所述第二扩散区域和所述第一跳线连接器之间；
第四连接，在所述第一跳线连接器和所述第四扩散区域之间；
第二跳线连接器，邻近所述第一跳线连接器并且在所述第二扩散区域、所述第三扩散区域、所述第四扩散区域、所述第五扩散区域和所述第六扩散区域上方沿所述第一方向设置；
第五连接，在所述第六扩散区域和所述第二跳线连接器之间；
第六连接，在所述第五扩散区域和所述第二跳线连接器之间；
第七连接，在所述第三扩散区域和所述第二跳线连接器之间。
7.根据权利要求2所述的标头电路，还包括：
第一扩散区域，在所述第一背面电源轨和所述第二背面电源轨上方沿所述第一方向设置；
第二扩散区域，在所述第一扩散区域和所述第一背面电源轨上方沿第二方向设置；
第一连接，在所述第二扩散区域和所述第一背面电源轨之间；
第三扩散区域，在所述第一扩散区域和所述第二背面电源轨上方沿所述第二方向设置；
第二连接，在所述第三扩散区域和所述第二背面电源轨之间；
第四扩散区域，沿所述第二方向设置在所述第二扩散区域和所述第三扩散区域之间；和
第三连接，在所述第四扩散区域和所述第一扩散区域之间。
8.一种存储器器件，包括：
存储器阵列；和
标头电路，包括可操作地连接到所述存储器阵列的多个开关器件，所述标头电路包括：
具有第一导电类型的第一区域；
第一部分，具有所述第一导电类型且在所述第一区域中，包括沿第一方向设置的第一背面电源轨，所述第一背面电源轨包括提供第一电压的第一电压源；和
第二部分，具有第二导电类型且在所述第一区域中，包括沿所述第一方向设置的第二背面电源轨，所述第二背面电源轨包括提供第二电压的第二电压源，所述第二电压不同于所述第一电压。
9.根据权利要求8所述的存储器器件，其中：
所述第一导电类型是p型；和
所述第二导电类型是n型。
10.根据权利要求9所述的存储器器件，其中所述标头电路还包括：
所述第二导电类型的第二区域，所述第二区域邻近所述第一导电类型的所述第一区域沿所述第一方向设置，所述第二区域包括沿所述第一方向设置的第三背面电源轨和包括提供第三电压的第三电压源，所述第三电压不同于所述第一电压和所述第二电压；
扩散区域，沿第二方向设置并且在所述第二部分中的所述第二背面电源轨和所述第二区域中的所述第三背面电源轨上方延伸；和
连接，在所述扩散区域和所述第三背面电源轨之间，以将所述第三电压源的所述第三电压提供给所述第二部分。
11.根据权利要求9所述的存储器器件，其中所述标头电路还包括：
所述第二导电类型的第二区域，所述第二区域邻近所述第一导电类型的所述第一区域沿所述第一方向设置，所述第二区域包括沿所述第一方向设置的第三背面电源轨和包括提供第三电压的第三电压源，所述第三电压不同于所述第一电压和所述第二电压；
扩散区域，沿第二方向设置并且在所述第二部分中的所述第二背面电源轨和所述第二区域中的所述第三背面电源轨上方延伸；和
连接，在所述扩散区域和所述第二背面电源轨之间，以将所述第二电压源的所述第二电压提供给所述第二部分。
12.根据权利要求9所述的存储器器件，还包括：
第二区域，具有所述第一导电类型；
第三部分，具有所述第一导电类型且设置在所述第二区域，包括设置在所述第一方向上的第三背面电源轨，所述第三背面电源轨被配置为提供所述第一电压；
第四部分，具有所述第一导电类型且设置在所述第二区域，包括设置在所述第一方向上的第四背面电源轨，所述第四背面电源轨被配置为提供不同于所述第一电压和所述第二电压的第三电压。
13.根据权利要求12所述的存储器器件，其中所述标头电路还包括：
第一扩散区域，在所述第三背面电源轨和所述第四背面电源轨上方沿所述第一方向设置；
第二扩散区域，在所述第一扩散区域和所述第三背面电源轨上方沿第二方向设置；
第一连接，在所述第二扩散区域和所述第三背面电源轨之间；
第三扩散区域，在所述第一扩散区域和所述第四背面电源轨上方沿所述第二方向设置；
第二连接，在所述第三扩散区域和所述第四背面电源轨之间；
第四扩散区域，沿所述第二方向设置在所述第二扩散区域和所述第三扩散区域之间并且在所述第一扩散区域上方；
第五扩散区域，沿所述第二方向设置在所述第二扩散区域的第一侧和所述第四扩散区域之间并且在所述第一扩散区域上方；
第六扩散区域，沿所述第二方向设置在所述第二扩散区域的第二侧和所述第一扩散区域和所述第三背面电源轨上方之间，所述第二侧与所述第一侧相对；
第一跳线连接器，在所述第二扩散区域、所述第四扩散区域和所述第五扩散区域上方并且在所述第一扩散区域的部分上方沿所述第一方向设置；
第三连接，在所述第二扩散区域和所述第一跳线连接器之间；
第四连接，在所述第一跳线连接器和所述第四扩散区域之间；
第二跳线连接器，邻近所述第一跳线连接器并且在所述第二扩散区域、所述第三扩散区域、所述第四扩散区域、所述第五扩散区域和所述第六扩散区域上方沿所述第一方向设置；
第五连接，在所述第六扩散区域和所述第二跳线连接器之间；
第六连接，在所述第五扩散区域和所述第二跳线连接器之间；
第七连接，在所述第三扩散区域和所述第二跳线连接器之间。
14.根据权利要求9所述的存储器器件，其中所述标头电路还包括：
第一扩散区域，在所述第一背面电源轨和所述第二背面电源轨上方沿所述第一方向设置；
第二扩散区域，在所述第一扩散区域和所述第一背面电源轨上方沿第二方向设置；
第一连接，在所述第二扩散区域和所述第一背面电源轨之间；
第三扩散区域，在所述第一扩散区域和所述第二背面电源轨上方沿所述第二方向设置；
第二连接，在所述第三扩散区域和所述第二背面电源轨之间；
第四扩散区域，沿所述第二方向设置在所述第二扩散区域和所述第三扩散区域之间；和
第三连接，在所述第四扩散区域和所述第一扩散区域之间。
15.一种电子器件，包括：
处理器件；和
存储器器件，可操作地连接到所述处理器件，其中所述处理器件可操作以控制所述存储器器件的操作，所述存储器器件包括：
存储器阵列；和
标头电路，包括可操作地连接到所述存储器阵列的多个开关器件，所述标头电路包括：
具有第一导电类型的第一区域；
第一部分，具有所述第一导电类型且在所述第一区域中，包括沿第一方向设置的第一背面电源轨，所述第一背面电源轨包括提供第一电压的第一电压源；和
第二部分，具有第二导电类型且在所述第一区域中，包括沿所述第一方向设置的第二背面电源轨，所述第二背面电源轨包括提供第二电压的第二电压源，所述第二电压不同于所述第一电压。
16.根据权利要求15所述的电子器件，其中：
所述第一导电类型是n型导电类型；和
所述第二导电类型是p型导电类型。
17.根据权利要求16所述的电子器件，其中所述标头电路还包括：
所述第二导电类型的第二区域，所述第二区域邻近所述第一导电类型的所述第一区域沿所述第一方向设置，所述第二区域包括沿所述第一方向设置的第三背面电源轨和包括提供第三电压的第三电压源，所述第三电压不同于所述第一电压和所述第二电压；
扩散区域，沿第二方向设置并且在所述第二部分中的所述第二背面电源轨和所述第二区域中的所述第三背面电源轨上方延伸；和
连接，在所述扩散区域和所述第三背面电源轨之间，以将所述第三电压源的所述第三电压提供给所述第二部分。
18.根据权利要求16所述的电子器件，其中所述标头电路还包括：
所述第二导电类型的第二区域，所述第二区域邻近所述第一导电类型的所述第一区域沿所述第一方向设置，所述第二区域包括沿所述第一方向设置的第三背面电源轨和包括提供第三电压的第三电压源，所述第三电压不同于所述第一电压和所述第二电压；
扩散区域，沿第二方向设置并且在所述第二部分中的所述第二背面电源轨和所述第二区域中的所述第三背面电源轨上方延伸；和
连接，在所述扩散区域和所述第二背面电源轨之间，以将所述第二电压源的所述第二电压提供给所述第二部分。
19.根据权利要求15所述的电子器件，其中：
所述第一导电类型是p型导电类型；和
所述第二导电类型是n型导电类型。
20.根据权利要求19所述的电子器件，其中所述标头电路还包括：
第一扩散区域，在所述第一背面电源轨和所述第二背面电源轨上方沿所述第一方向设置；
第二扩散区域，在所述第一扩散区域和所述第一背面电源轨上方沿第二方向设置；
第一连接，在所述第二扩散区域和所述第一背面电源轨之间；
第三扩散区域，在所述第一扩散区域和所述第二背面电源轨上方沿所述第二方向设置；
第二连接，在所述第三扩散区域和所述第二背面电源轨之间；
第四扩散区域，沿所述第二方向设置在所述第二扩散区域和所述第三扩散区域之间；和
第三连接，在所述第四扩散区域和所述第一扩散区域之间。
CN202011644631.9A 2019-12-30 2020-12-30 标头电路和存储器器件以及电子器件 Active CN113129946B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962954914P 2019-12-30 2019-12-30
US62/954,914 2019-12-30
US17/085,067 2020-10-30
US17/085,067 US11398257B2 (en) 2019-12-30 2020-10-30 Header layout design including backside power rail

Publications (2)

Publication Number Publication Date
CN113129946A CN113129946A (zh) 2021-07-16
CN113129946B true CN113129946B (zh) 2024-03-08

Family

ID=76546478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011644631.9A Active CN113129946B (zh) 2019-12-30 2020-12-30 标头电路和存储器器件以及电子器件

Country Status (4)

Country Link
US (1) US11398257B2 (zh)
KR (1) KR102451352B1 (zh)
CN (1) CN113129946B (zh)
TW (1) TWI760979B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020130144A1 (de) * 2019-12-30 2021-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Headerlayoutdesign, umfassend eine rückseitenstromschiene

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863820A (en) * 1998-02-02 1999-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of sac and salicide processes on a chip having embedded memory
US6373105B1 (en) * 1999-10-16 2002-04-16 Winbond Electronics Corp. Latch-up protection circuit for integrated circuits biased with multiple power supplies
CN104282655A (zh) * 2013-07-12 2015-01-14 三星电子株式会社 半导体器件及其制造方法
CN107039068A (zh) * 2016-01-14 2017-08-11 台湾积体电路制造股份有限公司 存储电路及其写入方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110139780A (ko) * 2010-06-24 2011-12-30 삼성전자주식회사 반도체 집적회로 장치 및 이를 포함하는 시스템온칩
US8648654B1 (en) * 2012-09-25 2014-02-11 Arm Limited Integrated circuit and method for generating a layout of such an integrated circuit
US20160275227A1 (en) 2015-03-16 2016-09-22 Qualcomm Incorporated OPTIMIZING INTERCONNECT DESIGNS IN LOW-POWER INTEGRATED CIRCUITS (ICs)
US9570395B1 (en) * 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
US10032707B2 (en) 2016-12-27 2018-07-24 Intel Corporation Post-grind die backside power delivery
KR102619669B1 (ko) * 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서
US10304500B2 (en) * 2017-06-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power switch control for dual power supply
US10700207B2 (en) * 2017-11-30 2020-06-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
US10872190B2 (en) * 2018-07-16 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for latch-up prevention
EP3742487A1 (en) * 2019-05-23 2020-11-25 IMEC vzw An integrated circuit with backside power delivery network and backside transistor
US11270977B2 (en) * 2019-11-08 2022-03-08 Xilinx, Inc. Power delivery network for active-on-active stacked integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863820A (en) * 1998-02-02 1999-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of sac and salicide processes on a chip having embedded memory
US6373105B1 (en) * 1999-10-16 2002-04-16 Winbond Electronics Corp. Latch-up protection circuit for integrated circuits biased with multiple power supplies
CN104282655A (zh) * 2013-07-12 2015-01-14 三星电子株式会社 半导体器件及其制造方法
CN107039068A (zh) * 2016-01-14 2017-08-11 台湾积体电路制造股份有限公司 存储电路及其写入方法

Also Published As

Publication number Publication date
US11398257B2 (en) 2022-07-26
KR102451352B1 (ko) 2022-10-06
CN113129946A (zh) 2021-07-16
KR20210086961A (ko) 2021-07-09
US20210201961A1 (en) 2021-07-01
TW202135061A (zh) 2021-09-16
TWI760979B (zh) 2022-04-11

Similar Documents

Publication Publication Date Title
US10522554B2 (en) SRAM cells with vertical gate-all-around MOSFETs
US11676654B2 (en) SRAM structure with reduced capacitance and resistance
US8169030B2 (en) Semiconductor memory device and production method thereof
TWI644400B (zh) 半導體元件及記憶體元件
US8063414B2 (en) Compact standard cell
US20190148407A1 (en) Semiconductor device including standard cells
TWI550777B (zh) 靜態隨機存取記憶體單元以及靜態隨機存取記憶體單元陣列
US20210305278A1 (en) Semiconductor integrated circuit device
US10515691B2 (en) Memory array with bit-lines connected to different sub-arrays through jumper structures
US20220108992A1 (en) Semiconductor storage device
US20210320065A1 (en) Semiconductor integrated circuit device
US20220392999A1 (en) Semiconductor integrated circuit device
US20220115389A1 (en) Semiconductor storage device
KR100882549B1 (ko) 반도체 기억 장치
US20240153549A1 (en) 2-port sram comprising a cfet
US20240112746A1 (en) Semiconductor storage device
CN113129946B (zh) 标头电路和存储器器件以及电子器件
US20220216319A1 (en) Semiconductor integrated circuit device
US9257522B2 (en) Memory architectures having dense layouts
JP2014135399A (ja) 半導体記憶装置
US11715501B2 (en) Header layout design including backside power rail
US7825471B2 (en) Semiconductor memory device including SRAM cell having well power potential supply region provided therein
US20070241370A1 (en) Semiconductor memory device
JPH0897298A (ja) 半導体メモリ装置
CN116259628A (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant