CN113125853A - 电阻测试结构及方法 - Google Patents

Abstract

本发明提出了通孔电阻测试结构及方法，以提高通孔电阻的测试精确度。该测试结构包括至少两个子测试结构，所述子测试结构是一条通孔链，包含有多个通孔单元及连接通孔单元的互连线，相邻两个通孔单元由互连线相连，所述同一个子测试结构中的通孔单元包含的通孔数相同，所述互连线由分别位于相邻两金属层上的互连线组成，且上下两层互连线在通孔连接处有重叠区域，所述各子测试结构在通孔单元的通孔数彼此不相同，所述各子测试结构的互连线部分完全相同。

Description

电阻测试结构及方法

技术领域

本发明涉及集成电路领域，尤其涉及通孔电阻测量结构及方法。

背景技术

随着技术的发展，集成度越来越高，集成电路内包含的晶体管越来越多，互连线的层数也从以前的三四层增加到九层甚至十层。而将这些晶体管和互连线连接在一起的接触孔，以及将不同金属层上的互连线连接在一起的通孔，数目急剧增加。

随着集成电路的发展，后端互连线的寄生电阻电容等电学参数成为了决定电路性能的重要因素，所以将这些互连线连接在一起的通孔也越来越重要，集成电路制造工艺包括多个步骤，且集成电路通常包含数百万至一亿多个通孔，任何一个通孔的失效都可能导致集成电路的功能无法达到预定要求。所以，业界对准确提取通孔电阻的要求也越来越高。

通孔电阻的测量原理通常是：采用测试结构，并制作成测试芯片，然后通过测量测试结构的电阻，来最终得到通孔电阻。

目前业界存在的通孔测试结构，采用一条包含有通孔和互连线的通孔链，测试整条通孔链的电阻，然后计算单个通孔电阻。这种方案得出的通孔电阻包括互连线部分的电阻，得到的通孔电阻误差较大。

发明内容

本发明提供通孔电阻测试结构及相应方法，以提高通孔电阻的测量准确度。

本发明提供的互连线测试结构包括多个子测试结构，所述子测试结构是一条通孔链，包含有多个通孔单元及连接通孔单元的互连线，相邻两个通孔单元由互连线相连，所述同一个子测试结构中的通孔单元包含的通孔数相同，所述互连线由分别位于相邻两金属层上的互连线组成，且上下两层互连线在通孔连接处有重叠区域，所述各子测试结构在通孔单元的通孔数彼此不相同，所述各子测试结构的互连线部分完全相同。

本发明提供了采用本发明中通孔电阻测试结构计算通孔电阻的方法，包括步骤：制作包含各子测试结构的测试芯片；分别测试各子测试结构中通孔链的电阻；分析各子测试结构的通孔链电阻值与相应子测试结构通孔单元内通孔个数的对应关系；根据所述对应关系，在直角坐标中描点，画线；根据所得直线，其在纵坐标上的截距作为互连线部分电阻；根据坐标轴中所得直线，其斜率作为各子测试结构重叠区域为1个通孔时的通孔链电阻；根据所得重叠区域为1个通孔时通孔链的电阻，除以该通孔链中的总通孔数，作为单个通孔的电阻。

采用本发明实施例的测试结构和方法，可以得到一个通孔的电阻值，而现有技术中，若要测试通孔电阻，会将部分互连线的电阻也加入到通孔电阻中，因此，与现有技术相比，采用本发明实施例提供的测试结构及方法，可以提高通孔电阻的准确度。

附图说明

图1a～1c为本发明实施例中各子测试结构的结构示意图；

图2为本发明实施例提出的通孔电阻测量方法流程图；

图3为本发明实施例中各子测试结构测量电阻与通孔单元内通孔数倒数的对应关系。

具体实施方式

针对背景技术提及的问题，本发明实施例提出下述通孔测试结构及相应计算方法，以消除现有测试结构中互连线部分电阻对通孔电阻的影响，提高了测试通孔电阻的准确度。

图1为本发明实施例中测试结构示意图，本发明实施例提出的通孔电阻测试结构及方法包括：

所述结构包含多个子测试结构10，20，30；

所述子测试结构10，包含互连线部分111，112，和通孔单元12，且所述结构中互连线111和112通过通孔单元12内的通孔相连，且互连线111和112在通孔单元内有重叠区域；

所述子测试结构20，包含互连线部分211，212，和通孔单元22，且所述结构中互连线211和212通过通孔单元22内的通孔相连，且互连线211和212在通孔单元内有重叠区域；

所述子测试结构30，包含互连线部分311，312，和通孔单元32，且所述结构中互连线311和312通过通孔单元32内的通孔相连，且互连线311和312在通孔单元内有重叠区域；

子测试结构10中，所有通孔单元12内的通孔数目相同；

子测试结构20中，所有通孔单元22内的通孔数目相同；

子测试结构30中，所有通孔单元32内的通孔数目相同；

各子测试结构中，通孔单元12，22，32内的通孔数彼此不相同；

各子测试结构的互连线部分111，211，311完全相同；

各子测试结构的互连线部分112，212，312完全相同。

可选的，各子测试结构进行适当的延长，形成一条通孔链，以便测试测试各子测试结构的通孔链电阻时，减小误差。

可选的，各子测试结构形成的通孔链可以做成各种形状，以达到各种目的，做成蜿蜒曲折形状，可以调整金属密度，减小工艺波动。

可选的，各子测试结构可以融入到其他测试结构当中，可以把所述各子测试结构放入到comb meander结构中。

下面以包括3个子测试结构，通孔12，22，32的通孔数分别为m₁，m₂，m₃的测试结构为例，给出基于本发明实施例提出的通孔电阻测试结构，测量通孔电阻的方案。

图2为本发明实施例提出的通孔电阻测试方法流程图，结合该图，本发明实施例提出的通孔电阻测量方法包括步骤：

步骤1，制作包含各子测试结构的测试芯片。

步骤2，测试各子测试结构中整条通孔链的电阻。

步骤3，分析所测电阻与相应子测试结构通孔单元内的通孔个数的对应关系，其对应关系为：

其中，Ri代表所述第i个子测试结构的通孔链电阻测试值；R_L代表所述各子测试结构中互连线部分的电阻值；m_i代表各子测试结构中每个重叠区域的通孔数；R₀代表所述子测试结构中每个重叠区域的通孔为1时，所有通孔的电阻和。

步骤4，根据所述对应关系，以测试所得电阻为纵坐标，以对应的m_i的倒数为横坐标，在直角坐标系中描点，画线，得图3。

步骤5，根据所得直线，其斜率就是一个子测试结构重叠区域为1个通孔时所有通孔电阻和。参考图3，其在纵坐标上的截距就是一个子测试结构中互连线部分电阻；其斜率就是通孔单元内为1个通孔条件下的子测试结构中，所有通孔的电阻和。

步骤6，根据所得通孔电阻和，除以该通孔链中的总通孔数，就是单个通孔的电阻。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种通孔电阻测试结构，其特征在于，包括：

多个子测试结构，所述子测试结构包含同一层的多个通孔单元和连接这些通孔的互连线，所述子测试结构中的通孔单元和互连线构成一条通孔链结构；其中，

各子测试结构中，通孔单元内有通孔，且所有通孔面积相等，

各子测试结构中，互连线部分由上下两层互连线组成，

各子测试结构中，互连线部分由多个连接通孔的短线组成，

各子测试结构中，上下层互连线在通孔位置有重叠区域。

2.如权利要求1所述的测试结构，其特征在于，各子测试结构之间，互连线部分完全相同。

3.如权利要求1所述的测试结构，其特征在于，各子测试结构中，上下两层互连短线在通孔单元内有重叠区域，

且每个重叠区域的面积大于2个通孔面积。

4.如权利要求1所述的测试结构，其特征在于，各子测试结构中，各通孔单元的通孔数相等。

5.如权利要求1所述的测试结构，其特征在于，各子测试结构之间，各通孔单元的通孔数不相等。

6.一种采用权利要求1～5中任一项权利要求所述的测试结构，测量互连线通孔电阻的方法，其特征在于，包括：

制作包含各子测试结构的测试芯片；

分别测试各子测试结构中通孔链的电阻；

分析各子测试结构的通孔链电阻值与相应子测试结构通孔单元内通孔个数的对应关系；

根据所述对应关系，在直角坐标系中描点，画线；

根据所得直线，其在纵坐标上的截距作为子测试结构中互连线部分电阻；

根据所得直线，其斜率作为通孔单元内为1个通孔条件下的子测试结构中，所有通孔的电阻和；

根据所得通孔电阻和，除以该通孔链中的总通孔数，作为单个通孔的电阻。

7.如权利要求6所述的方法，其特征在于，所述对应关系为：

其中，Ri代表所述第i个子测试结构的通孔链电阻测试值；R_L代表所述各子测试结构中互连线部分的电阻值；m_i代表各子测试结构中每个通孔单元的通孔数；R₀代表所述子测试结构中每个通孔单元的通孔数为1时，该子测试结构中所有通孔的电阻和。

8.如权利要求6所述的方法，其特征在于，所述在坐标中中描点画线包括：

以所述各子测试结构中通孔链的测试电阻，作为纵坐标；

以所述各子测试结构在每个通孔单元的通孔数为横坐标；

将所得数据用所述方法描点；

将所得点连接为一条直线。

9.上述1～8所述的测试结构及测试方法同样适用于对poly和metall层之间的接触孔电阻的测试。

Images