CN113114258A - 一种使用单位桥电容的逐次逼近型模数转换器及其量化方法 - Google Patents

Abstract

本发明公开了一种使用单位桥电容的逐次逼近型模数转换器及其量化方法，模数转换器包括DAC分段电容阵列及两个运放，N位DAC分段电容阵列通过桥电容分为M个高位二进制量化电容和N‑M个低位二进制量化电容，低位电容阵列还包括一个冗余电容并通过单位负反馈运放与桥电容连接到高位电容阵列。相比于传统的分段式电容阵列，本发明桥电容与最低位电容大小相同，避免了分数电容的出现，提高了电容阵列的匹配精度；此外本发明通过合理的时序控制使得DAC内部运放的设计要求得以降低，相比于传统采用分段式电容阵列DAC的SAR ADC架构，本发明具有电容匹配精度高的特点。

Description

一种使用单位桥电容的逐次逼近型模数转换器及其量化方法

技术领域

本发明属于集成电路技术领域，具体涉及一种使用单位桥电容的逐次逼近型模数转换器及其量化方法。

背景技术

作为连接现实世界模拟信号和系统内部信号的桥梁，模拟数字转换器(ADC)广泛应用于多媒体、通信、生物医疗以及传感器控制等领域。

近些年来，随着深亚微米工艺的进一步发展，SAR ADC(逐次逼近型模数转换器)在中高精度、中高速的场合逐渐获得了最广泛的应用。SAR ADC也有很多的实现方式，其中基于电容电荷重分配的结构最早是加州伯克利大学的James L.McCreary提出的，可以实现比较小的功耗，非常适合在深亚微米工艺下的实现，能够做到更高的速度与更低的功耗，并且该种结构已经成为目前的主流SAR ADC结构。

在设计位数在8位以下时，采用单独电容阵列组成的电荷再分配型DAC；而设计位数较高时，仍采用单独电容阵列会造成电容整列面积过大以及芯片整体功耗的上升，造成芯片生产及使用成本的增加。

为了节省版图面积及降低功耗，目前很多SAR ADC采用如图2所示的桥电容结构，即将电容阵列分为两个部分即低位阵列和高位阵列，中间通过桥电容连接，并且需要保证低位阵列所有电容的和与桥电容串联后得到的电容值大小等于高位阵列最低位电容值的大小，这样可以使得低位阵列每一位电容经过和桥电容的串联后等效到比较器的输入端为需要的电容值大小。

而为了保证低位阵列所有电容的和与桥电容串联后得到的电容值大小等于高位阵列最低位电容值得大小，桥电容需要取单位电容值的分数值，在集成电路版图设计中，一般为先设计好单位电容，再通过并联多个单位电容来实现两倍单位电容值、四倍单位电容值等效果；而分数电容值显然不能通过这种方式实现，因此桥电容的分数电容值很难做到与单位电容值匹配，即桥电容的容值很容易存在误差。由于桥电容是与整个低位电容阵列串联，根据电容串联公式，桥电容的失配会导致低位电容阵列等效到高位电容阵列时出现较大的偏差，导致低位电容阵列失效，造成ADC性能的急剧下降。

采用桥电容连接的分段电容阵列能够解决电容阵列版图面积过大的问题，但同时由于桥电容须设计为分数值，在集成电路版图设计中较难达到，且工艺偏差大，会对ADC最终转换精度造成较大的影响。

发明内容

鉴于上述，本发明提供了一种使用单位桥电容的逐次逼近型模数转换器及其量化方法，将分段式电容阵列中的桥电容值单位化即和最低位量化电容大小一致，来提高电容阵列的匹配精度，避免因电容失配问题造成ADC性能急剧下降。

一种使用单位桥电容的逐次逼近型模数转换器，包括DAC模块和比较器；

所述DAC模块包括同相和反相两个DAC电容阵列单元，所述DAC电容阵列单元内部包含高低位两个DAC电容阵列且两者通过运算放大器和桥电容连接；同相DAC电容阵列单元中的低位DAC电容阵列包括N-M个二进制的量化电容C_1p～C_(N-M)p和1个冗余电容C_0p，高位DAC电容阵列包括M个二进制的量化电容C_(N-M+1)p～C_Np；反相DAC电容阵列单元中的低位DAC电容阵列包括N-M个二进制的量化电容C_1n～C_(N-M)n和1个冗余电容C_0n，高位DAC电容阵列包括M个二进制的量化电容C_(N-M+1)n～C_Nn；N为逐次逼近型模数转换器的位数，M为小于N的自然数；

同相DAC电容阵列单元中量化电容C_(N-M+1)p～C_Np的上极板与比较器的同相输入端、桥电容C_Sp的上极板以及开关S2的一端相连，开关S2的另一端连接共模电压，量化电容C_(N-M+1)p～C_Np的下极板通过三选一开关连接参考高电压、参考低电压或同相输入信号，桥电容C_Sp的下极板通过三选一开关连接参考低电压、同相输入信号或运算放大器OP1的输出端，量化电容C_1p～C_(N-M)p和冗余电容C_0p的上极板与运算放大器OP1的同相输入端以及开关S4的一端相连，开关S4的另一端接参考高电压，量化电容C_1p～C_(N-M)p和冗余电容C_0p的下极板通过二选一开关连接参考高电压或参考低电压，运算放大器OP1的反相输入端和输出端相连；

反相DAC电容阵列单元中量化电容C_(N-M+1)n～C_Nn的上极板与比较器的反相输入端、桥电容C_Sn的上极板以及开关S1的一端相连，开关S1的另一端连接共模电压，量化电容C_(N-M+1)n～C_Nn的下极板通过三选一开关连接参考高电压、参考低电压或反相输入信号，桥电容C_Sn的下极板通过三选一开关连接参考低电压、反相输入信号或运算放大器OP2的输出端，量化电容C_1n～C_(N-M)n和冗余电容C_0n的上极板与运算放大器OP2的同相输入端以及开关S3的一端相连，开关S3的另一端接参考高电压，量化电容C_1n～C_(N-M)n和冗余电容C_0n的下极板通过二选一开关连接参考高电压或参考低电压，运算放大器OP2的反相输入端和输出端相连。

进一步地，所述冗余电容C_0p的电容值等于量化电容C_1p的电容值，所述桥电容C_Sp的电容值等于量化电容C_(N-M+1)p的电容值；所述冗余电容C_0n的电容值等于量化电容C_1n的电容值，所述桥电容C_Sn的电容值等于量化电容C_(N-M+1)n的电容值。

进一步地，所述运算放大器OP1和OP2采用轨对轨运算放大器，且连接成单位增益负反馈的形式，用以作为一个电压缓冲器的功效。

上述逐次逼近型模数转换器的量化方法，具体地：首先设定模数转换器的工作周期为(N+3)T，T为单位时间间隔即模数转换器的时钟周期；然后制定一个工作周期中模数转换器的电容连接关系时序如下：

0时刻，DAC模块进行采样，开关S1～S4均闭合，量化电容C_(N-M+1)p～C_Np和桥电容C_Sp的上极板通过开关S2连接共模电压，下极板通过三选一开关连接同相输入信号；对于量化电容C_1p～C_(N-M)p和冗余电容C_0p，则使其中特定位电容的下极板通过二选一开关连接参考低电压，剩余位电容的下极板通过二选一开关连接参考高电压；量化电容C_(N-M+1)n～C_Nn和桥电容C_Sn的上极板通过开关S1连接共模电压，下极板通过三选一开关连接反相输入信号；对于量化电容C_1n～C_(N-M)n和冗余电容C_0n，则使其中特定位电容的下极板通过二选一开关连接参考低电压，剩余位电容的下极板通过二选一开关连接参考高电压；

3T时刻，DAC模块采样结束，开关S1～S4均断开，DAC模块中所有电容的上极板均断开处于悬空状态，使量化电容C_(N-M+1)p～C_Np和桥电容C_Sp的下极板通过三选一开关连接参考低电压，量化电容C_1p～C_(N-M)p和冗余电容C_0p的下极板通过二选一开关连接参考低电压，量化电容C_(N-M+1)n～C_Nn和桥电容C_Sn的下极板通过三选一开关连接参考高电压，量化电容C_1n～C_(N-M)n和冗余电容C_0n的下极板通过二选一开关连接参考高电压；进而将量化电容C_(N-M)p的下极板通过二选一开关切换连接参考高电压，将量化电容C_(N-M)n的下极板通过二选一开关切换连接参考低电压，准备开始转换比较；

(2+i)T时刻，将量化电容C_(N+1-i)p的下极板通过三选一开关连接到参考高电压，将量化电容C_(N+1-i)n的下极板通过三选一开关连接到参考低电压；比较器于(3+i)T时刻比较其同相输入信号和反相输入信号并产生第i个比较结果，进而根据该比较结果切换量化电容C_(N+1-i)p和C_(N+1-i)n下极板的连接方式，i为自然数且1≤i≤M；

(M+3)T时刻，DAC模块完成高位电容的转换，需要切换到低位电容开始工作：将桥电容C_Sp的下极板通过三选一开关连接运算放大器OP1的输出端，将桥电容C_Sn的下极板通过三选一开关连接运算放大器OP2的输出端；比较器于(M+4)T时刻比较其同相输入信号和反相输入信号并产生比较结果，进而根据该比较结果切换量化电容C_(N-M)p和C_(N-M)n下极板的连接方式；

(3+M+j)T时刻，将量化电容C_(N-M-j)p的下极板通过二选一开关连接到参考高电压，将量化电容C_(N-M-j)n的下极板通过二选一开关连接到参考低电压；比较器于(3+M+j+1)T时刻比较其同相输入信号和反相输入信号并产生第j个比较结果，进而根据该比较结果切换量化电容C_(N-M-j)p和C_(N-M-j)n下极板的连接方式，j为自然数且1≤j≤N-M-1。

进一步地，对于C_0p～C_(N-M)p或C_0n～C_(N-M)n，其电容值依次为2⁰Cu,2⁰Cu,2¹Cu,2²Cu,…,2^N-M-1Cu，选择其中特定位电容的下极板通过二选一开关连接参考低电压，以使这些特定位电容的电容总值等于ACu，自然数A需满足以下关系式：

1≤A≤2^N-M-1

其中：Cu为单位电容值，Vref_top为参考高电压，Vref_bottom为参考低电压，VDD为模数转换器的工作电源电压。

进一步地，对于切换量化电容C_(N+1-i)p和C_(N+1-i)n下极板的连接方式，具体地：当第i个比较结果为比较器的同相输入信号小于等于反相输入信号时，则使量化电容C_(N+1-i)p下极板连接保持不变即仍然连接参考高电压，使量化电容C_(N+1-i)n下极板连接保持不变即仍然连接参考低电压；当第i个比较结果为比较器的同相输入信号大于反相输入信号时，则将量化电容C_(N+1-i)p下极板切换连接至参考低电压，将量化电容C_(N+1-i)n下极板切换连接至参考高电压。

进一步地，对于切换量化电容C_(N-M)p和C_(N-M)n下极板的连接方式，具体地：当比较结果为比较器的同相输入信号小于等于反相输入信号时，则使量化电容C_(N-M)p下极板连接保持不变即仍然连接参考高电压，使量化电容C_(N+1-i)n下极板连接保持不变即仍然连接参考低电压；当比较结果为比较器的同相输入信号大于反相输入信号时，则将量化电容C_(N-M)p下极板切换连接至参考低电压，将量化电容C_(N-M)n下极板切换连接至参考高电压。

进一步地，对于切换量化电容C_(N-M-j)p和C_(N-M-j)n下极板的连接方式，具体地：当第j个比较结果为比较器的同相输入信号小于等于反相输入信号时，则使量化电容C_(N-M-j)p下极板连接保持不变即仍然连接参考高电压，使量化电容C_(N-M-j)n下极板连接保持不变即仍然连接参考低电压；当第j个比较结果为比较器的同相输入信号大于反相输入信号时，则将量化电容C_(N-M-j)p下极板切换连接至参考低电压，将量化电容C_(N-M-j)n下极板切换连接至参考高电压。

本发明逐次逼近型模数转换器及其量化方法将分段式电容阵列中的桥电容值单位化即和最低位量化电容大小一致，使得桥电容在布局设计时变得更容易，避免了因电容失配问题造成ADC性能急剧下降，同时通过时序设置低位电容阵列的连接方式能够缓解运放的设计难度，提高了电容阵列的匹配精度，提高了逐次逼近型模数转换器的转换精度；经仿真测试，在将本发明应用于次逼近型模数转换器中，由桥电容引入的误差在半个LSB以内。

附图说明

图1为逐次逼近型模数转换器的系统结构框图。

图2为采用传统分段式电容阵列的DAC模块结构示意图。

图3为本发明N位DAC模块的结构示意图。

图4为本发明7位DAC模块的结构示意图。

图5为本发明7位DAC模块的时序波形图，其中(a)为比较器输入端电压，(b)为运放输入端电压，(c)为比较器输出结果。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

传统N位量化SAR ADC采用的分段电容型DAC结构如图2所示，高位电容阵列含M个量化电容，低位电容阵列包含N-M个量化电容，中间通过桥电容相连，为了使低位电容阵列等效到高位主电容阵列时的大小符合二进制，则低位电容阵列和桥电容串联之后的电容值需要等于高位电容阵列最低位量化电容的电容值。

其中，高位电容阵列M个量化电容C(N-M+1)n,C(N-M+2)n,…,CNn以及C(N-M+1)p,C(N-M+2)p,…,CMp的电容值分别为2⁰Cu,2¹Cu,…,2^M-1Cu，低位电容阵列N-M个量化电容C1n,C2n,…,C(N-M)n以及C1p,C2p,…,C(N-M)p的电容值分别为2⁰Cu,2¹Cu,…,2^N-M-1Cu，冗余电容C0n和C0p的电容值为Cu，Cu为单位电容值，低位电容阵列电容总值

为了使低位电容阵列等效到高位主电容阵列时的大小符合二进制，桥电容值Cs大小和低位电容阵列电容总值C_低需要满足以下条件：

即

可知桥电容Cs的值须为分数值，而分数值电容在集成电路版图设计中是十分困难的。

如图1所示为能够实现本发明量化方法的逐次逼近型模数转换器SAR ADC，包括DAC模块、比较器和数字逻辑控制模块，其中DAC模块用于对输入信号进行采样，其输出端连接比较器的输入端；比较器的比较结果连接到数字逻辑控制模块，数字逻辑控制模块根据比较器的输出信号控制DAC模块内DAC电容阵列中电容下极板开关的切换，数字逻辑控制同时输出N位量化码字。

如图3所示是本发明DAC模块的内部结构，输入信号为差分输入信号VIN_P和VIN_N，DAC模块包括两组DAC电容阵列，每一组DAC电容阵列都包括N位二进制的量化电容和1位冗余电容C0，其中N位二进制的量化又分为高低两个电容子阵列，高位电容阵列包含M个二进制量化电容，低位电容阵列包含N-M个二进制量化电容以及一个冗余电容C0，N为模数转换器的位数，按权重由低到高给每组DAC电容阵列的N个量化电容并编号为C1、C2、C3、……、CN，每组DAC电容阵列中冗余电容C0与最低位的量化电容C1的电容值相等，且冗余电容C0如图依次连接在DAC电容阵列量化电容C1之后，每组内高低位电容阵列通过DAC内部运放及桥电容CS连接。

第一组DAC电容阵列即连接比较器同相输入端电容阵列中的高位DAC电容阵列中的M个量化电容的上极板都连接比较器的同相输入端并通过选择器开关后连接共模电压Vcm，其下极板分别通过对应M个开关后连接参考高电压、参考低电压或同相输入信号，第一组电容阵列中的桥电容CSp上极板与高位DAC电容阵列中的M个量化电容的上极板相连,下极板通过选择器开关连接第一组电容阵列内部运放OP1的输出端、参考低电压或同相输入信号；第一组电容阵列中低位DAC电容阵列中的N-M个量化电容和冗余电容C0p的上极板都连接第一组电容阵列内部运放OP1的同相输入端并通过选择器开关后连接参考高电压Vref_top，其下极板分别通过对应开关后连接参考高电压或参考低电压。

第二组电容阵列中高位DAC电容阵列中的M个量化电容的上极板都连接比较器的反相输入端并通过选择器开关后连接共模电压Vcm，其下极板分别通过对应M个开关后连接参考高电压、参考低电压或反相输入信号，第二组电容阵列中的桥电容CSn上极板与高位DAC电容阵列中的M个量化电容的上极板相连,下极板通过选择器开关连接第二组电容阵列内部运放OP2的输出端、参考高电压或同相输入信号；第二组电容阵列中低位DAC电容阵列中的N-M个量化电容和冗余电容C0n的上极板都连接第一组电容阵列内部运放OP2的同相输入端并通过选择器开关后连接参考高电压Vref_top，其下极板分别通过对应的开关后连接参考高电压或参考低电压。

模数转换器的工作周期为(N+3)T，T为单位时间间隔即模数转换器的时钟周期，在一个工作周期中模数转换器的电容连接关系时序如下：

0时刻，DAC模块进行采样，开关S1,S2,S3,S4闭合，第一组电容阵列中的所有高位阵列电容Cip(i∈[N-M+1,N])上极板通过开关S2连接到共模电压Vcm，下极板通过选择器开关接到同相输入电压VIN_P，桥电容CSp上极板通过开关S1连接到共模电压Vcm，下极板通过选择器开关接到同相输入电压；第一组电容阵列中的低位阵列电容Cip(i∈[0,N-M])下极板通过寄存器控制特定位选择器开关接到参考低电压Vref_bottom，剩余位电容下极板通过寄存器控制选择器开关接到参考高电压Vref_top。

第二组电容阵列中的所有高位阵列电容Cin(i∈[N-M+1,N])上极板通过开关S2连接到共模电压Vcm，下极板通过选择器开关接到反相输入电压VIN_N，桥电容CSn上极板通过开关S1连接到共模电压Vcm，下极板通过选择器开关接到反相输入电压；第二组电容阵列中的低位阵列电容Cin(i∈[0,N-M])下极板通过寄存器控制特定位选择器开关接到参考低电压Vref_bottom，剩余位电容下极板通过寄存器控制选择器开关接到参考高电压Vref_top。

控制特定位选择器开关接到参考低电压Vref_bottom，其目的在于使第一组及第二组低位电容阵列内采样相同的电荷，以使其上极板有一个初始电压，从而避免0电压的出现。由于第一组电容阵列中低位电容阵列包含冗余电容C0p及二进制量化C1p,C2p,C3p,…,C(N-M)p，其电容值分别为2⁰Cu,2⁰Cu,2¹Cu,2²Cu,…,2^N-M-1Cu，电容总量为2^N-MCu，此时可以通过寄存器控制特定位选择器开关控制第一组电容阵列中的低位阵列电容Cip(i∈[0,N-M])下极板接到参考低电压Vref_bottom，剩余位电容下极板通过寄存器控制选择器开关接到参考高电压Vref_top；此时得到下极板连接参考低电压Vref_bottom的量化电容的电容总值为ACu(1≤A≤2^N-M-1)，其原则在于

其中VDD为系统供电电源电压，通过寄存器选中的第二组电容阵列低位电容阵列中的量化电容须与第一组电容阵列低位电容阵列中选中的量化电容权重保持一致。

3T时刻，DAC模块采样结束，开关S1,S2,S3,S4均断开，所有电容上极板均断开，处于悬空状态，第一组电容阵列中的所有高位阵列电容Cip(i∈[N-M+1,N])和桥电容CSp下极板通过选择器开关接到参考低电压Vref_bottom，第一组电容阵列中的低位阵列电容Cip(i∈[0,N-M])下极板通过选择器开关连接到参考低电压Vref_bottom，第二组电容阵列中的所有高位阵列电容Cin(i∈[N-M+1,N])和桥电容CSn下极板通过选择器开关接到参考高电压Vref_top，第二组电容阵列中的低位阵列电容Cin(i∈[0,N-M])下极板通过选择器开关连接到参考高电压Vref_top；随后紧接着把第一组电容阵列高位电容阵列中最高位电容CNp下极板通过选择器开关连接到参考高电压Vref_top，第一组电容阵列低位电容阵列中最高位电容C(N-M)p下极板通过选择器开关连接到参考高电压Vref_top，第二组电容阵列高位电容阵列中最高位电容CNn下极板通过选择器开关连接到参考低电压Vref_bottom，第二组电容阵列低位电容阵列中最高位电容C(N-M)n下极板通过选择器开关连接到参考低电压Vref_bottom，准备开始转换。

(2+i)T时刻(i∈[1,M])，先将第一组电容阵列高位电容阵列中的量化电容C(N+1-i)p下极板通过选择器开关连接到参考高电压Vref_top,将第二组电容阵列高位电容阵列中的量化电容C(N+1-i)n下极板通过选择器开关连接到参考低电压Vref_bottom，比较器于(3+i)T时刻比较其同相输入信号和反相输入信号并获得第i个比较结果，根据第i个比较结果切换两组电容阵列中的量化电容C(N+1-i)p与C(N+1-i)n下极板开关的连接方式。

当第i个比较结果表示比较器的同相输入端信号小于等于其反相输入端信号时，第一组DAC电容阵列中的量化电容C(N+1-i)p下极板连接保持不变，仍然连接参考高电压Vref_top，第二组DAC电容阵列中的量化电容C(N+1-i)n下极板连接保持不变，仍然连接参考低电压Vref_bottom；

当第i个比较结果表示比较器的同相输入端信号大于其反相输入端信号时，将第一组DAC电容阵列中的量化电容C(N+1-i)p下极板由连接参考高电压切换到连接参考低电压，将第二组DAC电容阵列中的量化电容C(N+1-i)n下极板由连接参考低电压切换到连接参考高电压。

(M+3)T时刻，DAC模块完成高位电容的转换，需要切换到低位电容开始工作：第一组电容阵列中桥电容CSp下极板通过选择器开关连接到第一组电容阵列内部运放OP1的输出端，第二组电容阵列中桥电容CSn下极板通过选择器开关连接到第一组电容阵列内部运放OP2的输出端；(M+4)T时刻比较器比较其同相输入信号和反相输入信号并获得比较结果，根据此比较结果切换两组电容阵列中的量化电容C(N-M)p与C(N-M)n下极板开关的连接方式。

当比较结果表示比较器的同相输入端信号小于等于其反相输入端信号时，第一组DAC电容阵列中的量化电容C(N-M)p下极板连接保持不变，仍然连接参考高电压Vref_top，第二组DAC电容阵列中的量化电容C(N-M)n下极板连接保持不变，仍然连接参考低电压Vref_bottom；

当比较结果表示比较器的同相输入端信号大于其反相输入端信号时，将第一组DAC电容阵列中的量化电容C(N-M)p下极板由连接参考高电压切换到连接参考低电压，将第二组DAC电容阵列中的量化电容C(N-M)n下极板由连接参考低电压切换到连接参考高电压。

(3+M+j)T时刻(j∈[1,N-M-1])，先将第一组电容阵列低位电容阵列中的量化电容C(N-M-j)p下极板通过选择器开关连接到参考高电压Vref_top,将第二组电容阵列低位电容阵列中的量化电容C(N-M-j)n下极板通过选择器开关连接到参考低电压Vref_bottom，比较器于(3+M+j+1)T时刻比较比较其同相输入信号和反相输入信号并获得第j个比较结果，根据第j个比较结果切换两组电容阵列中的量化电容C(N-M-j)p与C(N-M-j)n下极板开关的连接方式。

下面以7位的逐次逼近型模数转换器作为一个特例进行详细说明，7位逐次逼近型模数转换器详细结构如图4所示，本例中每组DAC电容阵列包括7个量化电容以及1个冗余电容C0，7个量化电容权重由低到高的顺序编号为C1、C2、C3、C4、C5、C6、C7，设置高位电容阵列由C4、C5、C6、C7组成，低位电容阵列由C1、C2、C3组成，每组DAC电容阵列的冗余电容C0与量化电容C1的电容值相等且排列在量化电容C1之后，高低位电容之间通过桥电容CS以及运算放大器连接。

连接比较器P端的DAC电容阵列中量化电容C4p、C5p、C6p、C7p上极板连接比较器的同相输入端并通过开关连接共模电压Vcm，下极板通过开关阵列分别连接共模电压Vcm、参考高电压Vref_top、参考低电压Vref_bottom、同相输入信号VIN_P，桥电容CSp上极板与高位DAC电容阵列中的4个量化电容C4p、C5p、C6p、C7p的上极板相连,下极板通过选择器开关连接电容阵列内部运放OP1的输出端、参考低电压或同相输入信号；低位DAC电容阵列中的3个量化电容C1p、C2p、C3p和冗余电容C0p的上极板都连接电容阵列内部运放OP1的同相输入端并通过选择器开关后连接参考高电压Vref_top，其下极板分别通过对应的开关后连接参考高电压或参考低电压。

连接比较器N端的DAC电容阵列中量化电容C4n、C5n、C6n、C7n上极板连接比较器的反相输入端并通过开关连接共模电压Vcm，下极板通过开关阵列分别连接共模电压Vcm、参考高电压Vref_top、参考低电压Vref_bottom、反相输入信号VIN_N，桥电容CSn上极板与高位DAC电容阵列中的4个量化电容C4n、C5n、C6n、C7n的上极板相连，下极板通过选择器开关连接电容阵列内部运放OP2的输出端、参考低电压或反相输入信号；低位DAC电容阵列中的3个量化电容C1n、C2n、C3n和冗余电容C0n的上极板都连接电容阵列内部运放OP2的同相输入端并通过选择器开关后连接参考高电压Vref_top，其下极板分别通过对应的开关后连接参考高电压或参考低电压。

基于本实施例的使用单位桥电容分段式电容阵列的SAR ADC，在量化过程中，根据比较结果，切换电容阵列，得到量化结果。

假设输入信号为图4中的VIN_P与VIN_N，VIN_P-VIN_N＝V_in，

参考高电压为Vref_top为Vref，参考低电压Vref_bottom为地GND。

0T时刻开始采样阶段，连接电容上极板的开关S1,S2,S3,S4闭合，两组DAC电容阵列中高位电容C4p、C5p、C6p、C7p(C4n、C5n、C6n、C7n)的上极板连接共模电压Vcm，下极板分别连接差分输入信号，低位电容阵列及冗余电容C0p、C1p、C2p、C3p(C0n、C1n、C2n、C3n)上极板连接参考高电压Vref_top，下极板在这里设置为冗余电容C0p(C0n)连接参考低电压Vref_bottom，其余电容C1p、C2p、C3p(C1n、C2n、C3n)连接参考高电压Vref_top。

3T时刻采样结束，断开开关S1,S2,S3,S4，连接比较器P端的第一组DAC电容阵列中高位电容阵列中最高位量化电容C7p和低位电容阵列中最高位量化电容C3p下极板仍连接参考高电压Vref_top，其余所有电容下极板切换至参考低电压Vref_bottom，连接比较器N端的第二组DAC电容阵列中高位电容阵列中最高位量化电容C7n和低位电容阵列中最高位量化电容C3n下极板仍连接参考低电压Vref_bottom，其余所有电容下极板切换至参考高电压Vref_top，则Vref_top-Vref_bottom＝Vref，则有：

第一组电容阵列运放同相输入端：

第一组电容阵列运放输出端：

第二组电容阵列运放同相输入端：

第二组电容阵列运放输出端：

比较器同相输入端：

比较器反相输入端：

得到

比较器进行第一次比较，得到第一次比较结果D7＝0。

4T时刻，根据第一次比较结果D7＝0，C7p与C7n的下极板连接保持不变；将C6p下极板从连接参考低电压Vref_bottom切换为连接参考高电压Vref_top，将C6n下极板从连接参考高电压Vref_top切换为连接参考低电压Vref_bottom，则有：

第一组电容阵列运放同相输入端：

第一组电容阵列运放输出端：

第二组电容阵列运放同相输入端：

第二组电容阵列运放输出端：

比较器同相输入端：

比较器反相输入端：

得到

比较器进行第二次比较，得到第二次比较结果D6＝1。

5T时刻，根据第二次比较结果D6＝1，将C6p下极板从连接参考高电压Vref_top切换为连接参考低电压Vref_bottom，将C6n下极板从连接参考低电压Vref_bottom切换为连接参考高电压Vref_top；将C5p下极板从连接参考低电压Vref_bottom切换为连接参考高电压Vref_top，将C5n下极板从连接参考高电压Vref_top切换为连接参考低电压Vref_bottom，则有：

第一组电容阵列运放同相输入端：

第一组电容阵列运放输出端：

第二组电容阵列运放同相输入端：

第二组电容阵列运放输出端：

比较器同相输入端：

比较器反相输入端：

得到

比较器进行第三次比较，得到第三次比较结果D5＝1。

6T时刻，根据第三次比较结果D5＝1，将C5p下极板从连接参考高电压Vref_top切换为连接参考低电压Vref_bottom，将C5n下极板从连接参考低电压Vref_bottom切换为连接参考高电压Vref_top；将C4p下极板从连接参考低电压Vref_bottom切换为连接参考高电压Vref_top，将C4n下极板从连接参考高电压Vref_top切换为连接参考低电压Vref_bottom，则有：

第一组电容阵列运放同相输入端：

第一组电容阵列运放输出端：

第二组电容阵列运放同相输入端：

第二组电容阵列运放输出端：

比较器同相输入端：

比较器反相输入端：

得到

比较器进行第四次比较，得到第四次比较结果D4＝0。

7T时刻，根据第四次比较结果D4＝0，C4p与C4n的下极板连接保持不变；此时由于高位电容阵列已全部比较完毕，需要切换至低位电容阵列进行比较，将第一组桥电容CSp下极板从连接参考低电压Vref_bottom切换至连接第一组运放输出端，由于在3T时刻已经将C3p下极板连接参考高电压Vref_top，C3n下极板连接参考低电压Vref_bottom，这里无需进行切换操作，则有：

第一组电容阵列运放同相输入端：

第一组电容阵列运放输出端：

第二组电容阵列运放同相输入端：

第二组电容阵列运放输出端：

比较器同相输入端：

比较器反相输入端：

得到

比较器进行第五次比较，得到第五次比较结果D3＝0。

8T时刻，根据第五次比较结果D3＝0，C3p与C3n的下极板连接保持不变；将C2p下极板从连接参考低电压Vref_bottom切换为连接参考高电压Vref_top，将C2n下极板从连接参考高电压Vref_top切换为连接参考低电压Vref_bottom，则有：

第一组电容阵列运放同相输入端：

第一组电容阵列运放输出端：

第二组电容阵列运放同相输入端：

第二组电容阵列运放输出端：

比较器同相输入端：

比较器反相输入端：

得到

比较器进行第六次比较，得到第六次比较结果D2＝0。

9T时刻，根据第六次比较结果D2＝0，C2p与C2n的下极板连接保持不变；将C1p下极板从连接参考低电压Vref_bottom切换为连接参考高电压Vref_top，将C1n下极板从连接参考高电压Vref_top切换为连接参考低电压Vref_bottom，则有：

第一组电容阵列运放同相输入端：

第一组电容阵列运放输出端：

第二组电容阵列运放同相输入端：

第二组电容阵列运放输出端：

比较器同相输入端：

比较器反相输入端：

得到

比较器进行第七次比较，得到第七次比较结果D1＝1。

10T时刻输出7位转化码字为1001110(与比较器输出结果相反)，其中最高位为符号位，1表示输入差分信号为正，0表示输入差分信号为负。

上述各时刻比较器输入端的电压、内部运放同相输入端的电压以及每次比较后比较器的比较结果如图5所示，其中比较器在(2.5+k)T时刻开始比较，SAR逻辑与(3+k)T读取比较结果并根据结果调整对应电容下极板的开关连接，k∈[1,7]。

在采样时电容阵列中的低位阵列电容Cin(i∈[0,N-M])下极板通过寄存器控制特定位选择器开关接到参考低电压Vref_bottom，剩余位电容下极板通过寄存器控制选择器开关接到参考高电压Vref_top，可以使低位电容阵列的上极板预先存入一定的电荷，使得连接低位电容阵列和桥电容的运放输入端的最低输入电压抬高一定的幅度从而缓解轨道轨的设计难度；以及在采样结束后马上切换低位电容阵列最高位量化电容的下极板开关，可以降低运放输入端电压的跳变幅度，缓解运放的压摆率设计难度。

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种使用单位桥电容的逐次逼近型模数转换器，包括DAC模块和比较器；其特征在于：

所述DAC模块包括同相和反相两个DAC电容阵列单元，所述DAC电容阵列单元内部包含高低位两个DAC电容阵列且两者通过运算放大器和桥电容连接；同相DAC电容阵列单元中的低位DAC电容阵列包括N-M个二进制的量化电容C_1p～C_(N-M)p和1个冗余电容C_0p，高位DAC电容阵列包括M个二进制的量化电容C_(N-M+1)p～C_Np；反相DAC电容阵列单元中的低位DAC电容阵列包括N-M个二进制的量化电容C_1n～C_(N-M)n和1个冗余电容C_0n，高位DAC电容阵列包括M个二进制的量化电容C_(N-M+1)n～C_Nn；N为逐次逼近型模数转换器的位数，M为小于N的自然数；

同相DAC电容阵列单元中量化电容C_(N-M+1)p～C_Np的上极板与比较器的同相输入端、桥电容C_Sp的上极板以及开关S2的一端相连，开关S2的另一端连接共模电压，量化电容C_(N-M+1)p～C_Np的下极板通过三选一开关连接参考高电压、参考低电压或同相输入信号，桥电容C_Sp的下极板通过三选一开关连接参考低电压、同相输入信号或运算放大器OP1的输出端，量化电容C_1p～C_(N-M)p和冗余电容C_0p的上极板与运算放大器OP1的同相输入端以及开关S4的一端相连，开关S4的另一端接参考高电压，量化电容C_1p～C_(N-M)p和冗余电容C_0p的下极板通过二选一开关连接参考高电压或参考低电压，运算放大器OP1的反相输入端和输出端相连；

反相DAC电容阵列单元中量化电容C_(N-M+1)n～C_Nn的上极板与比较器的反相输入端、桥电容C_Sn的上极板以及开关S1的一端相连，开关S1的另一端连接共模电压，量化电容C_(N-M+1)n～C_Nn的下极板通过三选一开关连接参考高电压、参考低电压或反相输入信号，桥电容C_Sn的下极板通过三选一开关连接参考低电压、反相输入信号或运算放大器OP2的输出端，量化电容C_1n～C_(N-M)n和冗余电容C_0n的上极板与运算放大器OP2的同相输入端以及开关S3的一端相连，开关S3的另一端接参考高电压，量化电容C_1n～C_(N-M)n和冗余电容C_0n的下极板通过二选一开关连接参考高电压或参考低电压，运算放大器OP2的反相输入端和输出端相连。

2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述冗余电容C_0p的电容值等于量化电容C_1p的电容值，所述桥电容C_Sp的电容值等于量化电容C_(N-M+1)p的电容值；所述冗余电容C_0n的电容值等于量化电容C_1n的电容值，所述桥电容C_Sn的电容值等于量化电容C_(N-M+1)n的电容值。

3.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述运算放大器OP1和OP2采用轨对轨运算放大器，且连接成单位增益负反馈的形式，用以作为一个电压缓冲器的功效。

4.如权利要求1、2或3所述逐次逼近型模数转换器的量化方法，其特征在于：首先设定模数转换器的工作周期为(N+3)T，T为单位时间间隔即模数转换器的时钟周期；然后制定一个工作周期中模数转换器的电容连接关系时序如下：

0时刻，DAC模块进行采样，开关S1～S4均闭合，量化电容C_(N-M+1)p～C_Np和桥电容C_Sp的上极板通过开关S2连接共模电压，下极板通过三选一开关连接同相输入信号；对于量化电容C_1p～C_(N-M)p和冗余电容C_0p，则使其中特定位电容的下极板通过二选一开关连接参考低电压，剩余位电容的下极板通过二选一开关连接参考高电压；量化电容C_(N-M+1)n～C_Nn和桥电容C_Sn的上极板通过开关S1连接共模电压，下极板通过三选一开关连接反相输入信号；对于量化电容C_1n～C_(N-M)n和冗余电容C_0n，则使其中特定位电容的下极板通过二选一开关连接参考低电压，剩余位电容的下极板通过二选一开关连接参考高电压；

3T时刻，DAC模块采样结束，开关S1～S4均断开，DAC模块中所有电容的上极板均断开处于悬空状态，使量化电容C_(N-M+1)p～C_Np和桥电容C_Sp的下极板通过三选一开关连接参考低电压，量化电容C_1p～C_(N-M)p和冗余电容C_0p的下极板通过二选一开关连接参考低电压，量化电容C_(N-M+1)n～C_Nn和桥电容C_Sn的下极板通过三选一开关连接参考高电压，量化电容C_1n～C_(N-M)n和冗余电容C_0n的下极板通过二选一开关连接参考高电压；进而将量化电容C_(N-M)p的下极板通过二选一开关切换连接参考高电压，将量化电容C_(N-M)n的下极板通过二选一开关切换连接参考低电压，准备开始转换比较；

(2+i)T时刻，将量化电容C_(N+1-i)p的下极板通过三选一开关连接到参考高电压，将量化电容C_(N+1-i)n的下极板通过三选一开关连接到参考低电压；比较器于(3+i)T时刻比较其同相输入信号和反相输入信号并产生第i个比较结果，进而根据该比较结果切换量化电容C_(N+1-i)p和C_(N+1-i)n下极板的连接方式，i为自然数且1≤i≤M；

(M+3)T时刻，DAC模块完成高位电容的转换，需要切换到低位电容开始工作：将桥电容C_Sp的下极板通过三选一开关连接运算放大器OP1的输出端，将桥电容C_Sn的下极板通过三选一开关连接运算放大器OP2的输出端；比较器于(M+4)T时刻比较其同相输入信号和反相输入信号并产生比较结果，进而根据该比较结果切换量化电容C_(N-M)p和C_(N-M)n下极板的连接方式；

(3+M+j)T时刻，将量化电容C_(N-M-j)p的下极板通过二选一开关连接到参考高电压，将量化电容C_(N-M-j)n的下极板通过二选一开关连接到参考低电压；比较器于(3+M+j+1)T时刻比较其同相输入信号和反相输入信号并产生第j个比较结果，进而根据该比较结果切换量化电容C_(N-M-j)p和C_(N-M-j)n下极板的连接方式，j为自然数且1≤j≤N-M-1。

5.根据权利要求4所述的量化方法，其特征在于：对于C_0p～C_(N-M)p或C_0n～C_(N-M)n，其电容值依次为2⁰Cu,2⁰Cu,2¹Cu,2²Cu,…,2^N-M-1Cu，选择其中特定位电容的下极板通过二选一开关连接参考低电压，以使这些特定位电容的电容总值等于ACu，自然数A需满足以下关系式：

1≤A≤2^N-M-1

其中：Cu为单位电容值，Vref_top为参考高电压，Vref_bottom为参考低电压，VDD为模数转换器的工作电源电压。

6.根据权利要求4所述的量化方法，其特征在于：对于切换量化电容C_(N+1-i)p和C_(N+1-i)n下极板的连接方式，具体地：当第i个比较结果为比较器的同相输入信号小于等于反相输入信号时，则使量化电容C_(N+1-i)p下极板连接保持不变即仍然连接参考高电压，使量化电容C_(N+1-i)n下极板连接保持不变即仍然连接参考低电压；当第i个比较结果为比较器的同相输入信号大于反相输入信号时，则将量化电容C_(N+1-i)p下极板切换连接至参考低电压，将量化电容C_(N+1-i)n下极板切换连接至参考高电压。

7.根据权利要求4所述的量化方法，其特征在于：对于切换量化电容C_(N-M)p和C_(N-M)n下极板的连接方式，具体地：当比较结果为比较器的同相输入信号小于等于反相输入信号时，则使量化电容C_(N-M)p下极板连接保持不变即仍然连接参考高电压，使量化电容C_(N+1-i)n下极板连接保持不变即仍然连接参考低电压；当比较结果为比较器的同相输入信号大于反相输入信号时，则将量化电容C_(N-M)p下极板切换连接至参考低电压，将量化电容C_(N-M)n下极板切换连接至参考高电压。

8.根据权利要求4所述的量化方法，其特征在于：对于切换量化电容C_(N-M-j)p和C_(N-M-j)n下极板的连接方式，具体地：当第j个比较结果为比较器的同相输入信号小于等于反相输入信号时，则使量化电容C_(N-M-j)p下极板连接保持不变即仍然连接参考高电压，使量化电容C_(N-M-j)n下极板连接保持不变即仍然连接参考低电压；当第j个比较结果为比较器的同相输入信号大于反相输入信号时，则将量化电容C_(N-M-j)p下极板切换连接至参考低电压，将量化电容C_(N-M-j)n下极板切换连接至参考高电压。

Images