CN113114225A - 时钟数据恢复电路及其操作方法 - Google Patents

Abstract

本发明涉及一种时钟数据恢复电路及其操作方法。本发明的技术用于实施具有改良倾向的时钟数据恢复电路，所述倾向例如是上拉和/或下拉倾向。在多种实施例中，所述时钟数据恢复电路包括一用于接收输入信号并输出参考时钟信号的相位侦测器。该相位侦测器接着输出两个信号给电荷泵。电荷泵的输出依据来自电荷泵的电流驱动振荡器控制电压上升或下降。锁定侦测器通过将振荡器控制电压与一预设阈值电压比较来侦测是否已经发生锁定。当所述电路稳定至一个实质上接近输入信号的频率且振荡器控制电压实质上接近阈值电压时，表示发生锁定。控制器电路可控制电路可用频率范围的扫描，直到发生锁定为止。

Description

时钟数据恢复电路及其操作方法

技术领域

本发明涉及模拟电路设计，尤其涉及一时钟数据恢复电路。

背景技术

为提高数据传输速率并降低经常开销(overhead)，通信系统持续地进行改良。其中常见的一种改良方式就是在不提供参考时钟的情况下进行数据传输。因此接收器必须以异步(asynchronously)的方式处理数据，而使得在没有参考时钟的情况下恢复时钟及数据。接收器可以利用时钟数据恢复(Clock and Data Recovery，CDR)电路执行异步数据处理。通常CDR电路通过频率侦测器来追踪输入数据速率并使电压控制式振荡器的频率与输入数据速率相配。并且，CDR可利用相位侦测器来侦测输入数据速率与所产生的时钟之间的相位差，并据此锁定相位。如此一来，CDR可使输出信号频率与输入信号相配。然而，因为CDR是在高频率操作，传统的频率侦测器将造成大的耗电量且会为系统带来沉重负载。

因此仍需要对CDR电路进行改良，使改良后的电路能够例如加大频率范围，同时以较低的电力消耗操作。

发明内容

以下发明内容是为了方便读者了解，而以本发明的多种代表性实施例进行说明。

根据一种代表性实施例的时钟数据恢复(CDR)电路可配合非对称电荷泵操作而扫描多个频率范围，不需使用晶体(Crystal)和频率侦测器。所述代表性实施例可包括一相位侦测器，其可基于在一输入信号与一输出时钟信号之间的一相位差而产生一或多个电荷泵控制信号。所述代表性实施例可也包括一电荷泵，包含一第一电流源，配置成将一振荡器控制信号朝一预设电压上拉；以及一第二电流源，配置成将该振荡器控制信号朝一第二预设电压下拉。电荷泵回应该一或多个电荷泵控制信号而将该振荡器控制信号朝第一预设电压或第二预设电压上拉或下拉。第一电流源可配置成产生一第一驱动电流，且该第二电流源可配置成产生一不同于第一驱动电流的第二驱动电流。

代表性实施例可也包括一种电压控制式振荡器(Voltage-controlledOscillator，VCO)，配置成基于振荡器控制信号而产生输出时钟信号，以及一锁定侦测器，配置成基于振荡器控制信号与VCO参考电压之间的比较而侦测锁定状态。再者，代表性实施例可包括一控制器，配置成基于上述锁定状态而将VCO的第一锁定范围选择性切换至第二锁定范围，其中VCO的第一锁定范围对应一个与输出时钟信号关联的第一范围频率，且其中VCO的第二锁定范围对应一个与输出时钟信号关联且不同于第一范围的第二范围频率。在某些实施例中，第一与第二电流源可在各自的驱动电流中存有至少20％的幅度差异。

在某些实施例中，电荷泵经过配置而使得VCO在切换至第二锁定范围之前，通过振荡器控制信号从第一预设电压移动至第二预设电压，以扫描第一锁定范围中的可用频率。第二锁定范围可以是开始频率最接近第一锁定范围开始频率的那一个。再者，在某些实施例中，电荷泵内的电流源可以经过配置而使得电荷泵具有下拉倾向，且其中初始的锁定范围可以是所有可用锁定范围中具有最高开始频率的那一个。在此情况下，锁定侦测器可配置成在电路稳定时侦测电路是否锁定，且振荡器控制信号是否高于VCO参考电压。再者，可用锁定范围中每一锁定范围的最高可用电压位准可以是第一预设电压，且VCO参考电压可以是第一预设电压的一半。

在某些实施例中，电流源可以经过配置而使得电荷泵具有上拉倾向。在这种情况下，初始锁定范围可以是在所有可用锁定范围中具有最低开始频率的那一个。之后锁定侦测器可以在电路稳定时侦测电路是否锁定，以及振荡器控制信号是否低于VCO参考电压。可用锁定范围中每一锁定范围的最低可用位准可以是第二预设电压，且VCO参考电压是第一预设电压的一半。

在某些变化实施中，所有可用锁定范围的整体可代表电路的总体可操作频率范围。再者，在数种范例中，VCO参考电压可以是第一预设电压的一半。此外，VCO参考电压可调整。例如，当振荡器控制信号与VCO参考电压之间的差值高于一阈值时，可对VCO参考电压进行调整。

在某些变化实施中，锁定侦测器可包括一比较器。在多种范例中，控制器可配置成通过将VCO的第一锁定范围稳定至一初始锁定范围，并将振荡器控制信号稳定至第一预设电压，而开始进行频率扫描。控制器并可配置成当VCO切换至第二锁定范围时，将振荡器控制信号设回第一预设电压。此外，在扫描所有可用锁定范围之后，控制器可将VCO重设回初始锁定范围，以开始第二轮频率扫描。

在某些实施例中，控制器可配置成基于输出时钟信号频率与输入信号频率的比较而侦测电路是否已经达到稳定。再者，当输出时钟信号的频率实质上等于输入信号的频率时，控制器可判定电路已经达到稳定。

附图说明

本发明以一或多个实施例为例进行说明，且不以附图中所示为限，附图中是以相同的参考示数表示相似的组件，且附图未必根据比例绘制。

图1是一种具有非对称电荷泵的代表性时钟数据恢复(CDR)电路方块图。

图2是具有下拉倾向CDR电路的控制流程图。

图3以图表说明在具有下拉倾向的CDR电路中扫描频带的范例方式。

图4是具有上拉倾向CDR电路的控制流程图。

图5以图表说明在具有上拉倾向的CDR电路中扫描频带的范例方式。

图6以图表说明在具有替代上拉倾向配置的CDR电路中扫描频带的另一范例方式，其中VCO的传输曲线与其输入控制电压成反比。

具体实施方式

在数据通信中，例如数码数据的序列通信，当数据传输未提供参考时钟信号时，便需要进行时钟数据恢复。若接收器不具有参考时钟信号，接收器对数据的采样可能会过度或不足，且因此可能出现比特错误(bit errors)。虽然会有过度采样和/或采样不足的问题，但发送不带参考时钟信号的数据仍有其需要。其中一个理由是因为信号中携带数据的空间(例如带宽)有限。由于空间限制，为了以更快速率传送更多数据，势必要减少信号上所传送的非必要数据。所述非必要数据可以是开销数据(overhead data)，例如参考时钟信号。换言之，所传送的信号不应充斥开销数据，而应该是追求尽可能携带更多必要数据。

因此，时钟数据恢复(CDR)技术的重要性日益增加，已然成为许多设备中的必要部分。时钟恢复是指从数据流中提取时序信息(例如参考时钟信号)的过程，目的是使得接收数据的电路能够对接收到的数据进行译码。在通过例如有线、光纤或无线方式通信的系统中，时钟恢复是常用技术。

当数据发出而缺少对应参考时钟时，接收器电路可以执行时钟数据恢复(CDR)。例如，接收器电路可包括相位锁定回路(Phase-Locked Loop，PLL)电路，帮助恢复参考时钟。PLL电路可通过大致估计接收到数据的频率并使数据流的相位与输出数据流准齐的方式来产生时钟。其他CDR范例包括使用延迟锁定回路(Delay-Locked Loop，DLL)和/或对数据流过度采样。DLL类似于PLL，不同之处在于DLL并不包括电压控制式振荡器，而是延迟线。DLL主要是由许多以输出输入方式相连的延迟门组成的延迟链。DLL的输入连接至内部时钟。由于输入与内部时钟之间存在的延迟门链，使得内部时钟产生负向延迟。

由于多数设备是通过一或多个通信系统(例如光学通信、以太网或无线)接收数据，所以CDR电路是许多设备中的关键组件。例如，笔记本计算机可利用CDR电路来处理通过以太网联机所接收的数据。笔记本计算机可以接收用来播放视频的数据，且数据可通过以太网联机串流。若传输来的数据不带参考信号，笔记本计算机可能对数据流采样过度或采样不足，因此可能造成视频无法正确呈现(例如遗失帧或降低分辨率)。为了避免这些问题，笔记本计算机可利用CDR电路大致估计来自以太网联机的输入信号的频率和相位。然后笔记本计算机可在正确速率对数据流进行采样，达到尽可能降低比特错误的效果。

如上所述，传统CDR技术包括频率侦测器。频率侦测器需要以高速对收到的信号进行采样，才能够更好地接近频率，因此必须以高频率操作。然而，高频率会增加功耗并加重电路的负载。例如，在上述的笔记本计算机范例中，笔记本计算机制造商可能需要通过降低功耗来增加独立使用时间。换句话说，就许多使用充电式电池的设备而言，电力消耗是一个主要考虑。

另一个问题是频率侦测器会加重电路的负荷。由于频率侦测器是以高频操作，其所取得的数据至少在过渡期间必须储存，以利于判断信号的频率。所述数据需要储存在本地存储器上，例如CDR印刷电路板(Printed Circuit Board，PCB)。然而，PCB上的空间有限，也因此特别珍贵，所以沉重的数据消耗对于PCB来说是一个需要解决的负担。

据此，本发明是关于一种CDR电路，其是利用例如具有非对称电流源的电荷泵等组件来锁定信号的频率。特别是在某些实施例中并不需要使用频率侦测器或参考时钟(例如晶体振荡器)来实现CDR功能。

在以下说明中是采用一种CDR电路的范例来解说可使用非对称电荷泵实施的各种技术，但此范例仅为说明性质。例如，即便关于本发明技术的一或多图是针对特定CDR电路配置进行说明，在其他实施例中，本发明技术能够以类似方式应用于其他采用不同方式配置的CDR电路。在另一范例中，即便所述技术可应用于具有非对称电荷泵的CDR电路，仍可增设或移除其他电气组件以维持功能。

下文提出众多具体细节以充分说明本发明。在其他实施例中，所引入的技术不需这些具体细节也可实施。在其他实例中，为人所周知的特征，例如已知电路的设计及组建技术在此不加详述，以免模糊本发明重点。本说明书中提及“一实施例”、“一范例”或类似用语时，意指描述的具体特征、结构、材质或特性是包括在本发明至少一个实施例中。因此，在本说明书中使用此类词语之处未必都是指相同实施例。另一方面，此类提及未必相互排除。此外，在一或多个实施例中，具体特征、结构、材质或特性可以通过任何适合方式结合。并且，应知附图中所描绘的各种实施例仅属于说明性质，且未必是依照比例绘制。

为了保持以下叙述的清晰，对于已知且通常与CDR电路系统和对应电气组件相关的布局或程序，可能不就细节加以描述，以免模糊本发明技术的某些重要形态。此外，虽然以下说明提出本发明不同形态的数种实施例，其他多种实施例可具有与在此描述者不同的配置或组件。据此，本发明的技术在其他实施例中可包含额外组件或省略在此所述数项组件。

CDR电路概述

图1是一种代表性CDR电路100的方块图。此CDR电路100包括相位侦测器(PD)102、电荷泵(CP)104、锁定侦测器(LD)106、控制器108、回路滤波器(LF)110和电压控制式振荡器(VCO)112以及其他组件和节点。PD102比较Sin与Sout这两个信号之间的相位差，并产生对应的电荷泵控制信号UP及DN。产生的信号，在图1中标为UP及DN，输入到CP104。收到来自PD102的UP或DN输入信号后，CP104利用上拉电流源I1或下拉电流源I2来分别升高或降低CP104输出处的电压(也就是节点N1处的电压，在图1中标示为Vctrl)。此振荡器控制信号Vctrl进而控制VCO112。VCO112可操作而根据Vctrl的不同电压位准，产生不同频率的输出信号Sout。

在某些实施例中，输出信号Sout是直接输入到PD102。在其他某些实施例中，可在VCO112的输出与PD102之间加设分频器，使得输出信号Sout的频率成为输入信号Sin频率的N倍。

一般而言，CP的功能是驱动其输出电压(例如图1中的Vctrl)上升或下降。这个输出电压的升高及降低可以通过利用CP中的不同电流源来实现。在一种实施方式中，CP可包括一个连接至电压源正终端的电流源，以及连接至电压源负终端的另一个电流源。连接至正终端的电流源可以称为“正电流源”，连接至负终端的电流源可以称为“负电流源”。以图1的CDR电路100为例，CP104包括两个电流源I1及I2。电流源I1及I2可以串联，且受控于电流源控制开关1(SW1)及控制开关2(SW2)串联。电流源I1可以是一个设计成通过SW1供应正电流以将Vctrl电压朝第一电压(例如一个供应CDD电压的电压源)上拉的电流源，且电流源I2可以是一个设计成连接地端的电流源，因此通过SW2供应负电流以将Vctrl电压朝第二电压(例如地端或一个供应VSS电压的电压源)下拉。

在某些实施例中，电流源I1及I2可供应预设量的电流。例如，CP104可以经过设计而使电流源I1产生的电流大于电流源I2产生的电流。在此情况下，Vctrl电压将从其起始电压值开始朝向第一电压增加。在某些实施例中，电流源I1及I2是可调整电流源。例如，基于状况，电流源I1产生的电流或电流源I2产生的电流可动态增减。这在例如Vctrl电压升高或降低速度过慢时特别有用。为了解决速度问题，可以调整电流源I1或I2来加快速度。例如，为了加快Vctrl电压的升高速度，可以增加电流源I1或是减少电流源I2。如此便可通过调整电流源I1及I2来控制Vctrl电压位准。或者也可以采用其他配置。例如，使电流源I1及电流源I2各自包含多个电流源。例如，电流源I1可包括多个并联电流源以供应正电流。电流源I2同样可以包括多个并联电流源。在某些实施例中，可对电流源I1和/或电流源I2增设额外电流源，改变供应到节点N1的电流。例如，可将额外电流源并联于电流源I1，提高供应给节点N1的正电流。作为替代或补充，可以加设其他电气组件来调整所供应的电流。例如，可将电阻器连接(例如并联)至电流源I1和/或电流源I2来改变流向节点N1的电流。在一或多个实施例中，电流源I1及I2的电流引出可经由一或多个相应缓存器(registers)被配置。

不论电流源的正负如何，CP可能因内建(例如自然)偏误而带动对应电压(例如Vctrl)升高或低。产生内建偏误的原因可能是例如制造时出现的差异。但惯例上是以在两个电流源之间采取对称的驱动力配置较佳，因为如此可使两个电流源提供几乎相等的电流驱动。对称设计可提供对称的上拉与下拉性能，通常视为优点。要说明的是，“对称”、“对称性”、“非对称”及“不对称”这些词语用在描述电荷泵中的电流源设计选择时，是指电流源的驱动力(可反映于电流引出的量，例如以安培为单位)。这些用语并非是指电流源的实体大小。例如，已知的是，由于电子与空穴的流动性差异，不同PMOS与NMOS晶体管可能具有不同驱动力，而且通常在上拉及下拉电流源是采用差异设计，以实现上拉及下拉驱动力，并使驱动力尽可能接近对称。

然而，本发明所引入的技术是刻意将CP的上拉力量与下拉力量设计成非对称，因此产生上拉或下拉倾向。刻意设计的倾向可能使得Vctrl自然受带动上升或下降。在本发明的各种实施例中，这种设计的Vctrl上拉或下拉倾向，连同控制器系统以及下文详述的实施技术，本发明的CDR电路可扫描一频率范围，直到发生锁定为止。例如，参阅图1，电流源I1可以是正电流源(例如连接至电压供应的正终端)且电流源I2可以是负电流源(例如连接至电压供应的负终端)。在“上拉倾向”配置中，是将电流源I1的驱动力设计成大于电流源I2(例如超过20％或更多或任何其他适当参数)，其中在Vctrl的电压位准会在CDR电路100的锁定过程中逐渐增加。在一种替代配置中，也就是“下拉倾向”，电流源I2可以设计成具有较电流源I1更大的电流驱动力(例如超过20％或更多或任何其他适当参数)。在这种替代方案中，Vctrl的电压位准会逐渐降低至地端。

在某些实施例中，可将电流源设计成用于控制所述倾向影响对应电压(例如Vctrl)的速率。例如，可刻意使两个电流源I1及I2之间存有20％、更大或更小的不对称性。这种不对称可能造成对应电压(例如Vctrl)的升高或降低。例如于图1，在上拉倾向中，电流源I1可以提供较电流源I2的负电流大20％或更多的正电流。在下拉倾向中，电流源I2可提供较电流源I1的正电流大20％或更多的负电流。在这两种情况下，由于多个电流源是刻意设计成在电流上有差异，所以能够升高或降低电压Vctrl。因此，本发明的CP是刻意将两个电流源设计为不对称，如此产生上拉或下拉倾向。

另一个耦接在Vctrl与节点N1之间的组件是LD106。LD106通常是设计用来侦测CDR电路100的锁定状态，例如当Sout的相位和频率匹配(例如相同，或在同一阈值内)于Sin的相位和频率时。根据一或多个在此所述实施例，LD106也可基于Vctrl与预设VCO参考电压(也就是一阈值电压)之间的比较来判断锁定状态是否处于适合VCO条件。在某些实施中，阈值电压是供应电压的一半。在某些范例中，LD106可包括一比较器电路，比较器电路可将Vctrl的电压与一预设的阈值(或参考)电压比较。

控制器108可控制CDR电路100的锁定程序，例如，通过使用图2至图5所描述的技术。虽然在图1中是将控制器108描绘成LD106的一部分，但控制器108实际上可实施在LD106中或不在其中，因为控制器108可实施为分离电路或者是与其他适合电路结合。并且，在实施本发明的各项控制功能时，控制器108可耦接于一或多个适合电路，例如LD106以及VCO112，且可直接或间接控制Vctrl的电压位准(下文详述)。为避免图面复杂，图1中并未示出控制器108的信号线。

具体而言，依据所述实施例，控制器108可监视锁定状态，判断锁定是否处于适合的Vctrl范围，将VCO 112切换至不同频率锁定范围，在实现频带扫描中控制Vctrl的电压(如参照图3、图5及图6所详述)，并控制整体状态(例如在CDR电路100初始化过程中及在重设状况下设定所有上述参数)。

VCO112的振荡频率输出取决于其输入控制的电压。具体而言，如图1所示，VCO112接收Vctrl输入，并基于Vctrl而产生输出时钟信号。此输出时钟信号之后反馈给PD102。根据本实施例，VCO112也可受控于控制器108，控制VCO112的操作频带。例如，一开始，LD106可判断CDR电路100是否已经达到稳定，在某些实施例中是在Sout信号的频率和相位匹配于Sin信号的频率和相位时，表示已经达到稳定。但应注意，取决于不同领域的应用，此CDR电路的某些实施例可能包含分频器，且在此情况下，Sout的频率可能是Sin的倍数(或分数)。此外，作为另一种选择方案，可在Sout信号的频率和/或相位与Sin信号类似(例如在可接受范围内)时，即认定CDR电路达到稳定。

CDR电路100达到稳定后，控制器108可判断Vctrl的电压是否在一所欲范围内(例如，取决于配置，大于或小于阈值电压)使得VCO112的操作相对稳定(例如具有较高的频率变动容忍度)。所述所欲电压范围可能取决于CDR电路100是在上拉或下拉倾向中操作，且可能与阈值电压相关，此点将于下文详述。

若控制器108判断电压在所欲范围内，控制器108可显示锁定，并以信号告知VCO112不要改变频带。另一方面，若控制器108判断电压不在所欲范围内，控制器可将Vctrl重设为初始值(例如供应电压或地端电压)，并以信号告知VCO去变换到下一个频带。据此，控制器108和VCO112可交互作用以持续切换频带，直到锁定发生且Vctrl操作在所欲范围内为止。若达到最后频带，VCO112可将此情况告知控制器108，再由控制器108将Vctrl及信号VCO112重设为在该初始频带的频率内操作。通过以上一连串事件，VCO112可将Sout的频率设定在可用频率范围的一定频带内，直到CDR电路100达到稳定且Vctrl处于所欲范围内为止。

例如，在上拉倾向配置中，Vctrl可增加且VCO可扫描可用频带的所有频率(例如逐一)，如上所述。一旦LD 106侦测到CDR已经达到稳定后，控制器108就可判断Vctrl是否在所欲范围内。在此范例中假设Vctrl不在所欲范围内，控制器108可将电压重设为例如地端电压，并发出信号要求VCO112切换至下一个最高频带。控制器108与VCO112以此方式相互作用直到锁定发生在所欲范围内或直到VCO112到达最后频带为止。在上拉倾向配置中，最后频带可以是该可用范围的最高频率。若VCO112到达最高频带，控制器108可发信号给VCO112去重设成在该可用范围底部的频带。LD106、控制器108及VCO112可按照此方式交互作用来判断CDR电路是否已经达到稳定(例如Sout信号的频率和相位与Sin信号相同)以及，当该CDR达到稳定时，VCO控制输入Vctrl在所欲范围内(如此构成本发明所谓的“锁定”)。

最后，如图1所示，CDR电路100中也包括LF110。特别要说明的是，LF110虽可提供有益功能，但并不是实施本发明技术的必要组件。LF110可包括一滤波器电路，例如与电容器串连的电阻器，用于过滤并稳定Vctrl信号。此外，图1所示的CDR电路100虽然使用模拟电路去实现CP104，LF110以及VCO112。在一些其他的实施方式中，CP104，LF110以及VCO112可以由数字电路来实现以使CDR电路100形成一全数字CDR(All-digital CDR)。

下拉倾向

以下说明同步参照图1的CDR电路100。

图2是CDR控制方法的流程图200，其设计为当负电流在刻意情况下大于正电流(例如20％或更多)时，可展现刻意设计的下拉倾向。换句话说，在此倾向中，由于刻意使I2大于电流源I1，Vctrl被朝向地端下拉。在方块202，CDR电路100可将VCO112设为在最高频率范围内操作且将Vctrl设为最高电压(例如VDD)。整个频率范围可取决于CDR电路100的能力。例如，整个频率范围可以分成数个涵盖4GHz范围的段落。各频率范围可包括整个频率范围的一部分，因此划分出一预设数量的范围。例如，共可有64个各涵盖4GHz的部分重叠频率范围(频带)，每一频率范围涵盖100MHz。例如，所述电压Vctrl可在一相当于地端电压的最小值与一相当于供应电压的最大值之间变化。因而根据此范例，在方块202，VCO可以设定成在4GHz范围的最高频带内操作，且该电压可设为供应电压。

在方块204，CDR电路100可等待CDR达到稳定。在此，稳定是指输出信号Sout的频率实质上接近(例如在可由LD106所决定的频率阈值内)输入数据信号Sin的频率，且输出信号Sout的相位实质上接近(例如在可由LD106所决定的频率阈值内)输入数据信号Sin的相位。VCO112所产生输出信号Sout的频率是基于Vctrl来控制。如上述，可基于由电流源I1及I2所提供的电流造成的倾向来改变Vctrl。在此，于下拉倾向中，刻意使电流源I2大于电流源I1，因此Vctrl被朝向地端下拉。如此一来，输出信号Sout的频率会降低，直到频率稳定到实质上接近输入信号Sin的频率为止。

待Sout的频率和相位稳定后，在方块206，LD106可判断VCO112是否是在所欲条件下操作。在某些实施方式中，当Vctrl在所欲范围内时，即判定VCO112是在所欲条件中操作。举例而言，下拉倾向期间的所欲范围可例如是大于阈值电压。因此，LD106可将Vctrl的电压与一预设阈值电压(例如Vth)比较。在某些实施例中，Vth可为预设值，例如供应电压的一半或另一数值。在另一范例中，LD106可将Vctrl的电压与预设阈值电压比较，以判定压差。在方块208，若压差在可接受数值内，LD106可判定已经发生锁定。

但若LD106判定VCO112并非操作在所欲条件下，则在方块210，控制器108可判断电流频带是否是该频率范围中的最低频带。例如，若CDR电路100稳定时，Vctrl小于Vth，LD106可判定VCO并非在所欲条件下操作。根据这个结果，控制器108可判定VCO112是否在最后频带中操作。而后，若还有下一个可用频带，控制器108发出信号要求VCO112切换至下一频带。另一方面，若VCO112已经操作于最后频带内，控制器108可将CDR电路100重设为初始阶段在方块202。若电流频带不是处于最低频带，控制器108可切换至下一个较低频带且可将Vctrl设为最高电压(例如供应电压)。在此阶段后，程序可返回方块204。

图3以图表方式说明图2的流程。图表300描绘下拉倾向中频率范围之间的关系。图表300中的x轴代表Vctrl的电压，y轴代表电压控制式振荡器(例如图1中的VCO112)的频率。如针对图2方块202的说明中所述，V0是起始电压。V0设为最高电压。在此，最高电压是VDD(例如供应电压)，但也可以是其他电压(例如供应电压的一个分率)。再者，VCO的频率可以设定为在最高频带(频带1)中操作。

随着Vctrl被朝向地端下拉，电压降低。在某些实施例中，电压降低的速率可以与多个电流源I1与I2之间的电流引出差值直接相关。由于CP可刻意设计成在两个电流源之间存有至少20％的差值，电压下降速率可因为这至少20％差值而受到间接控制。例如，如上述及图3所示，由于多个电流源间的差值是刻意设计，而不是可能破坏CDR电路性能的随机变动，所以电压能够以稳定的方式下降。例如，CP可以设计成多个电流源之间存有25％的电流引出差异，但此种内建偏误通常小于设计的偏差。据此，设计的25％差值，连同任何内建偏误，可使Vctrl产生对应且稳定的上拉或下拉。需注意者，20％的差值仅为一实施例，两个电流源的差值也有可能小于20％。

随着Vctrl的电压降低，VCO的输出频率Sout也会在频带1内降低。一旦电压降低至一最小值(例如于频带1)，控制器(例如图1的控制器108)可将Vctrl重设为VDD，并发出信号要求VCO以下一频带(频带2)的频率操作。同样，Vctrl的电压降低，VCO的频率也会在频带2内降低。在频带2中，如图3所示，频率稳定于V1。

然而，在V1点，Vctrl小于一预设阈值。在某些实施例中，如图3所示，预设阈值可为供应电压VDD的一半。由于Vctrl小于VDD的一半，控制器将Vctrl重设为VDD并发出信号要求VCO在频带3内操作。在频带3中，频率稳定于V2。在V2点，Vctrl大于VDD的一半。因此，LD可以判断已经发生锁定。在某些实施例中，若未发生锁定，控制器可继续重设Vctrl并发出信号要求VCO继续扫描完该频率范围内的每一频带。一旦VCO到达最低频带，控制器可重设成在最高频带(例如频带1)内操作。以此方式，直到发生锁定，控制器与VCO可交互作用，对该频率范围的每一频带进行线性扫描。

再者，一旦频率进入重设区，频率就不太可能达到稳定。这是因为重设区中的频带是以低于输入信号的频率操作。因此，频率在这些频带中可能不会达到稳定。然而，在某些实施例中，控制器可先扫描完剩余频带再重设为频带1。例如，在使用64个频带的下拉倾向设计中，控制器可扫描全部64个频带，直到发生锁定为止。若未发生锁定，控制器可重设为以频带1操作，并扫描全部64个频带。

上拉倾向

图4是CDR控制流程在上拉倾向中的流程图400。以下关于图4的说明应同时参照图1的CDR电路100。再者，以下说明的技术可也运用上文所述的本发明技术(例如“下拉倾向”部分)。为求简洁，上文描述的所有技术于下文中不再重复；但这些技术可通过类似方式运用于上拉倾向。图400描绘上拉倾向中的控制状态，是当正电流刻意设计成大于负电流时(例如至少教负电流大20％)。在此情况下，Vctrl会因来自电流源I1的正电流涌入而被带动下降。由于电流源I1上升，来自VCO的频率以及输出信号(Sout)的频率也会增加。

图4中，在方块402，控制器发出信号要求VCO在最低频率范围内操作，并将Vctrl设为最低电压。控制器这么做是因为在上拉倾向中，VCO的频率连同VCO的控制电压Vctrl会随时间增加。因此，为了要扫描整个可用频率，VCO在最低频带开始，且控制器将Vctrl设在最低电压值。方块404类似于图2的方块204，其中控制器电路等候CDR稳定(例如Sout信号的频率和相位等于Sin信号)。在方块406，于上拉倾向中，控制器可检查VCO是否在所欲条件下操作(例如Vctrl低于阈值电压Vth)。若Vctrl小于阈值电压，LD可判断已经发生锁定。若否，控制器可判断电流频带是否为最高频带。若为最高频带，则控制器于方块402中可重设至条件。若不是最高频带，控制器可发出信号要求VCO切换至下一个较高频带并将Vctrl设为最低范围。

图5描绘上拉倾向示意图。在图表500中，由于上拉倾向的影响，Vctrl的电压及VCO的频率在每一频带内增加。最初，控制器将Vctrl设在V0。在某些实施例中，V0相当于地端电压VSS。然而，其他可使用的最小值可例如是供应电压VDD的一个分率。阈值电压Vth可设定为供应电压VDD的一半。

随着更多正电流供应，Vctrl升高，使得VCO频率也随之增加。一旦达到频带1的上限，控制器可发出信号要求VCO改变条件而在较高频带(例如频带2)内操作，直到频率稳定为止。在图5中，频率初始稳定于V1。然而，在V1，Vctrl高于阈值电压，也就是高于供应电压VDD的一半。在某些情况下，较高频带可以包括一稳定频率及一低于阈值电压且较靠近阈值电压的Vctrl电压。因此，控制器切换至频带3，在此频率稳定于V2，因为V2低于阈值电压。

但若并未在频率较高频带达到稳定，则控制器与VCO可交互作用来扫描剩余频带，且当Sout频率达到最后频带时，控制器可发出信号要求VCO重设以在频带1内操作。如图5所示，重设区可以是至少部分在输入信号频率以上操作的任何一个频带。这是因为一旦频率增加到输入信号的频率以上，频率就无法达到稳定。

频带线性扫描替代方案

图6中的图表600说明另一种扫描CDR电路中频带的范例方式，其为上拉倾向的一种配置。不同于图5的配置，在图6中，VCO的转移曲线与其控制输入Vctrl的电压成反比。在某些实施例中，Vctrl的最低电压可为地端电压VSS，或是供应电压VDD的分率。在图6中，因为VCO转移函数中的反比关系，控制器与VCO交互作用以扫描频带，从最高频率范围频带1及最低电压VSS开始。

在频带1中，频率并未稳定，且因此，控制器发出信号要求VCO跳至下一个较低频带，频带2。在频带2中，频率稳定于V1。然而，V1并不接近阈值电压，也就是VDD的一半。在某些实施例中，当差值高于允许的阈值，即便CDR电路能够稳定，控制器也可发出信号要求VCO跳至下一频带。在图6中，V1高于预设阈值，在此为VDD的一半，因此VCO跳至下一个频带。

取决于实施例，控制器可配置成在频率稳定后执行不同检查以判断是否要跳至下一个频带，或VCO是否已经在所欲条件下操作。例如，在一种实施例中，可以检查Vctrl是否低于阈值电压(例如图4中的方块406)。在替代实施例中，检查项目可以是确认稳定电压与阈值电压之间的差值是否低于预设阈值。若检查通过，LD判定已经发生锁定。但若检查未通过，VCO可跳至下一频带。例如，在图6中，V1未通过检查，因为V1高于阈值电压。

在频带3中，CDR电路稳定于V2，在此控制器可再次执行检查(例如方块406)以判断VCO是否处于所欲条件。若控制器判定VCO并非在所欲条件下操作，控制器可跳至频带4并继续检查其余频带。到达最后一个频带时，控制至可重设至频带1并重新开始程序。但若CDR电路稳定于V2，如图6所示，且若V2在所欲阈值范围内(例如在此为低于二分之一VDD/2)，则控制器判定CDR电路已经锁定。

频带的线性扫描替代方案

虽然以上说明主要是描述线性扫描每一频带，直到判定锁定或在最后频带重设并再次进行线性扫描为止，但也可应用其他技术。一般而言，CDR电路可以应用任何适当搜寻算法来判断锁定是否已经发生。例如，可将频带分组。分组方式可以基于，例如，频带之间频率重叠的数量或是频带彼此的邻近程度。例如，可将前两个频带分为一组，可将下两个频带分为另一组，以此类推。在此情况下，控制器可在每一组中只跳至一个频带。若LD在一组中的频带之一侦测到接近锁定，则控制器可跳至同组中的另一频带。通过缩小锁定可能发生的频带范围，能够缩短上锁时间。

线性扫描的另一种替代方案是标靶式的方案。例如，控制器可经由智能输入接收一个可能的输入信号频率范围，该可能范围小于CDR电路的整个可用频率。控制器可配置CDR电路，使其开始时是操作在与输入数据信号频率部分重叠的频带之内。例如，若一频率范围具有64个频带，但根据智能输入，其中只有5个频带与输入信号的频率重叠，则控制器可以仅扫描这5个频带。在某些实施例中，控制器可基于各频带的开始频率及结束频率来判断哪些频带与信号频率重叠。例如，若开始频率高于输入信号的频率，且结束频率低于输入信号的频率，则控制器可判断此频带并不与输入信号的频率重叠。

还有一种替代方式是对频带执行部分线性扫描，直到后续频带的开始频率值高于或低于输入信号的频率为止。在上拉倾向中，若后续频带的开始频率值高于输入信号的频率，则控制器可重设至开始频带(例如频带1)。在下拉倾向中，若后续频带的开始频率低于输入信号的频率，则控制器可再次重设至开始频带。

在某些实施例中，控制器可不采取重设为开始频带的做法，改为再次扫描最近一次扫描的频带。在某些实施例中，控制器可采取反向顺序执行二次扫描，而不是重设至初始频带。例如，若LD判断在频带2及频带3发生接近锁定，但频带4没有，则控制器可采用反向顺序再次扫描，以频带3开始，然后视需要前往频带2。在一或多个实施例中，可利用一或多个对应缓存器来改变电流源I1及I2的电流引出配置，通过此种方式来改变扫描方向(例如从前到后，或相反)。

结论

综上所述，应知在此所描述的本发明的具体实施例属于说明性质，可在不脱离本发明的前提下进行各种修改。在代表性实施例中，CDR电路可具有与在此所描述和描绘者不同的配置，包括其他电性布局。在此描述的各种组件及电路在其他实施例中可能另有其他同样能够产生本发明所需特性(例如上拉或下拉)的配置。

在本发明具体实施例中所描述的特定形态可与其他实施例结合或在其他实施例中排除。再者，虽然在本发明实施例的说明中述及特定实施例的优点，但其他实施例也可能具有同样优点，且并非所有实施例都必须具有此等优点才算是属于本发明的范围。据此，本发明技术可能包含其他未在此明确描绘或描述的实施例。例如，虽然程序或方块是以特定顺序呈现，但替代实施例可执行具有不同方块的惯常程序，或是采用具有不同顺序方块的系统，且某些程序或方块可能删除、移动、增加、细分、结合和/或修改以提供替代或子组合。每一程序或方块都可能以多种不同方式实施。并且，虽然程序或方块可能显示为以连续方式执行，但这些程序或方块可改为同时执行，或者可在不同时间执行。再者，任何在此所严明的特定数字仅为范例：在替代实施方式中可能采用不同的数值或范围。

本说明书中所使用的术语一般而言具有在本技术中属于本发明技术领域内且在每一术语所使用前后文中通常具有的意义。在上文或本说明书的其他部分中用于描述本发明的特定术语是为了对实践者提供关于本发明说明的额外指引。为便于阅读，特定术语可能例如利用斜体字和/或引号等方式加以强调。强调与否并不影响术语的范畴和意义；在相同情境下，一个术语的范畴和意义不论是否强调都为相同。应知同一件事可以用超过一种方式来陈述。

因此，任何一或多个在此所用术语可能有其替代语言及同义词，但不论一个术语是否在此详述或讨论，都不是表示该术语具有特别重要性。某些术语的同义词在此提供。对于一或多个同义词的列举并非是排除其他同义词的使用。本说明书中范例的使用，包括任何在此讨论术语的范例，都仅属于说明性质，而不是用于进一步限制本发明或范例术语的范围和意义。同样，本发明以在本说明书中所提供的实施例为限。

以上提供根据本发明实施例的仪器、装置、方法及相结果范例，但其目的并非进一步限制本发明的范围。应知范例中所使用的标题或副标是为阅读之便，不应于任何方面构成对于本发明范围的限制。除非另有不同定义，否则在此使用的所有技术和科学用语都具有与本领域技术人员共同理解的相同意义。若有抵触，应以本申请文件和其中所包括的定义为准。

从以上叙述可知在此所提供的本发明具体实施例是属于说明性质，可在不脱离本发明范围的前提下进行各种修改。因此，本发明的范围仅应受权利要求书所限制。

Claims (20)

1.一种时钟数据恢复(CDR)电路，其征在于，所述电路包括：

一相位侦测器，配置成基于在一输入信号与一输出时钟信号之间的一相位差而产生一或多个电荷泵控制信号；

一电荷泵，包含一第一电流源，配置成将一振荡器控制信号朝一第一预设电压上拉；以及一第二电流源，配置成将该振荡器控制信号朝一第二预设电压下拉，其中该电荷泵基于该一或多个电荷泵控制信号而将该振荡器控制信号朝向该第一预设电压或该第二预设电压上拉或下拉，且其中该第一电流源配置成产生一第一驱动电流且该第二电流源配置成产生与该第一驱动电流不同的一第二驱动电流；

一电压控制式振荡器(VCO)，配置成基于该振荡器控制信号而产生该输出时钟信号；

一锁定侦测器，配置成基于该振荡器控制信号与一电压控制式振荡器参考电压之间的比较而判定一锁定状态；以及

一控制器，配置成基于该锁定状态而选择性地将该电压控制式振荡器的一第一锁定范围切换至一第二锁定范围，其中该电压控制式振荡器的该第一锁定范围对应与该输出时钟信号相关的一第一范围频率，且其中该电压控制式振荡器的该第二锁定范围对应与该输出时钟信号相关且不同于该第一范围的一第二范围频率。

2.根据权利要求1所述的时钟数据恢复电路，其中，该电荷泵配置成使得该电压控制式振荡器在通过将该振荡器控制信号从该第一预设电压驱动至该第二预设电压而切换至该第二锁定范围之前，先扫描该第一锁定范围中可用的频率。

3.根据权利要求2所述的时钟数据恢复电路，其中，该第二锁定范围是在所有可用锁定范围之中所具有的开始频率最接近该第一锁定范围的开始频率的一个锁定范围。

4.根据权利要求1所述的时钟数据恢复电路，其中，该控制器配置成通过将该电压控制式振荡器的该第一锁定范围设定为一初始锁定范围，且将该振荡器控制信号设定为该第一预设电压，而开始进行频率扫描。

5.根据权利要求4所述的时钟数据恢复电路，其中，该控制器配制成，当该电压控制式振荡器切换至该第二锁定范围，将该振荡器控制信号设定回该第一预设电压。

6.根据权利要求5所述的时钟数据恢复电路，其中，该控制器配制成，在扫描所有可用锁定范围之后，将该电压控制式振荡器重设回该初始锁定范围以开始进行一第二频率扫描。

7.根据权利要求1所述的时钟数据恢复电路，其中，该多个电流源的配置使得该电荷泵具有一下拉倾向，且其中以在所有可用锁定范围中具有最高开始频率的一个锁定范围为一初始锁定范围。

8.根据权利要求7所述的时钟数据恢复电路，其中，该锁定侦测器配置成当该电路达到稳定且该振荡器控制信号高于该电压控制式振荡器参考电压时，判定该电路是否锁定。

9.根据权利要求8所述的时钟数据恢复电路，其中，该多个可用锁定范围中的每一锁定范围的最高可用电压位准是该第一预设电压，且其中该电压控制式振荡器参考电压是该第一预设电压的一半。

10.根据权利要求1所述的时钟数据恢复电路，其中，该多个电流源配置成使得该电荷泵具有一上拉倾向，且其中以在所有可用的锁定范围中具有最低开始频率的一个锁定范围为一初始锁定范围。

11.根据权利要求10所述的时钟数据恢复电路，其中，该锁定侦测器配置成当该电路达到稳定且该振荡器控制信号低于该电压控制式振荡器参考电压时，判定该电路是否锁定。

12.根据权利要求11所述的时钟数据恢复电路，其中，该多个可用锁定范围中每一锁定范围的一最低可用位准是该第二预设电压，且其中该电压控制式振荡器参考电压是该第一预设电压的一半。

13.根据权利要求1所述的时钟数据恢复电路，其中，该控制器配置成基于该输出时钟信号频率与该输入信号频率之间的比较而判定该电路是否已经达到稳定。

14.根据权利要求1所述的时钟数据恢复电路，其中，所有可用的锁定范围共同代表该电路的总体可操作频率范围。

15.根据权利要求1所述的时钟数据恢复电路，其中，该第一与第二电流源在其驱动电流中具有至少20％的幅度差异。

16.根据权利要求1所述的时钟数据恢复电路，其中，该电路进一步包含：

一回路滤波器，耦接于该振荡器控制信号以对该振荡器控制信号进行滤波。

17.根据权利要求1所述的时钟数据恢复电路，其中，该电路的操作不需要晶体。

18.根据权利要求1所述的时钟数据恢复电路，其中，该电路的操作不需要频率侦测器。

19.根据权利要求1所述的时钟数据恢复电路，其中，该电压控制式振荡器参考电压可以调整，且当该振荡器控制信号与该电压控制式振荡器参考电压之间的差值大于一阈值时，调整该电压控制式振荡器参考电压。

20.一种用于操作一时钟数据恢复(CDR)电路的方法，其特征在于，包含：

由一相位侦测器接收一输入信号以及一输出时钟信号；

由该相位侦测器基于该输入信号与该输出时钟信号之间的相位差产生一或多个电荷泵控制信号；

由一电荷泵产生一振荡器控制信号，其中该电荷泵包含(i)一第一电流源，配置成将一振荡器控制信号朝一第一预设电压上拉；以及(ii)一第二电流源，配置成将该振荡器控制信号朝一第二预设电压下拉，其中该电荷泵基于该一或多个电荷泵控制信号而将该振荡器控制信号朝向该第一预设电压或该第二预设电压上拉或下拉，且其中该第一电流源配置成产生一第一驱动电流，而该第二电流源配置成产生与该第一驱动电流不同的一第二驱动电流；

由一电压控制式振荡器(VCO)基于该振荡器控制信号而产生该输出时钟信号；

由一锁定侦测器基于该振荡器控制信号与一电压控制式振荡器参考信号之间的比较判定锁定状态；以及

由一控制器基于该所定状态提供一或多个控制装置以选择性地将该电压控制式振荡器的一第一锁定范围切换至一第二锁定范围，其中该电压控制式振荡器的该第一锁定范围对应与该输出时钟信号相关的一第一范围频率，且其中该电压控制式振荡器的该第二锁定范围对应与该输出时钟信号相关且与该第一范围不同的一第二范围频率。

Images