CN113114114A - 一种栅极fet混频器 - Google Patents

一种栅极fet混频器 Download PDF

Info

Publication number
CN113114114A
CN113114114A CN202110370901.XA CN202110370901A CN113114114A CN 113114114 A CN113114114 A CN 113114114A CN 202110370901 A CN202110370901 A CN 202110370901A CN 113114114 A CN113114114 A CN 113114114A
Authority
CN
China
Prior art keywords
port
fet
microstrip line
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110370901.XA
Other languages
English (en)
Inventor
黄炜
刘晓晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110370901.XA priority Critical patent/CN113114114A/zh
Publication of CN113114114A publication Critical patent/CN113114114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开了一种栅极FET混频器，属于混频器技术领域。本发明的栅极FET混频器包括：双工器、输入匹配、栅极偏置、漏极偏置、输出匹配、射频滤波器和FET管，且双工器通过输出匹配电路与FET管的栅极连接，栅极电源通过输入端射频扼流电路注入FET管栅极，漏极电源通过输出端射频扼流电路注入FET管漏极，使得FET管工作在混频效果最好的状态。混频输出信号通过输出匹配网络完成FET与负载的匹配，并通过射频滤波器滤除输出端的直流信号和杂散信号。由于输入端采用了双工器的结构，使得混频器即使在中频信号频率较高的情况下也与本振有很好的隔离特性。

Description

一种栅极FET混频器
技术领域
本发明属于混频器技术领域，具体涉及一种栅极FET混频器。
背景技术
上变频器作为混频器的一种，在通信发射机中起到重要作用。八十年代中期以来，开始越来越多的利用三端器件(如FET)来实现上变频，因其工作稳定，频带宽，输出功率大，有变频增益等优点，而且更适合集成，故FET上变频器发展很快。根据本振输入晶体管的端口不同，可以将单管FET混频器分为栅极混频器，漏极混频器和源极混频器。上变频信号和本振信号比较接近，漏极混频器由于本振泄漏严重且要求大功率的本振信号，所以较少采用。而源极混频器偏压设置困难，且理论分析较为复杂，所以工程中应用较少。故通常都是采用栅极上变频。
单栅FET上变频器的设计主要是进行匹配电路的设计。既要使中频信号IF和本振信号LO同时输入FET的栅极，又要确保IF和LO的隔离，还要考虑偏置电路的设计。在以往对上变频器的研究设计中，因为中频信号频率相对本振而言很低，所以往往都是在本振信号线上寻找或者构造一个对高频为零电位的点，并在此点加入直流偏置和中频信号，实现本振信号和中频信号的隔离。本振信号和中频信号输入端则通过电容或滤波器来实现隔直流。
然而当IF频率较高时，以往所采用的隔离LO和IF的方法实现起来会变得很困难，因此需要一种改进的隔离LO和IF的方式的单栅FET上变频器。
发明内容
本发明实施例针对现有技术的不足而提供了一种能够隔离本振信号和高中频信号的上变频器。
本发明的栅极FET混频器包括：双工器、输入匹配、栅极偏置、漏极偏置、输出匹配、射频滤波器和FET管；
其中，双工器用于隔离本振输入端口和中频输入端口，以使得本振信号LO和中频信号IF通过双工器输出至输入匹配；
所述输入匹配的一端连接双工器，另一端连接FET管的栅极，以完成本振信号和中频信号与FET管之间的阻抗匹配；
栅极偏置的一端连接电源Vg，另一端连接FET管的栅极，以使电源Vg加载到FET管的栅极，同时防止输入的本振信号和中频信号通过电源Vg；
FET管的源极接地，射频信号从FET管的漏极输出；
漏极偏置的一端连接电源Vd，另一端连接FET管的漏极，以使得电源Vd加载到FET管的栅极，同时防止高频信号进入电源Vd；
输出匹配的一端连接FET管的漏极，另一端连接射频滤波器，以完成负载和FET管之间的阻抗匹配；
射频滤波器的一端接输出匹配，另一端接负载，起选频作用，同时防止电源Vd进入负载。
在一种可能实现方式中，所述双工器采用微带线结构，包括中频滤波器和本振滤波，以及端口1、端口2和、端口3；其中，端口1为本振信号LO的输入端；端口2为中频信号IF的输入端；端口3为本振信号LO和中频信号的输出端；
本振信号L通过端口1进入本振滤波器，经过第一微带线从端口3输出；
中频信号IF通过2端口进入中频滤波器，经过第二微带线从端口3输出；
所述本振滤波器用于滤除本振信号LO中的杂散，中频滤波器用于滤除中频信号IF中的杂散；
第一微带线的长度满足：在第一和第二微带线的交汇处对中频信号IF为开路；
第二微带线的长度满足：在第一和第二微带线的交汇处对本振信号LO为开路。
在一种可能实现方式中，所述输入匹配采用微带线结构，包括八条微带线，四个T形接头，四个拐角微带线，以及输入和输出端口；其中，两个T形接头用于引出输入匹配的输入和输出端口，另外两个T形接头分别连接一条微带线，且输入与输出端口之间包括两条支路，为：中频频率的阻抗匹配电路和本振频率的阻抗匹配电路，在所述中频频率的阻抗匹配电路中，每两个T形接头之间依次串接微带线、拐角微带线和微带线；在所述本振频率的阻抗匹配电路中，每两个T形接头之间依次串接拐角微带线和微带线。
在一种可能实现方式中，所述栅极偏置采用微带线结构，包括以及至少两个扇形微带线、T形接头、高阻抗线，以及两个端口，其中，顺次连接的一个高阻抗线和一个T形接头组成栅极偏置的一个子单元，且每个子单元的T形接头连接一个扇形微带线；多个子单元串接构成串接电路，在所述串接电路中，高阻抗线引出的端口与FET管的栅极连接，T形接头引出的端口连接电源Vg。
本发明实施例提供的技术方案至少带来如下有益效果：
在本发明实施例中，双工器通过输出匹配电路与FET管的栅极连接，栅极电源通过输入端射频扼流电路注入FET管栅极，漏极电源通过输出端射频扼流电路注入FET管漏极，使得FET管工作在混频效果最好的状态。混频输出信号通过输出匹配网络完成FET与负载的匹配，并通过射频滤波器滤除输出端的直流信号和谐波杂散信号。由于输入端采用了双工器的结构，使得混频器即使在中频信号频率较高的情况下也与本振有很好的隔离特性。
本发明实施例与现有的变频器相比，具有较小的变频损耗；且各个端口之间具有良好的隔离度，同时对本振信号的功率要求小。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例提供的一种栅极FET混频器的原理图；
图2是本发明实施例提供的一种双工器的结构示意图；
图3是本发明实施例提供的一种双工器的仿真性能图；
图4是本发明实施例提供的一种输入匹配网络的结构示意图；
图5是本发明实施例提供的一种栅极偏置网络的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
参见图1，本发明的栅极FET混频器包括：双工器11、输入匹配12、栅极偏置13、漏极偏置14、输出匹配15、RF(射频)滤波器16和FET管17，其中，双工器11用于将本振输入端口和中频输入端口隔离，以使得本振(输入)信号LO和中频(输入)信号IF通过双工器输出至输入匹配12(也称输入匹配网络)，该输入匹配12的一端连接双工器11，另一端连接FET管17的栅极，以完成本振输入信号和中频输入信号与FET管17之间的阻抗匹配。栅极偏置13的上端连接电源Vg，另一端连接FET管17的栅极G，使电源Vg加载到FET管17的栅极，同时防止输入的本振信号和中频信号通过电源Vg(栅极电压)。FET管17的源极S接地，射频信号从FET管17的漏极D输出。漏极偏置14的上端连接电源Vd(漏极电压)，下端连接FET管17的漏极，使电源Vd加载到FET管17的栅极，同时防止高频信号进入电源Vd。输出匹配15的一端连接FET管17的漏极，另一端连接RF滤波器16，完成负载和FET管17之间的阻抗匹配。RF滤波器16的一端接输出匹配15，另一端接负载，起选频作用，同时防止电源Vd进入负载。
参见图2，在一种可能的实现方式中，本发明实施例提供的栅极FET混频器的双工器11可以采用微带线的方式实现，其具体的结构为：双工器11包括端口1、端口2和端口3，以及中频滤波器4和本振滤波器5，其中，端口1为本振信号LO的输入端；端口2为中频信号IF的输入端；端口3为本振信号LO和中频信号的输出端。本振信号通过端口1进入本振滤波器5，然后经过微带线L1，从端口3输出，中频信号通过2端口进入中频滤波器4，然后经过微带线L2，从端口3输出。其中本振滤波器5用于滤除LO中的杂散，本振滤波器4用于滤除IF中的杂散。微带线L1长度满足在L1和L2的交汇处，对IF为开路，微带线L2长度满足在L1和L2的交汇处，对LO为开路。
图3是对图2所示的双工器11的S参数(散射参数)的仿真结果。其中，在3.8GHz处，双工器11的端口3和2之间的散射参数S(3,2)＝-1.365dB，双工器11的端口3和1之间的散射参数S(3,1)＝-55.726dB；在6.2GHz处，双工器11的端口3和2之间的散射参数S(3,2)＝-52.330dB，双工器11的端口3和1之间的散射参数S(3,1)＝-1.301dB。对应本振信号的插入损耗为1.301dB，中频信号的插入损耗为1.365dB，本振LO与中频IF之间的隔离度大于50dB。
参见图4，在一种可能的实现方式中，本发明实施例提供的栅极FET混频器的输入匹配12也可以采用微带线的方式实现，其具体的结构为：输入匹配12包括多条微带线，如图4中所示的微带线L1～L8，多个T形接头，如图4中所示的T1～T4，多个拐角微带线，如图4中所示的B1～B4，以及两个端口P1和P2；其中，两个T形接头用于引出输入匹配12的输入和输出端口(P1和P2)，另外两个T形接头分别连接一条微带线，且在对应输入和输出端口的两条支路中，一条支路为中频频率的阻抗匹配电路，另一条为本振频率的阻抗匹配电路；在中频频率的阻抗匹配电路中，每两个T形接头之间依次串接微带线、拐角微带线和微带线；在本振频率的阻抗匹配电路中，每两个T形接头之间依次串接拐角微带线和微带线；即输入匹配12的输入端口P1连接双工器的3端口，输出端口P2连接FET管17的栅极。T形接头T1和T3的上端是对本振频率的阻抗匹配电路，其中微带线L1,L2,L3的长度可调，长度小于本振频率在对应介质中波长的一半。T形接头T1和T3的下端是对中频频率的阻抗匹配电路，其中微带线L4,L5,L6,L7,L8的长度可调，微带线L8、L4+L6、L5+L7的长度小于中频频率在对应介质中波长的一半。此外，对应于图4所示的输入匹配12的具体结构，本发明实施例的栅极FET混频器的输出匹配15也可以采用和输入匹配12同样的结构。
参见图5，在一种可能的实现方式中，本发明实施例提供的栅极FET混频器的栅极偏置13可以采用扇形微带线结构和高阻线组成的高频扼流电路，其具体结构为：栅极偏置13包括两个端口P1和P2，至少两个扇形微带线S1和S2，至少两个T形接头T1和T2，以及至少两条高阻抗线(阻抗值大于指定值的阻抗线)N1和N2，其中，顺次连接的高阻抗线和T形接头组成一个子单元，多个子单元串接构成串接电路，且每个子单元的T形接头连接一个扇形微带线S1，在该串接电路中，高阻抗线引出的端口为P1，T形接引出的端口为P2。栅极偏置13的端口P1与FET管17的栅极连接，端口P2连接电源Vg。对于直流来说，扇形微带线S1和S2相当于阻值很小的直流电阻，直流信号可以顺利通过，对于射频信号来说，高阻抗的扇形结构可以有效阻止射频信号通过，进而达到隔离射频信号和直流的作用。调节扇形线S1和S2的张角和扇形半径可以实现电路在谐振频点处的高插入损耗。作为一种优选的方式，高阻抗线N1和N2选值100Ω，长度为1/4波长。
需要说明的是，对应图5所示的栅极偏置13的具体电路结构，本发明实施例提供的栅极FET混频器的漏极偏置14也可以采用和栅极偏置13同样的结构。
综上所述，本发明实现了一种栅极FET混频器，在分立元件和集成芯片形式的混频器中有着广大的应用前景。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (7)

1.一种栅极FET混频器，其特征在于，包括双工器、输入匹配、栅极偏置、漏极偏置、输出匹配、射频滤波器和FET管；
其中，双工器用于隔离本振输入端口和中频输入端口，以使得本振信号LO和中频信号IF通过双工器输出至输入匹配；
所述输入匹配的一端连接双工器，另一端连接FET管的栅极，以完成本振信号和中频信号与FET管之间的阻抗匹配；
栅极偏置的一端连接电源Vg，另一端连接FET管的栅极；
FET管的源极接地，射频信号从FET管的漏极输出；
漏极偏置的一端连接电源Vd，另一端连接FET管的漏极；
输出匹配的一端连接FET管的漏极，另一端连接射频滤波器，以完成负载和FET管之间的阻抗匹配；
射频滤波器的一端接输出匹配，另一端接负载。
2.如权利要求1所述的栅极FET混频器，其特征在于，所述双工器采用微带线结构，包括中频滤波器和本振滤波器，以及端口1、端口2和、端口3；其中，端口1为本振信号LO的输入端；端口2为中频信号IF的输入端；端口3为本振信号LO和中频信号的输出端；
本振信号LO通过端口1进入本振滤波器，经过第一微带线从端口3输出；
中频信号IF通过2端口进入中频滤波器，经过第二微带线从端口3输出；
所述本振滤波器用于滤除本振信号LO中的杂散，中频滤波器用于滤除中频信号IF中的杂散；
第一微带线的长度满足：在第一和第二微带线的交汇处对中频信号IF为开路；
第二微带线的长度满足：在第一和第二微带线的交汇处对本振信号LO为开路。
3.如权利要求1所述的栅极FET混频器，其特征在于，所述输入匹配采用微带线结构，包括八条微带线，四个T形接头，四个拐角微带线，以及输入和输出端口；其中，两个T形接头用于引出输入匹配的输入和输出端口，另外两个T形接头分别连接一条微带线，且输入与输出端口之间包括两条支路，为：中频频率的阻抗匹配电路和本振频率的阻抗匹配电路，在所述中频频率的阻抗匹配电路中，每两个T形接头之间依次串接微带线、拐角微带线和微带线；在所述本振频率的阻抗匹配电路中，每两个T形接头之间依次串接拐角微带线和微带线。
4.如权利要求3所述的栅极FET混频器，其特征在于，所述输入匹配与所述输入匹配的电路结构相同。
5.如权利要求1所述的栅极FET混频器，其特征在于，所述栅极偏置采用微带线结构，包括以及至少两个扇形微带线、T形接头、高阻抗线，以及两个端口，其中，顺次连接的一个高阻抗线和一个T形接头组成栅极偏置的一个子单元，且每个子单元的T形接头连接一个扇形微带线；多个子单元串接构成串接电路，在所述串接电路中，高阻抗线引出的端口与FET管的栅极连接,T形接头引出的端口连接电源Vg。
6.如权利要求5所述的栅极FET混频器，其特征在于，高阻抗线的阻抗为100欧，且长度为1/4波长。
7.如权利要求5所述的栅极FET混频器，其特征在于，所述漏极偏置与所述栅极偏置的电路结构相同。
CN202110370901.XA 2021-04-07 2021-04-07 一种栅极fet混频器 Pending CN113114114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110370901.XA CN113114114A (zh) 2021-04-07 2021-04-07 一种栅极fet混频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110370901.XA CN113114114A (zh) 2021-04-07 2021-04-07 一种栅极fet混频器

Publications (1)

Publication Number Publication Date
CN113114114A true CN113114114A (zh) 2021-07-13

Family

ID=76715268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110370901.XA Pending CN113114114A (zh) 2021-04-07 2021-04-07 一种栅极fet混频器

Country Status (1)

Country Link
CN (1) CN113114114A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112238A (ja) * 1997-10-03 1999-04-23 Oki Electric Ind Co Ltd Ｆｅｔミキサ
JPH11122045A (ja) * 1997-10-14 1999-04-30 Oki Electric Ind Co Ltd Ｆｅｔミキサ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112238A (ja) * 1997-10-03 1999-04-23 Oki Electric Ind Co Ltd Ｆｅｔミキサ
JPH11122045A (ja) * 1997-10-14 1999-04-30 Oki Electric Ind Co Ltd Ｆｅｔミキサ回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TETSUO HIROTA等: "A novel k-band balanced FET up-converter", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》 *

Similar Documents

Publication Publication Date Title
US5060298A (en) Monolithic double balanced mixer with high third order intercept point employing an active distributed balun
US4769618A (en) Distributed power combiner/divider
CN110784179B (zh) 一种双平衡fet混频器
JPH0720018B2 (ja) マイクロ波ミクサ
Yen et al. An Nth-harmonic oscillator using an N-push coupled oscillator array with voltage-clamping circuits
US4949398A (en) GaAs MESFET balanced resistive mixer
CN111988014A (zh) 应用于微波毫米波的低相移宽带数控衰减器
CN109379049A (zh) 高本振抑制度宽带混频器
CN115473497A (zh) 一种iq双平衡fet阻性混频器
CN113820666B (zh) 一种射频前端发射模块及相控阵雷达前端芯片
CN113098403A (zh) 基于GaAs pHEMT工艺的超宽带低电流驱动放大器
US5144266A (en) Broadband high frequency active MMIC circulator
CN113114114A (zh) 一种栅极fet混频器
Wang et al. Single-and dual-band filtering power amplifiers
WO2022088445A1 (zh) 一种应用于射频集成电路的耦合式单刀双掷开关
CN115189684A (zh) 一种高隔离的射频开关及其信号传输方法
CN106936389A (zh) 一种非线性传输线混频器
Ang et al. A millimeter-wave monolithic sub-harmonically pumped resistive mixer
CN110719072B (zh) 一种三次谐波混频器电路
CN112468130B (zh) 变压器式单刀双掷开关及射频集成电路
CN112886943B (zh) 应用于太赫兹频段的电调衰减电路及电调衰减器
CN116505912B (zh) 全正电控制低附加相移衰减器
CN116192060B (zh) 一种面向大功率载板功放的谐波抑制结构
CN214799423U (zh) 一种超宽带低电流驱动放大器
CN218217310U (zh) 输入匹配电路和射频电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210713

WD01 Invention patent application deemed withdrawn after publication