CN115473497A - 一种iq双平衡fet阻性混频器 - Google Patents
一种iq双平衡fet阻性混频器 Download PDFInfo
- Publication number
- CN115473497A CN115473497A CN202211214728.5A CN202211214728A CN115473497A CN 115473497 A CN115473497 A CN 115473497A CN 202211214728 A CN202211214728 A CN 202211214728A CN 115473497 A CN115473497 A CN 115473497A
- Authority
- CN
- China
- Prior art keywords
- fet
- local oscillator
- capacitor
- tube
- balun
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 95
- 239000000203 mixture Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000010355 oscillation Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
本发明公开了IQ双平衡FET阻性混频器，本振信号从本振正交耦合器输入，经过本振第一功放、本振第二功放，再经过两个并联的本振第一、第二巴伦，将本振信号转化为四个本振输出信号，分别连接四个本振阻抗匹配网络，用于两个双平衡FET阻性混频器；射频信号从射频巴伦输入，分别连接两个射频T型结功分器，将射频信号转化为四个平衡的输出端口，用于两个双平衡FET阻性混频器；从两个双平衡FET阻性混频器引出四个彼此相位差为90度的中频信号，改善了变频损耗和镜像抑制度，缩小镜频抑制混频器芯片部分的面积，降低成本。
Description
技术领域
本发明属于微波毫米波信号源技术领域，特别涉及IQ双平衡FET阻性混频器。
背景技术
混频器是射频微波电路系统中不可或缺的部件。不论是微波通信、雷达、遥控、遥感、还是侦察与电子对抗，以及微波测量系统，都必须把微波信号用混频器降到中低频来进行处理。在实际中，绝大多数的调幅、单边带和数字发射机都需要混频器把信号频率变换到一个较高的频率，然后发射到空中；而为了便于系统后端的数字处理，需要利用混频器把接收到的信号频率变换到较低的中频频段，从而便于在中频频段进行有效的放大和滤波，同时也容易优化频段，从而提高接收机的增益和选择性。
现有技术的结构参见图1，为射频信号和本振信号经过变压器后产生差分信号加在四个相同的二极管上，现有技术的结构的优势在于可以抑制本振信号和射频信号的偶次谐波分量，且端口间具有良好的隔离度，但是现有技术的双平衡混频器结构存在带宽较窄，且变频损耗较差，需要通过改进结构来改善这些问题。
采用IQ双平衡FET阻性混频器这种结构的混频器，一般情况下本振功率越高混频器的性能越好，所以要想在不失去本振信号的平衡度的情况下尽可能的提高本振功率加大了系统设计的难度。
双平衡混频器能够很好地抑制寄生产量，并且各个端口的隔离度很是不错的，所以是混频器结构设计的优秀的选择，射频信号的端口和本振信号的端口的隔离度基本取决于FET阻性混频器的平衡程度，镜像隔离度主要取决于本振信号达到管子栅极的平衡度，射频信号要经过射频巴伦和T型结功分器到达双平衡管子各个的漏极，而本振信号需要通过正交耦合器后经过功放再经过巴伦达到管子的栅极。
随着频率的变化，正交耦合器和巴伦的工作特性就会恶化，所以混频器想要有各个端口良好的隔离度且较好的镜像隔离度，降低变频损耗有重要意义，因此，研究具有各个端口之间良好的隔离度和镜像抑制度，较低的变频损耗一种IQ双平衡FET阻性混频器具有重大的应用价值。
发明内容
为了克服上述技术中存在的问题，本发明提供了一种IQ双平衡FET阻性混频器，包括本振正交耦合器、本振第一功放、本振第二功放、本振第一巴伦、本振第二巴伦、两个双平衡FET阻性混频器、四个本振阻抗匹配网络、两个射频T型结功分器和射频巴伦，其中，
本振信号从本振正交耦合器输入，经过本振第一功放和本振第二功放，本振第一功放输出连接本振第一巴伦，本振第二功放输出连接本振第二巴伦，将本振信号转化为四个本振输出信号，分别连接四个本振阻抗匹配网络，经本振第一巴伦转化连接的两个本振阻抗匹配网络输入第一双平衡FET阻性混频器，经本振第二巴伦转化连接的两个本振阻抗匹配网络输入第二双平衡FET阻性混频器，两个双平衡FET阻性混频器的输出各经过一个射频T型结功分器后，均输入一个射频巴伦，从两个双平衡FET阻性混频器引出四个彼此相位差为90度的中频信号。
优选地，所述第一双平衡FET阻性混频器包括第一FET管f1、第二FET管f2、第三FET管f3和第四FET管f4，所述第二双平衡阻性FET混频器包括第五FET管f5、第六FET管f6、第七FET管f7和第八FET管f8，其中，
第一FET管f1的栅极与第三FET管f3的栅极连接，第一FET管f1的漏极与第二FET管f2的漏极连接，第一FET管f1的源极与第四FET管f4的源极连接，，第二FET管f2的栅极与第四FET管f4的栅极连接，第二FET管f2的源极与第三FET管f3的源极连接，第三FET管f3的漏极与第四FET管f4的漏极连接；
第五FET管f5的栅极与第七FET管f7的栅极连接，第五FET管f5的漏极与第七FET管f7的漏极连接，，第五FET管f5的源极与第八FET管f8的源极连接，第六FET管f6的栅极与第八FET管f8的栅极连接，第六FET管f6的源极与第七FET管f7的源极连接，第七FET管f7的漏极与第八FET管f8的漏极连接。
优选地，所述第一FET管f1的源极与第四FET管f4的源极输出信号为第一中频IF1，与所述第二FET管f2的源极与第三FET管f3的源极输出信号为第二中频IF2，作为一对差分信号输出；所述第六FET管f6的源极与第七FET管f7的源极输出信号为第三中频IF3，与所述第五FET管f5的源极与第八FET管f8的源极输出信号为第四中频IF4，作为一对差分信号输出；IF1与IF3为一对正交信号。
优选地，所述本振第一功放包括电容C5、C6、C7、C8、C9、C10、C11、C12，电阻R5、R6、R7，电感L1、L2、L3、L4，微带线W5、W6；其中，
电容C7一端接地，另外一端接电阻R7。所述电阻R7的另一端接功放管M1的栅极；
电容C5一端接地，另外一端接电阻R5，所述电阻R5的另一端接电容C6，所述电容C6的另一端接地，电感L1一端接电容C6，另一端接功放管M1的漏极；
电容C8一端接功放管M1栅极，一端接电阻R6，所述电阻R6的另一端接功放管M1漏极；
电容C9一端接功放管M1的栅极，另一端接电感L3，所述电感L3另一端接地，电感L2一端接电容C9，另一端接电容C10，所述电容C10的另一端接地，微带线W5一端接本振正交耦合器，另一端接电感L2；
电容C11一端接功放管M1的漏极，另一端接电感L4，所述电感L4的另一端接电容C12，所述电容C12的另一端接地，微带线W6一端接电容C12，另一端接本振第一巴伦。
优选地，所述本振第二功放与本振第一功放组成及结构相同。
优选地，所述本振阻抗匹配网络包括电容C1、C2、C3、C4，微带线W1、W2、W3、W4；其中，
所述电容C1一端和本振第一巴伦连接，另外一端与第一FET管f1、第三FET管f3的栅极连接；
所述电容C2的一端和本振第一巴伦连接，另外一端与第二FET管f2、第四FET管f4的栅极连接；
所述电容C3的一端和本振第二巴伦连接，另外一端与第五FET管f5、第七FET管f7的栅极连接；
所述电容C4的一端和本振第二巴伦连接，另外一端与第六FET管f6、第八FET管f8的栅极连接；
所述微带线W1、W2的一端和本振第一巴伦连接，另外一端与地连接；
所述微带线W3、W4的一端和本振第二巴伦连接，另外一端与地连接。
优选地，所述本振第一巴伦的一端接微带线W6，另外两个输出端接电容C1和电容C2。
优选地，所述射频T型结功分器的一端与射频巴伦连接，两个输出端与两个双平衡FET阻性混频器的漏极连接。
本发明的有益效果至少包括：本振正交耦合器采用的是两级集总正交耦合器，比单级集总正交耦合器提高了带宽和性能，为了节省芯片面积，采用了片上交错绕线螺旋结构，比常用的lange耦合器大大地减少面积；本振巴伦、射频巴伦采用三线螺旋巴伦来提高巴伦的整体性能，从而优化混频器的性能；本发明的在本振的正交耦合器和本振巴伦之间增加了一级功放，在基本不影响本振信号经过本振正交耦合器，功放，本振巴伦后一分为四个本振信号的平衡度的情况下尽量的增大四个本振的输出功率，即增加各个FET管的栅极功率，来提高混频器的整体性能。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1是现有技术的双平衡混频器结构示意图；
图2本发明实施例的IQ双平衡FET阻性混频器的结构示意图；
图3是本发明实施例的IQ双平衡FET阻性混频器的两个双平衡FET阻性混频器电路原理图；
图4是本发明实施例的IQ双平衡FET阻性混频器的本振正交耦合器结构示意图；
图5是本发明实施例的IQ双平衡FET阻性混频器的本振第一功放结构示意图；
图6是本发明实施例的IQ双平衡FET阻性混频器的本振第一巴伦结构示意图。
具体实施方式
下面将结合附图，对本发明的优选实施例进行详细的描述。
参见图2，所示为本发明实施例的IQ双平衡FET阻性混频器结构图，包括本振正交耦合器10、本振第一功放21、本振第二功放22、本振第一巴伦31、本振第二巴伦32、两个双平衡FET阻性混频器、四个本振阻抗匹配网络50、两个射频T型结功分器60和射频巴伦70，其中，
本振信号从本振正交耦合器10输入，经过本振第一功放21和本振第二功放22，本振第一功放21输出连接本振第一巴伦31，本振第二功放22输出连接本振第二巴伦32，将本振信号转化为四个本振输出信号，分别连接四个本振阻抗匹配网络50，经本振第一巴伦31转化连接的两个本振阻抗匹配网络50输入第一双平衡FET阻性混频器41，经本振第二巴伦32转化连接的两个本振阻抗匹配网络50输入第二双平衡FET阻性混频器，两个双平衡FET阻性混频器的输出各经过一个射频T型结功分器60后，均输入一个射频巴伦70，从两个双平衡FET阻性混频器引出四个彼此相位差为90度的中频信号。
图3是本发明的一种IQ双平衡FET阻性混频器示意图。下面结合图2对本发明进行说明。本发明的一种IQ双平衡FET阻性混频器包括第一、第二双平衡FET阻性混频器、本振正交耦合器10、本振第一功放21、本振第二功放22、本振第一巴伦31、本振第二巴伦32、四个本振阻抗匹配网络50、射频巴伦70、两个射频T型结功分器60。所述第一、第二双平衡FET阻性混频器包括第一FET管f1、第二FET管ff2、第三FET管f3、第四FET管f4、第五FET管f5、第六FET管f6、第七FET管f7、第八FET管f8。第一双平衡阻性FET混频器具体为第一FET管f1的栅极与第三FET管f3的栅极连接，所述第一FET管f1的漏极与第二FET管f2的漏极连接，所述第一FET管f1的源极与第四FET管f4的源极连接，所述第二FET管f2的栅极与第四FET管f4的栅极连接，所述第二FET管f2的源极与第三FET管f3的源极连接，所述第三FET管f3的漏极与第四FET管f4的漏极连接。第二双平衡阻性FET混频器具体为第五FET管f5的栅极与第七FET管f7的栅极连接，所述第五FET管f5的漏极与第七FET管f7的漏极连接，所述第五FET管f5的源极与第八FET管f8的源极连接，所述第六FET管f6的栅极与第八FET管f8的栅极连接，所述第六FET管f6的源极与第七FET管f7的源极连接，所述第七FET管f7的漏极与第八FET管f8的漏极连接。
射频信号经过输入端2引入射频巴伦70，经过射频巴伦70后生成两路射频差分信号，其中一路射频差分信号经过射频T型结功分器60生成同幅等相的两路信号，分别接入所述第一FET管f1的漏极与第二FET管f2的漏极和所述第五FET管f5的漏极与第六FET管f6的漏极，另一路射频差分信号经过射频T型结功分器60生成同幅等相的两路信号，分别接入所述第三FET管f3的漏极与所述第四FET管f4的漏极和第七FET管f7的漏极与第八FET管f8的漏极。
本振信号经过输入端1引入本振正交耦合器10生成两路本振正交信号，其中一路本振正交信号经过本振第一功放21后增大第一本振信号功率，再经过本振第一巴伦31生成两路本振差分信号，其中一路本振差分信号经过本振阻抗匹配网络50电容C1、微带线W1后接入所述第一FET管f1与第三FET管f3的栅极，另外一路本振差分信号经过本振阻抗匹配网络50电容C2、微带线W2后接入所述第二FET管f2与第四FET管f4的栅极。另外一路本振正交信号经过第二本振功放后增大第二本振信号功率，再经过本振第二巴伦32生成两路本振差分信号，其中一路本振差分信号经过本振阻抗匹配网络50电容C3、微带线W3后接入所述第五FET管f5与第七FET管f7的栅极，另外一路本振差分信号经过本振阻抗匹配网络50电容C4、微带线W4后接入所述第六FET管f6与第八FET管f8的栅极。
第一FET管f1的源极与第四FET管f4的源极输出信号为第一中频IF1，与所述第二FET管f2的源极与第三FET管f3的源极输出信号为第二中频IF2，作为一对差分信号输出。所述第六FET管f6的源极与第七FET管f7的源极输出信号为第三中频IF3，与所述第五FET管f5的源极与第八FET管f8的源极输出信号为第四中频IF4，作为一对差分信号输出。IF1与IF3为一对正交信号。
偏置网络是VG1经过电阻R1后引入第一FET管f1和第三FET管f3相连接的栅极；VG2经过电阻R2后引入第二FET管f2和第四FET管f4相连接的栅极；VG3经过电阻R3后引入第五FET管f5和第七FET管f7相连接的栅极；VG4经过电阻R4后引入第六FET管f6和第八FET管f8相连接的栅极。
本振阻抗匹配网络50都是由电容和微带线组成的，本振阻抗匹配网络50包括电容C1、C2、C3、C4、微带线W1、微带线W2、微带线W3、微带线W4。
电容C1的一端和本振第一巴伦31连接，另外一端与第一、第三FET管f3的栅极连接，电容C2的一端和本振第一巴伦31连接，另外一端与第二、第四FET管f4的栅极连接，电容C3的一端和本振第二巴伦32连接，另外一端与第五、第七FET管f7的栅极连接，电容C4的一端和本振第二巴伦32连接，另外一端与第六、第八FET管f8的栅极连接，本振阻抗匹配网络50中的微带线W1、W2的一端和本振第一巴伦31连接，另外一端与地连接，微带线W3、W4的一端和本振第二巴伦32连接，另外一端与地连接。
图4所示的是本振正交耦合器10结构示意图，本振信号从端口3进入，从端口4，端口5输出。电容C13、C14来调节输出正交信号的平衡性，电阻R8为隔离电阻。常用的lange耦合器是将两条长度为四分之一波长的微带线通过叉指结构实现紧耦合，但是由于该工作频率下四分之一太长，为了节省面积故采用集总参数正交耦合器10，本振正交耦合器10采用的是两级集总正交耦合器10，比单级集总正交耦合器10提高了带宽和性能，为了节省芯片面积，采用了片上交错绕线螺旋结构。
图5所示的是本振第一功放21示意图，本振第二功放22的结构和组成相同。信号从端口IN输入，从端口OUT输出，经过功放后，在不影响信号的平衡性的情况下，增大了信号的功率。其包括了栅极偏置网络、漏极偏置网络、输入阻抗匹配网络50、输出阻抗匹配网络50、负反馈网络。栅极偏置网络包括电容C7、电阻R7。电容C7一端接地，另外一端接电阻R7，所述电阻R7的另一端接功放管M1的栅极，给功放管M1提供栅极电压。漏极偏置网络包括电容C5、电容C6、电阻R5、电感L1。电容C5一端接地，另外一端接电阻R5，所述电阻R5的另一端接电容C6，所述电容C6的另一端接地，电感L1一端接电容C6，另一端接功放管M1的漏极。其给功放管M1提供漏极电压。负反馈网络包括电容C8、电阻R6，电容C8一端接功放管M1的栅极，一端接电阻R6，电阻R6另外一端接功放管M1的漏极。其为了提高管子的稳定性，为了让管子正常工作不让管子处于自激状态。输入阻抗匹配网络50包括微带线W5、电容C9、电容C10、电感L2、电感L3。电容C9一端接管子的栅极，另一端接电感L3，所述电感L3另一端接地，电感L2一端接电容C9，另一端接电容C10，所述电容C10的另一端接地，微带线W5一端接本振正交耦合器10，另一端接电感L2。输出阻抗匹配网络50包括微带线W6、电容C11、电容C12、电感L4。电容C11一端接功放管M1的漏极，另一端接电感L4，所述电感L4的另一端接电容C12，所述电容C12的另一端接地，微带线W6一端接电容C12，另一端接本振第一、第二巴伦32。
图6是本振第一巴伦31结构示意图，本振第二巴伦32和射频巴伦70的结构和组成相同，不赘述。本发明采取的三线螺旋巴伦结构，信号从端口6输入，从端口7，端口8输出一对差分信号。通常采用多导体耦合器来实现高耦合系数，多导体Marchand巴伦能够扩展工作带宽，但是多条耦合线会增大巴伦的面积，而三耦合线巴伦能够解决工作带宽与面积之间的矛盾，为了减少面积，采取螺旋平面结构。
最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其做出各种各样的改变，而不偏离本发明权利要求书所限定的范围。
Claims (8)
1.一种IQ双平衡FET阻性混频器，其特征在于，包括本振正交耦合器、本振第一功放、本振第二功放、本振第一巴伦、本振第二巴伦、两个双平衡FET阻性混频器、四个本振阻抗匹配网络、两个射频T型结功分器和射频巴伦，其中，
本振信号从本振正交耦合器输入，经过本振第一功放和本振第二功放，本振第一功放输出连接本振第一巴伦，本振第二功放输出连接本振第二巴伦，将本振信号转化为四个本振输出信号，分别连接四个本振阻抗匹配网络，经本振第一巴伦转化连接的两个本振阻抗匹配网络输入第一双平衡FET阻性混频器，经本振第二巴伦转化连接的两个本振阻抗匹配网络输入第二双平衡FET阻性混频器，两个双平衡FET阻性混频器的输出各经过一个射频T型结功分器后，均输入一个射频巴伦，从两个双平衡FET阻性混频器引出四个彼此相位差为90度的中频信号。
2.如权利要求1所述的一种IQ双平衡FET阻性混频器，其特征在于，所述第一双平衡FET阻性混频器包括第一FET管f1、第二FET管f2、第三FET管f3和第四FET管f4，所述第二双平衡阻性FET混频器包括第五FET管f5、第六FET管f6、第七FET管f7和第八FET管f8，其中，
第一FET管f1的栅极与第三FET管f3的栅极连接，第一FET管f1的漏极与第二FET管f2的漏极连接，第一FET管f1的源极与第四FET管f4的源极连接，，第二FET管f2的栅极与第四FET管f4的栅极连接，第二FET管f2的源极与第三FET管f3的源极连接，第三FET管f3的漏极与第四FET管f4的漏极连接；
第五FET管f5的栅极与第七FET管f7的栅极连接，第五FET管f5的漏极与第七FET管f7的漏极连接，，第五FET管f5的源极与第八FET管f8的源极连接，第六FET管f6的栅极与第八FET管f8的栅极连接，第六FET管f6的源极与第七FET管f7的源极连接，第七FET管f7的漏极与第八FET管f8的漏极连接。
3.如权利要求2所述的一种IQ双平衡FET阻性混频器，其特征在于，所述第一FET管f1的源极与第四FET管f4的源极输出信号为第一中频IF1，与所述第二FET管f2的源极与第三FET管f3的源极输出信号为第二中频IF2，作为一对差分信号输出；所述第六FET管f6的源极与第七FET管f7的源极输出信号为第三中频IF3，与所述第五FET管f5的源极与第八FET管f8的源极输出信号为第四中频IF4，作为一对差分信号输出；IF1与IF3为一对正交信号。
4.如权利要求1所述的一种IQ双平衡FET阻性混频器，其特征在于，所述本振第一功放包括电容C5、C6、C7、C8、C9、C10、C11、C12，电阻R5、R6、R7，电感L1、L2、L3、L4，微带线W5、W6；其中，
电容C7一端接地，另外一端接电阻R7。所述电阻R7的另一端接功放管M1的栅极；
电容C5一端接地，另外一端接电阻R5，所述电阻R5的另一端接电容C6，所述电容C6的另一端接地，电感L1一端接电容C6，另一端接功放管M1的漏极；
电容C8一端接功放管M1栅极，一端接电阻R6，所述电阻R6的另一端接功放管M1漏极；
电容C9一端接功放管M1的栅极，另一端接电感L3，所述电感L3另一端接地，电感L2一端接电容C9，另一端接电容C10，所述电容C10的另一端接地，微带线W5一端接本振正交耦合器，另一端接电感L2；
电容C11一端接功放管M1的漏极，另一端接电感L4，所述电感L4的另一端接电容C12，所述电容C12的另一端接地，微带线W6一端接电容C12，另一端接本振第一巴伦。
5.如权利要求4所述的一种IQ双平衡FET阻性混频器，其特征在于，所述本振第二功放与本振第一功放组成及结构相同。
6.如权利要求1所述的一种IQ双平衡FET阻性混频器，其特征在于，所述本振阻抗匹配网络包括电容C1、C2、C3、C4，微带线W1、W2、W3、W4；其中，
所述电容C1一端和本振第一巴伦连接，另外一端与第一FET管f1、第三FET管f3的栅极连接；
所述电容C2的一端和本振第一巴伦连接，另外一端与第二FET管f2、第四FET管f4的栅极连接；
所述电容C3的一端和本振第二巴伦连接，另外一端与第五FET管f5、第七FET管f7的栅极连接；
所述电容C4的一端和本振第二巴伦连接，另外一端与第六FET管f6、第八FET管f8的栅极连接；
所述微带线W1、W2的一端和本振第一巴伦连接，另外一端与地连接；
所述微带线W3、W4的一端和本振第二巴伦连接，另外一端与地连接。
7.如权利要求6所述的一种IQ双平衡FET阻性混频器，其特征在于，所述本振第一巴伦的一端接微带线W6，另外两个输出端接电容C1和电容C2。
8.如权利要求1所述的一种IQ双平衡FET阻性混频器，其特征在于，所述射频T型结功分器的一端与射频巴伦连接，两个输出端与两个双平衡FET阻性混频器的漏极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211214728.5A CN115473497A (zh) | 2022-09-30 | 2022-09-30 | 一种iq双平衡fet阻性混频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211214728.5A CN115473497A (zh) | 2022-09-30 | 2022-09-30 | 一种iq双平衡fet阻性混频器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115473497A true CN115473497A (zh) | 2022-12-13 |
Family
ID=84334307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211214728.5A Pending CN115473497A (zh) | 2022-09-30 | 2022-09-30 | 一种iq双平衡fet阻性混频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115473497A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116317957A (zh) * | 2023-05-24 | 2023-06-23 | 北京无线电测量研究所 | 一种正交混频器芯片 |
| CN116633301A (zh) * | 2023-05-18 | 2023-08-22 | 南京米乐为微电子科技有限公司 | 一种巴伦以及一种混频器 |
-
2022
- 2022-09-30 CN CN202211214728.5A patent/CN115473497A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116633301A (zh) * | 2023-05-18 | 2023-08-22 | 南京米乐为微电子科技有限公司 | 一种巴伦以及一种混频器 |
| CN116633301B (zh) * | 2023-05-18 | 2023-10-10 | 南京米乐为微电子科技有限公司 | 一种巴伦以及一种混频器 |
| CN116317957A (zh) * | 2023-05-24 | 2023-06-23 | 北京无线电测量研究所 | 一种正交混频器芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115473497A (zh) | 一种iq双平衡fet阻性混频器 | |
| EP1653603B1 (en) | Passive reflection mixer | |
| US8498604B2 (en) | Double balanced mixer | |
| CN110784179B (zh) | 一种双平衡fet混频器 | |
| CN111030614A (zh) | 一种跨导增强型毫米波低噪声放大器 | |
| CN112910417B (zh) | 一种宽带高效率微波功率放大器 | |
| CN113809989B (zh) | 一种基于GaAs工艺的宽带低变频损耗双平衡混频器芯片 | |
| US8666354B2 (en) | Distributed, diode mixer circuit | |
| US8198933B2 (en) | Mixer circuit | |
| CN112583369A (zh) | 一种双频毫米波低噪声放大器 | |
| CN109379049A (zh) | 高本振抑制度宽带混频器 | |
| CN106982031A (zh) | 一种基于介质谐振器的滤波f类功率放大器 | |
| CN110401420B (zh) | 一种基于有源毫米波倍频器基极偏置电压和基波输入信号功率幅度关系的毫米波倍频器电路 | |
| CN211046870U (zh) | 一种大功率二维行波cmos功率放大器 | |
| CN111010090B (zh) | 一种宽带有源二倍频器 | |
| CN114826162A (zh) | 一种5g毫米波双频带双模混频器及无线通信终端 | |
| CN111934632B (zh) | 一种超宽带高功率放大器 | |
| CN218456413U (zh) | 一种iq双平衡fet阻性混频器 | |
| CN110677128A (zh) | 一种应用于汽车防撞雷达的e波段混频器 | |
| CN113746431B (zh) | 一种带镜像抑制功能的超宽带高线性度混频器 | |
| CN115314056A (zh) | 一种宽带发射机 | |
| CN114389542A (zh) | 一种具有高隔离度和高线性度的双平衡混频器芯片 | |
| CN106936389A (zh) | 一种非线性传输线混频器 | |
| CN110855244B (zh) | 一种高转换增益毫米波宽带四倍频器 | |
| CN112019192A (zh) | 一种基于变压器的高阶耦合正交信号产生电路及其应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 310018 Xiasha Higher Education Zone, Hangzhou, Zhejiang Applicant after: HANGZHOU DIANZI University Applicant after: Hangzhou University of Electronic Science and Technology Fuyang Institute of Electronic Information Co.,Ltd. Address before: 311400 3rd floor, building 3, Yinhu Huayuan, Yinhu street, Fuyang District, Hangzhou City, Zhejiang Province Applicant before: Hangzhou University of Electronic Science and Technology Fuyang Institute of Electronic Information Co.,Ltd. Country or region before: China Applicant before: HANGZHOU DIANZI University |
|
| CB02 | Change of applicant information |