CN110719072B - 一种三次谐波混频器电路 - Google Patents
一种三次谐波混频器电路 Download PDFInfo
- Publication number
- CN110719072B CN110719072B CN201910784324.1A CN201910784324A CN110719072B CN 110719072 B CN110719072 B CN 110719072B CN 201910784324 A CN201910784324 A CN 201910784324A CN 110719072 B CN110719072 B CN 110719072B
- Authority
- CN
- China
- Prior art keywords
- microstrip line
- unit
- input
- output end
- signal unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
Abstract
本发明公开了一种三次谐波混频器电路,其特征在于,包括:本振信号单元、偏压信号单元、混频单元、中频信号单元和射频信号单元;所述偏压信号单元的输入端用于接收偏压信号,所述偏压信号单元的输出端连接所述本振信号单元的第二输入端;所述本振信号单元的第一输入端用于接收本振信号,所述本振信号单元的输出端用于连接混频单元的输入端;所述射频信号单元的输入端用于接收射频信号;所述混频单元的输入输出端和所述射频信号的输出端共接后连接所述中频信号单元的输入端;所述中频信号单元的输出端输出中频信号。本发明能满足在W及以上频段的混频的使用要求。
Description
技术领域
本发明涉及微波技术领域,尤其涉及一种三次谐波混频器电路。
背景技术
在无线收发系统中,采用更高的载波频率,是实现高速通信的首要途径。作为收发信机的关键部件之一,高频混频器的性能成为收发系统性能好坏的决定因素。基于二极管的混频器在W及以上频段,二极管混频器存在其固有的缺陷:首先,二极管的导通是受本振信号驱动的,混频器要求的转换损耗越小,所需要的二极管尺寸越大;其次,二极管结构不便于单片集成。
目前,二极管结构混频器在W及以上频段结构复杂,且无法满足使用要求。
发明内容
本发明实施例提供了一种三次谐波混频器电路,旨在解决目前混频器在W及以上频段无法满足使用要求的问题。
本发明实施例提供了一种三次谐波混频器电路,包括:
本振信号单元、偏压信号单元、混频单元、中频信号单元和射频信号单元;
所述偏压信号单元的输入端用于接收偏压信号,所述偏压信号单元的输出端连接所述本振信号单元的第二输入端;所述本振信号单元的第一输入端用于接收本振信号,所述本振信号单元的输出端用于连接混频单元的输入端;所述射频信号单元的输入端用于接收射频信号;所述混频单元的输入输出端和所述射频信号单元的输出端共接后连接所述中频信号单元的输入端;所述中频信号单元的输出端输出中频信号;
所述本振信号单元将接收到的本振信号和所述偏压信号叠加后输入至所述混频单元;所述射频信号单元将所述射频信号传输至所述混频单元;所述混频单元对叠加后的本振信号和所述偏压信号以及接收到的所述射频信号进行处理后生成所述中频信号传输至所述中频信号单元。
在本申请的实施例中,所述本振信号单元包括第一微带线、电容C1、第二微带线、第三微带线、第四微带线和电阻R1;
所述第一微带线的输入端为所述本振信号单元的第一输入端,所述第一微带线的输出端与所述电容C1的第一端相连,所述电容C2的第二端与所述第二微带线的输入端共接形成所述本振信号单元的第二输入端,所述第二微带线的输出端分别与所述第三微带线的输入端和所述第四微带线的输入端相连,所述第三微带线的输出端与所述电阻R1的第一端共接形成所述本振信号单元的第一输出端,所述第四微带线的输出端与所述电阻R1的第二端共接形成所述本振信号单元的第二输出端。
在本申请的实施例中,所述偏压信号单元包括电阻R2、电容C2和电感;
所述电阻R2的第一端为所述偏压信号单元的输入端,所述电阻R2的第二端分别与所述电容C2的第一端和所述电感的第一端相连,所述电容C2的第二端接地,所述电感的第二端为所述偏压信号单元的输出端。
在本申请的实施例中,所述混频单元包括第一晶体管子单元、第二晶体管子单元和准平衡功分网络子单元;
所述第一晶体管子单元的输入端为所述混频单元的第一输入端,所述第一晶体管子单元的输入输出端与所述准平衡功分网络子单元的第一输入输出端相连,所述第二晶体管子单元的输入端为所述混频单元的第二输入端,所述第二晶体管子单元的输入输出端与所述准平衡功分网络子单元的第二输入输出端相连,所述准平衡功分网络子单元的第三输入输出端为所述混频单元的输入输出端。
在本申请的实施例中,所述第一晶体管子单元包括第五微带线和第一开关管;
所述第五微带线的输入端为所述第一晶体管子单元的输入端,所述第五微带线的输出端与所述第一开关管的受控端相连,所述第一开关管的高电位端为所述第一晶体管子单元的输入输出端,所述第一开关管的低电位端接地;
所述第二晶体管子单元包括第六微带线和第二开关管;
所述第六微带线的输入端为所述第二晶体管子单元的输入端,所述第六微带线的输出端与所述第二开关管的受控端相连,所述第二开关管的高电位端为所述第二晶体管子单元的输入输出端,所述第二开关管的低电位端接地。
在本申请的实施例中,所述第一开关管包括第一场效应晶体管,所述第一场效应晶体管的栅极为所述第一开关管的受控端,所述第一场效应晶体管的漏极所述第一开关管的高电位端,所述第一场效应晶体管的源极所述第一开关管的低电位端;
所述第二开关管包括第二场效应晶体管,所述第二场效应晶体管的栅极为所述第二开关管的受控端,所述第二场效应晶体管的漏极所述第二开关管的高电位端,所述第二场效应晶体管的源极所述第二开关管的低电位端。
在本申请的实施例中,所述准平衡功分网络子单元包括第七微带线、第八微带线、第九微带线、第十微带线和第十一微带线;
所述第七微带线的第一端为所述准平衡功分网络子单元的第一输入输出端,所述第七微带线的第二端与所述第八微带线的第一端相连,所述第八微带线的第二端分别与所述第九微带线的第二端和所述第十一微带线的第一端相连,所述第九微带线的第一端与所述第十微带线的第二端相连,所述第十微带线的第一端为所述准平衡功分网络子单元的第二输入输出端,所述第十一微带线的第二端为所述准平衡功分网络子单元的第三输入输出端。
在本申请的实施例中,所述中频信号单元包括第十二微带线、第十三微带线和电容C3;
所述第十二微带线的输入端为所述中频信号单元的输入端,所述第十二微带线的输出端分别与所述电容C3的第一端和所述第十三微带线的输入端相连,所述电容C3的第二端接地,所述第十三微带线的输出端为所述中频信号单元的输出端。
在本申请的实施例中,所述射频信号单元包括第十四微带线、第十五微带线、第十六微带线和第十七微带线;
所述第十七微带线的输入端为所述射频信号单元的输入端,所述第十七微带线的输出端与所述第十六微带线的输入端相连,所述第十六微带线的输出端与所述第十五微带线的输入端相连,所述第十五微带线的输出端与所述第十四微带线的输入端相连,所述第十四微带线的输出端为所述射频信号单元的输出端。
在本申请的实施例中,所述第十五微带线为边缘耦合微带结构,所述第十六微带线为边缘耦合微带结构。
本发明通过设置本振信号单元将接收到的本振信号和偏压信号叠加后输入至所述混频单元;射频信号单元将射频信号传输至混频单元;混频单元对叠加后的本振信号和偏压信号以及接收到的射频信号进行处理后生成中频信号,能满足在W及以上频段的混频的使用要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的一个实施例提供的三次谐波混频器电路的结构示意图;
图2为本发明的一个实施例提供的三次谐波混频器电路的电路连接示意图。
具体实施方式
为了使本技术领域的人员更好地理解本方案,下面将结合本方案实施例中的附图,对本方案实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本方案一部分的实施例,而不是全部的实施例。基于本方案中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形,是指“包括但不限于”,意图在于覆盖不排他的包含。此外,术语“第一”和“第二”等是用于区别不同对象,而非用于描述特定顺序。
以下结合具体附图对本发明的实现进行详细地描述:
图1-2示出了本发明一实施例所提供的一种三次谐波混频器电路,为了便于说明,仅示出了与本发明实施例相关的部分,详述如下:
如图1所示,本发明实施例所提供的一种三次谐波混频器电路,包括本振信号单元120、偏压信号单元110、混频单元130、中频信号单元140和射频信号单元150;
所述偏压信号单元110的输入端用于接收偏压信号,所述偏压信号单元110的输出端连接所述本振信号单元120的第二输入端;所述本振信号单元120的第一输入端用于接收本振信号,所述本振信号单元120的输出端用于连接混频单元130的输入端;所述射频信号单元150的输入端用于接收射频信号;所述混频单元130的输入输出端和所述射频信号单元的输出端共接后连接所述中频信号单元140的输入端;所述中频信号单元140的输出端输出中频信号;
所述本振信号单元120将接收到的本振信号和所述偏压信号叠加后输入至所述混频单元130;所述射频信号单元150将所述射频信号传输至所述混频单元130;所述混频单元130对叠加后的本振信号和所述偏压信号以及接收到的所述射频信号进行处理后生成所述中频信号传输至所述中频信号单元140。
在本实施例中,本发明设计中,为实现对三次谐波的高效率混频,在本振端口的匹配设计着重针对本振信号的低反射与低损耗传输,从而降低混频所需的本振功率;而漏极端口则将最优阻抗匹配在本振的三次谐波以及射频频率所在的频段,实现最优混频。中频信号提取端口的选择兼顾中频带宽及中频损耗。
匹配结构设计一般可分为集总元件匹配和分立元件匹配。然而,集总元器件的寄生效应在W波段已经相当严重,因此,本发明中射频端口采用分立匹配方式,本振端口采用分立匹配与集总匹配相结合的匹配方式,而在中频端口则主要采用集总匹配方式。
在本实施例中,输入本振信号“功分”为两路输入到两个相同的场效应晶体管的栅极,射频信号也通过同样的方式功分输入到场效应晶体管的漏极,以场效应晶体管为非线性器件实现混频。这种“准平衡”电路结构一方面更有利于射频和本振端口与场效应管漏极和栅极之间的阻抗变换,另一方面,栅极两支路之间的平衡电阻一定程度上吸收了回波信号,使得电路结构更加平衡。漏极端口设计双工滤波电路,用以分离中频信号和射频信号。此外,这种电路中,栅极偏压Vg将器件偏置在准夹断区,不施加漏极电压,几乎不消耗电流,相比起现有技术中的低频及高频放大器等高能耗器件,本发明极大降低了系统的直流功耗。
如图2所示,在本发明的实施例中,本振信号单元120包括第一微带线M1、电容C1、第二微带线M2、第三微带线M3、第四微带线M4和电阻R1;
所述第一微带线M1的输入端为所述本振信号单元120的第一输入端,所述第一微带线M1的输出端与所述电容C1的第一端相连,所述电容C2的第二端与所述第二微带线M2的输入端共接形成所述本振信号单元120的第二输入端,所述第二微带线M2的输出端分别与所述第三微带子单元M3的输入端和所述第四微带线M4的输入端相连,所述第三微带线M3的输出端与所述电阻R1的第一端共接形成所述本振信号单元120的第一输出端,所述第四微带线M4的输出端与所述电阻R1的第二端共接形成所述本振信号单元120的第二输出端。
在本实施例中,本振信号单元120的输出端包括第一输出端和第二输出端。
在本实施例中,第一微带线M1、第二微带线M2、第三微带线M3和第四微带线M4都可以是微带线结构,不限于一个微带线,可以是多个微带线串联或并联组成的结构。
在本实施例中,第一微带线M1实现与本振信号输入端口的端口匹配。电容C1为隔直流电容。第二微带线M2、第三微带线M3和第四微带线M4构成本振信号单元120的功分网络。电阻R1为平衡电阻。
如图2所示,在本发明的实施例中,偏压信号单元110包括电阻R2、电容C2和电感L1;
所述电阻R2的第一端为所述偏压信号单元110的输入端,所述电阻R2的第二端分别与所述电容C2的第一端和所述电感L1的第一端相连,所述电容C2的第二端接地,所述电感L1的第二端为所述偏压信号单元110的输出端。
在本实施例中,电阻R2、电容C2和电感L1构成的电路将栅极供电电压进入到射频信号端口,还能实现良好的射频-直流隔离。
在本实施例中,电感L1和电容C2构成直流滤波电路,电感L1可以用λ/4波长微带线代替,电阻R2为栅极供电电压上限电阻。
如图2所示,在本发明的实施例中,混频单元130包括第一晶体管子单元131、第二晶体管子单元132和准平衡功分网络子单元133;
所述第一晶体管子单元131的输入端为所述混频单元130的第一输入端,所述第一晶体管子单元131的输入输出端与所述准平衡功分网络子单元133的第一输入输出端相连,所述第二晶体管子单元132的输入端为所述混频单元130的第二输入端,所述第二晶体管子单元132的输入输出端与所述准平衡功分网络子单元133的第二输入输出端相连,所述准平衡功分网络子单元133的第三输入输出端为所述混频单元130的输入输出端。
如图2所示,在本发明的实施例中,第一晶体管子单元131包括第五微带线M5和第一开关管;
所述第五微带线M5的输入端为所述第一晶体管子单元131的输入端,所述第五微带线M5的输出端与所述第一开关管的受控端相连,所述第一开关管的高电位端为所述第一晶体管子单元的输入输出端,所述第一开关管的低电位端接地;
所述第二晶体管子单元132包括第六微带线M6和第二开关管;
所述第六微带线M6的输入端为所述第二晶体管子单元的输入端,所述第六微带线M6的输出端与所述第二开关管的受控端相连,所述第二开关管的高电位端为所述第二晶体管子单元的输入输出端,所述第二开关管的低电位端接地。
在本实施例中,第五微带线M5和第六微带线M6都可以是微带线结构,不限于一个微带线,可以是多个微带线串联或并联组成的结构。
第五微带线M5和第六微带线M6完成场效应晶体管的栅极与功分网络之间的阻抗匹配。
如图2所示,在本发明的实施例中,第一开关管包括第一场效应晶体管FET1,所述第一场效应晶体管FET1的栅极为所述第一开关管的受控端,所述第一场效应晶体管FET1的漏极所述第一开关管的高电位端,所述第一场效应晶体管FET1的源极所述第一开关管的低电位端;
所述第二开关管包括第二场效应晶体管FET2,所述第二场效应晶体管FET2的栅极为所述第二开关管的受控端,所述第二场效应晶体管FET2的漏极所述第二开关管的高电位端,所述第二场效应晶体管FET2的源极所述第二开关管的低电位端。
在本实施例中,采用场效应管替代二极管作为非线性元件,可实现与放大器、振荡器和开关等有源电路单片集成,从而使得射频前端电路整体小型化成为可能。
如图2所示,在本发明的实施例中,准平衡功分网络子单元133包括第七微带线M7、第八微带线M8、第九微带线M9、第十微带线M10和第十一微带线M11;
所述第七微带线M7的第一端为所述准平衡功分网络子单元133的第一输入输出端,所述第七微带线M7的第二端与所述第八微带线M8的第一端相连,所述第八微带线M8的第二端分别与所述第九微带线M9的第二端和所述第十一微带线M11的第一端相连,所述第九微带线M9的第一端与所述第十微带线M10的第二端相连,所述第十微带线M10的第一端为所述准平衡功分网络子单元133的第二输入输出端,所述第十一微带线M11的第二端为所述准平衡功分网络子单元133的第三输入输出端。
在本实施例中,第七微带线M7、第八微带线M8、第九微带线M9、第十微带线M10都可以是微带线结构。第七微带线M7、第八微带线M8、第九微带线M9、第十微带线M10构成场效应晶体管的漏极的准平衡功分网络。
在本实施例中,第七微带线M7、第八微带线M8、第九微带线M9、第十微带线M10和第十一微带线M11这5个微带线的第一端和第二端都是输入输出端口。
在本实施例中,第十一微带线M11可以是微带线结构,第十一微带线M11实现中频信号单元140和射频信号单元150与漏极准平衡功分网络之间的阻抗匹配。
如图2所示,在本发明的实施例中,中频信号单元140包括第十二微带线M12、第十三微带线M13和电容C3;
所述第十二微带线M12的输入端为所述中频信号单元140的输入端,所述第十二微带线M12的输出端分别与所述电容C3的第一端和所述第十三微带线M13的输入端相连,所述电容C3的第二端接地,所述第十三微带线M13的输出端为所述中频信号单元140的输出端。
在本实施例中,第十二微带线M12和第十三微带线M13都可以是微带线结构。第十二微带线M12和电容C3构成LC低通滤波网络,实现中频信号的提取的同时抑制射频信号。第十三微带线M13实现中频信号单元140的输出端口的阻抗匹配。
在本实施例中,也可将电容C3更改为开路枝节线,已获得更宽的中频带宽,但相比而言也会导致较高的中频损耗
如图2所示,在本发明的实施例中,射频信号单元150包括第十四微带线M14、第十五微带线M15、第十六微带线M16和第十七微带线M17;
所述第十七微带线M17的输入端为所述射频信号单元150的输入端,所述第十七微带线M17的输出端与所述第十六微带线M16的输入端相连,所述第十六微带线M16的输出端与所述第十五微带线M15的输入端相连,所述第十五微带线M15的输出端与所述第十四微带线M14的输入端相连,所述第十四微带线M14的输出端为所述射频信号单元150的输出端。
在本实施例中,第十七微带线M17实现射频信号单元150的输入端口的阻抗匹配。
如图2所示,在本发明的实施例中,中频信号单元140和射频信号单元150共同组成了中频射频双攻网络,实现了射频和中频信号的分离,以及各自端口的阻抗匹配。
如图2所示,在本发明的实施例中,第十五微带线M15为边缘耦合微带结构,所述第十六微带线M16为边缘耦合微带结构。
在本实施例中,第十五微带线M15和第十六微带线M16都采用边缘耦合微带结构,实现射频端口带通滤波,一方面可通射频、抑中频,另一方面也实现了射频端口通交流、隔直流。
本发明在工作时,栅极电压Vg将场效应晶体管器件偏置在准夹断区,当大功率本振信号VLO叠加在栅极电压上时,场效应晶体管的漏源电导gds受本振信号调制,包含有本振频率及其各次谐波分量;当射频小信号VRF输入到场效应晶体管的漏极时,从漏极输出的交流电流可表示为ids=VRF×gds,射频频率与本振基频及各次谐波频率直接相乘,从而实现混频。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种三次谐波混频器电路,其特征在于,包括:本振信号单元、偏压信号单元、混频单元、中频信号单元和射频信号单元;
所述偏压信号单元的输入端用于接收偏压信号,所述偏压信号单元的输出端连接所述本振信号单元的第二输入端;所述本振信号单元的第一输入端用于接收本振信号,所述本振信号单元的输出端用于连接混频单元的输入端;所述射频信号单元的输入端用于接收射频信号;所述混频单元的输入输出端和所述射频信号单元的输出端共接后连接所述中频信号单元的输入端;所述中频信号单元的输出端输出中频信号;
所述本振信号单元将接收到的本振信号和所述偏压信号叠加后输入至所述混频单元;所述射频信号单元将所述射频信号传输至所述混频单元;所述混频单元对叠加后的本振信号和所述偏压信号以及接收到的所述射频信号进行处理后生成所述中频信号传输至所述中频信号单元。
2.如权利要求1所述的三次谐波混频器电路,其特征在于,所述本振信号单元包括第一微带线、电容C1、第二微带线、第三微带线、第四微带线和电阻R1;
所述第一微带线的输入端为所述本振信号单元的第一输入端,所述第一微带线的输出端与所述电容C1的第一端相连,所述电容C1的第二端与所述第二微带线的输入端共接形成所述本振信号单元的第二输入端,所述第二微带线的输出端分别与所述第三微带线的输入端和所述第四微带线的输入端相连,所述第三微带线的输出端与所述电阻R1的第一端共接形成所述本振信号单元的第一输出端,所述第四微带线的输出端与所述电阻R1的第二端共接形成所述本振信号单元的第二输出端。
3.如权利要求1所述的三次谐波混频器电路,其特征在于,所述偏压信号单元包括电阻R2、电容C2和电感;
所述电阻R2的第一端为所述偏压信号单元的输入端,所述电阻R2的第二端分别与所述电容C2的第一端和所述电感的第一端相连,所述电容C2的第二端接地,所述电感的第二端为所述偏压信号单元的输出端。
4.如权利要求1所述的三次谐波混频器电路,其特征在于,所述混频单元包括第一晶体管子单元、第二晶体管子单元和准平衡功分网络子单元;
所述第一晶体管子单元的输入端为所述混频单元的第一输入端,所述第一晶体管子单元的输入输出端与所述准平衡功分网络子单元的第一输入输出端相连,所述第二晶体管子单元的输入端为所述混频单元的第二输入端,所述第二晶体管子单元的输入输出端与所述准平衡功分网络子单元的第二输入输出端相连,所述准平衡功分网络子单元的第三输入输出端为所述混频单元的输入输出端。
5.如权利要求4所述的三次谐波混频器电路,其特征在于,所述第一晶体管子单元包括第五微带线和第一开关管;
所述第五微带线的输入端为所述第一晶体管子单元的输入端,所述第五微带线的输出端与所述第一开关管的受控端相连,所述第一开关管的高电位端为所述第一晶体管子单元的输入输出端,所述第一开关管的低电位端接地;
所述第二晶体管子单元包括第六微带线和第二开关管;
所述第六微带线的输入端为所述第二晶体管子单元的输入端,所述第六微带线的输出端与所述第二开关管的受控端相连,所述第二开关管的高电位端为所述第二晶体管子单元的输入输出端,所述第二开关管的低电位端接地。
6.如权利要求5所述的三次谐波混频器电路,其特征在于,所述第一开关管包括第一场效应晶体管,所述第一场效应晶体管的栅极为所述第一开关管的受控端,所述第一场效应晶体管的漏极所述第一开关管的高电位端,所述第一场效应晶体管的源极所述第一开关管的低电位端;
所述第二开关管包括第二场效应晶体管,所述第二场效应晶体管的栅极为所述第二开关管的受控端,所述第二场效应晶体管的漏极所述第二开关管的高电位端,所述第二场效应晶体管的源极所述第二开关管的低电位端。
7.如权利要求4所述的三次谐波混频器电路,其特征在于,所述准平衡功分网络子单元包括第七微带线、第八微带线、第九微带线、第十微带线和第十一微带线;
所述第七微带线的第一端为所述准平衡功分网络子单元的第一输入输出端,所述第七微带线的第二端与所述第八微带线的第一端相连,所述第八微带线的第二端分别与所述第九微带线的第二端和所述第十一微带线的第一端相连,所述第九微带线的第一端与所述第十微带线的第二端相连,所述第十微带线的第一端为所述准平衡功分网络子单元的第二输入输出端,所述第十一微带线的第二端为所述准平衡功分网络子单元的第三输入输出端。
8.如权利要求1所述的三次谐波混频器电路,其特征在于,所述中频信号单元包括第十二微带线、第十三微带线和电容C3;
所述第十二微带线的输入端为所述中频信号单元的输入端,所述第十二微带线的输出端分别与所述电容C3的第一端和所述第十三微带线的输入端相连,所述电容C3的第二端接地,所述第十三微带线的输出端为所述中频信号单元的输出端。
9.如权利要求1所述的三次谐波混频器电路,其特征在于,所述射频信号单元包括第十四微带线、第十五微带线、第十六微带线和第十七微带线;
所述第十七微带线的输入端为所述射频信号单元的输入端,所述第十七微带线的输出端与所述第十六微带线的输入端相连,所述第十六微带线的输出端与所述第十五微带线的输入端相连,所述第十五微带线的输出端与所述第十四微带线的输入端相连,所述第十四微带线的输出端为所述射频信号单元的输出端。
10.如权利要求9所述的三次谐波混频器电路,其特征在于,所述第十五微带线为边缘耦合微带结构,所述第十六微带线为边缘耦合微带结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910784324.1A CN110719072B (zh) | 2019-08-23 | 2019-08-23 | 一种三次谐波混频器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910784324.1A CN110719072B (zh) | 2019-08-23 | 2019-08-23 | 一种三次谐波混频器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110719072A CN110719072A (zh) | 2020-01-21 |
CN110719072B true CN110719072B (zh) | 2023-07-04 |
Family
ID=69210173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910784324.1A Active CN110719072B (zh) | 2019-08-23 | 2019-08-23 | 一种三次谐波混频器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110719072B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107896093A (zh) * | 2017-09-30 | 2018-04-10 | 天津大学 | 一种低噪声低功耗高增益混频器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704559B1 (en) * | 2000-09-18 | 2004-03-09 | Maxim Integrated Products, Inc. | Broadband RF mixer with improved intermodulation suppression |
US7403758B2 (en) * | 2005-10-04 | 2008-07-22 | Freescale Semicondutor, Inc. | Linearized and balanced mixer apparatus and signal mixing method |
CN107196607A (zh) * | 2017-04-28 | 2017-09-22 | 天津大学 | 一种下变频混频器 |
CN107196608B (zh) * | 2017-05-27 | 2020-08-07 | 中国电子科技集团公司第四十一研究所 | 一种新型太赫兹频段宽带单片集成次谐波混频器 |
-
2019
- 2019-08-23 CN CN201910784324.1A patent/CN110719072B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107896093A (zh) * | 2017-09-30 | 2018-04-10 | 天津大学 | 一种低噪声低功耗高增益混频器 |
Also Published As
Publication number | Publication date |
---|---|
CN110719072A (zh) | 2020-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2524751C (en) | Passive reflection mixer | |
US5060298A (en) | Monolithic double balanced mixer with high third order intercept point employing an active distributed balun | |
CA2300305C (en) | Totem pole mixer having grounded serially connected stacked fet pair | |
US5799248A (en) | Quasi-double balanced passive reflection FET mixer | |
US5732345A (en) | Quasi-double balanced dual-transformer dual FET mixer, which achieves better isolation by using a first and second diplexer, and a transmission line RF balun | |
CN216390996U (zh) | 一种2.4GHz射频开关电路及射频前端模组 | |
EP1952532B1 (en) | A subharmonically pumped mixer | |
KR100974574B1 (ko) | 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법 | |
JP3227641B2 (ja) | ミキサ回路および周波数変換方法 | |
EP3577756A1 (en) | A broadband frequency tripler | |
CN110719072B (zh) | 一种三次谐波混频器电路 | |
CN111987994B (zh) | 一种高性能小型化单片集成的谐波混频器 | |
CN203632620U (zh) | 一种带双反馈结构的宽带混频器 | |
CN203984356U (zh) | 基于雪崩二极管的毫米波及太赫兹十六次谐波混频器 | |
CN204794908U (zh) | 一种可单端信号和差分信号输入的宽带混频器 | |
KR100668365B1 (ko) | 주파수 혼합기 | |
CN116633301B (zh) | 一种巴伦以及一种混频器 | |
CN218217306U (zh) | L波段低功耗、高线性度、多通道收发变频组件 | |
CN218456413U (zh) | 一种iq双平衡fet阻性混频器 | |
WO1997023035A1 (en) | Triple-balanced passive transmission fet mixer | |
CN118300693A (zh) | 一种雷达收发机中的射频电路、收发机及雷达设备 | |
Campbell et al. | An integrated IQ mixer for software-defined radio applications | |
CN113114114A (zh) | 一种栅极fet混频器 | |
Suriani et al. | Design of microstrip balanced mixers for spurious outputs suppression in Ku band satellite repeaters | |
EP0802625B1 (en) | Unbalanced fet mixer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |