CN113113312A - 半导体装置的制作方法 - Google Patents

半导体装置的制作方法 Download PDF

Info

Publication number
CN113113312A
CN113113312A CN202110219402.0A CN202110219402A CN113113312A CN 113113312 A CN113113312 A CN 113113312A CN 202110219402 A CN202110219402 A CN 202110219402A CN 113113312 A CN113113312 A CN 113113312A
Authority
CN
China
Prior art keywords
epitaxial
layer
gate
fin
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110219402.0A
Other languages
English (en)
Inventor
朱峯庆
李威养
杨丰诚
陈燕铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/949,446 external-priority patent/US11769820B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113113312A publication Critical patent/CN113113312A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置的制作方法包括自基板延伸的鳍状结构与栅极结构位于鳍状结构上。外延结构形成于鳍状结构上以与栅极结构相邻。外延结构可包含中空区(或填入中空区的介电层)于外延的源极/漏极区中。进行选择性蚀刻工艺移除具有第二掺质种类的外延区的至少一部分，以形成中空区于第一外延部分与第三外延部分之间。

Description

半导体装置的制作方法
技术领域
本发明实施例一般关于半导体装置与其制作方法，更特别关于采用外 延成长工艺提供源极/漏极区所制作的装置(如鳍状场效晶体管)的形成方 法。
背景技术
电子产业经历对更小且更快电子装置的持续成长需求，而这些电子装 置可同时支援越来越复杂的大量功能。综上所述，半导体产业的持续趋势 为制造低成本、高效能、与低功率的集成电路。通过缩小半导体集成电路 尺寸(如最小结构尺寸)，可达到这些目标的大部分，进而改善产能并降低相 关成本。然而这些尺寸缩小议会增加半导体制造工艺的复杂度。因此为了 实现半导体集成电路与装置中的持续进展，半导体制造工艺与技术中需要类似进展。
近来致力于导入多栅极装置以增加栅极-通道耦合、降低关闭状态的电 流、并降低短通道效应，以改善栅极控制。导入的多栅极装置的一者为鳍 状场效晶体管。鳍状场效晶体管的名称来自于鳍状结构，其自形成其上的 基板延伸，且可用于形成场效晶体管的通道。鳍状场效晶体管可与现有的 互补式金属氧化物半导体工艺相容，且其三维结构在大幅缩小尺寸时仍可 维持栅极控制并缓解短通道效应。
在多种现有工艺中，可外延成长鳍状场效晶体管所用的源极/漏极区。 在一些现有的实施方式中，装置会承受不想要的高电容，包括每一源极/漏 极与栅极之间的电容。因此现有技术无法完全满足所有方面的需求。
发明内容
本发明一实施例提供半导体装置的制作方法。方法包括：形成自基板 延伸的鳍状结构。形成栅极结构于鳍状结构上。形成外延结构于鳍状结构 上以与栅极结构相邻。形成外延结构的步骤包括成长第一外延部分；形成 第二外延部分于第一外延部分上；以及成长第三外延部分于第二外延部分 上。形成第二外延部分的步骤包括导入第一掺质材料，且成长第三外延部 分的步骤包括导入第二掺质材料。进行选择性蚀刻工艺，移除第二外延部分的至少一部分，以形成中空区于第一外延部分与第三外延部分之间。
本发明一实施例提供半导体装置的制作方法，包括提供自基板延伸的 第一鳍状结构。形成栅极结构于第一鳍状结构上。提供晶种区于第一鳍状 结构的表面上。成长外延结构于晶种区上。成长外延结构的步骤包括导入 外延结构的第一部分所用的砷，以及导入外延结构的第二部分所用的磷。 移除外延结构的第一部分以形成中空区于外延结构中。
本发明另一实施例提供半导体装置，其包括基板，包括自基板延伸的 鳍状单元。栅极结构形成于鳍状单元上。源极/漏极结构与栅极结构相邻并 位于鳍状单元上。源极/漏极结构具有下侧半导体部分与上侧半导体部分。 介电区夹设于下侧半导体部分与上侧半导体部分之间。
附图说明
图1是本发明一或多个实施例中，制作鳍状场效晶体管装置或其部分 的方法的流程图。
图2是本发明一或多个实施例中，形成外延结构的方法的流程图，其 可搭配图1的方法。
图3、图4、图5A、图6A、图7A、图8A、图9A、图10A、图11、 及图12A是一实施例中，依据图1及2的方法的装置的等角图。
图5B、图6B、图7B、图8B、图9B、图10B、图10D、图12B、及图 12D是一实施例中，依据图1及图2的方法的装置对应上述等角图的剖视 图。
图10C及图12C是一实施例中，依据图1及图2的方法的装置对应上 述等角图的俯视图。
附图标记说明：
A-A'：剖面
H：高度
W：鳍状物宽度
100,200：方法
102,104,106,108,110,112,114,202,204,206,208,210：步骤
300,300'：半导体装置
302：基板
304：鳍状结构
304A：凹陷的上表面
306,508：硬遮罩层
306A,508A：氧化物层
306B,508B：氮化物层
308：沟槽
402：隔离结构
500,500'：栅极结构
502,1110：界面层
504,1108：栅极介电层
506：电极层
602：间隔物层
604：鳍状物间隔物
702：第一外延部分
802,802'：第二外延部分
902：第三外延部分
904,904'：外延的结构
1002：中空区
1102：接点蚀刻停止层
1104：层间介电层
1106：金属栅极
具体实施方式
下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意 的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为 了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。 特定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说， 形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其 他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号 以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相 同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上 侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关 系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示 方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的 方向。
亦应注意的是本发明的实施例的多栅极晶体管或鳍状多栅极晶体管， 在此处可视作鳍状场效晶体管装置。此装置可包含p型金属氧化物半导体 鳍状场效晶体管装置或n型金属氧化物半导体鳍状场效晶体管装置。鳍状 场效晶体管装置可为双栅极装置、三栅极装置、基体装置、绝缘层上硅装 置、及/或其他设置。本技术领域中技术人员应理解，其他半导体装置亦可 得利于本发明实施例。举例来说，此述所述的一些实施例亦可用于全绕式栅极装置、Ω栅极装置、或Π栅极装置。
本发明实施例一般关于半导体装置与其制作方法，更特别关于采用外 延成长工艺提供源极/漏极区所制作的装置(如鳍状场效晶体管)的形成方 法，如下详述。然而本技术领域中技术人员应理解，本发明实施例可用于 其他装置种类如上述，易可用于装置的其他结构。
本发明实施例比现有技术提供更多优点，但应理解其他实施例可提供 不同优点，此处不必说明所有优点，且所有实施例不必具有特定优点。举 例来说，多种实施例提供的方法与相关结构可用于改善鳍状场效晶体管的 电容。栅极结构与源极/漏极区之间的电容可降低。可设计外延的源极或漏 极区中的中空区或孔洞的可调位置与尺寸以降低电容。中空区或孔洞可填 有介电材料如气体或绝缘材料(比如层间介电层或接点蚀刻停止层)。举例来 说，电容由下式推导：
C＝Q/V＝εA/d
对介电常数ε而言，源极/漏极区中的半导体材料(如磷化硅)的介电常数 大于介电层的介电常数。举例来说，氮化硅(接点蚀刻停止层)>氧化物(层间 介电层)>空气。空气的介电常数近似1。此处所述的一些实施例中实施的方 法与装置，以源极/漏极中的中空区降低电容。
如图1所示的一些实施例，方法100可制作含外延层的装置。应理解 的是，方法100包括的步骤关于互补式金属氧化物半导体技术的工艺流程， 因此仅简述于此。在方法100之前、之中、及/或之后可进行额外步骤。图 3、图4、图5A、图6A、图7A、图8A、图9A、图10A、图11、及图12A 可提供一实施例中，图1的方法的多种阶段的半导体装置300(或300')的等 角图。图5B、图6B、图7B、图8B、图9B、图10B、图10D、图12B、及 图12D是沿着图5A的例示性剖面A-A'的剖视图，其对应上述的个别等角 图。上述剖视图为一实施例中，半导体装置300或300'对应图1的方法100 的多种阶段。图12A、图12B、图12C、及图12D所示的一实施例中，半导体装置300’的制作方法亦可依据图1的方法的多种阶段。半导体装置300’ 与半导体装置300实质上类似，且半导体装置300的说明同样可用于半导 体装置300’。
此外，半导体装置300可包含多种其他装置与结构，比如其他种类的 装置如额外晶体管、双极接面晶体管、电阻、电容器、电感、二极管、熔 丝、静态随机存取存储器、及/或其他逻辑电路，但简化附图以利理解本发 明实施例的发明概念。在一些实施例中，半导体装置300包括多个半导体 装置(如晶体管)，包括p型场效晶体管、n型场效晶体管、或类似物，且其 可内连线。此外，值得注意的是方法100的工艺步骤包含任何搭配附图的 说明，但其仅为例示性而非局限本发明实施例至权利要求未实际记载处。
在一实施例中，例示性附图所示的半导体装置300为n型场效晶体管。 n型场效晶体管可适用于静态随机存取存储器应用或其他集成电路。半导体 装置300可为双鳍状结构，使单一栅极结构与两个鳍状物交界，而成长于 两个鳍状物上的源极/漏极区合并。在其他实施例中，半导体装置300’可为 单鳍状结构，比如栅极越过鳍状物，而源极/漏极成长于单一鳍状物上而不 合并至另一鳍状物上的源极/漏极，如图12A、图12B、图12C、及图12D 所示。
方法100一开始的步骤102形成自基板延伸的鳍状单元，其之后用于 形成鳍状场效晶体管。如图3所示的一些实施例，步骤102形成自基板302 延伸的多个鳍状结构304。在一些实施例中，基板302可为半导体基板如硅 基板。基板302可包含多种层状物，包括导电或绝缘层形成于半导体基板 上。基板302可包含多种掺杂设置，端视本技术领域已知的设计需求而定。 基板302亦可包含其他半导体如锗、碳化硅、硅锗、或钻石。在其他实施 例中，基板302可包含半导体化合物及/或半导体合金。此外，基板302可 视情况包括一或多个外延层、可具有应变以增进效能、包含绝缘层上硅结 构、及/或具有其他合适的增进结构。
在一些实施例中，在形成鳍状结构304之前，可进行反击穿注入至基 板302中。一些例子在形成鳍状结构304之前，可形成硬遮罩层306于基 板302上。硬遮罩层可包含氧化物层306A(如含氧化硅的垫氧化物层)，与 氧化物层上的氮化物层306B(如含氮化硅的垫氮化物层)。在一些例子中， 氧化物层可包含热成长的氧化物、化学气相沉积的氧化物、及/或原子层沉 积的氧化物，且氮化物层可包含化学气相沉积或其他合适技术所沉积的氮 化物。举例来说，硬遮罩层的氧化物层306A的厚度可介于近似5nm至近 似40nm之间。在一些实施例中，硬遮罩层的氮化物层306B的厚度可介于 近似20nm至近似160nm之间。
鳍状结构304与基板302类似，可包含硅或另一半导体元素如锗、半 导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、 半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓 铟、及/或磷砷化镓铟)、或上述的组合。鳍状结构304的制作方法可采用合 适工艺，包括光刻与蚀刻工艺。光刻工艺可包含形成光刻胶层于基板302 上(比如形成于基板302上的硬遮罩层上)、曝光光刻胶至一图案、进行曝光 后烘烤工艺、以及显影光刻胶以形成含光刻胶的遮罩单元。在一些实施例 中，图案化光刻胶以形成遮罩单元的步骤，可采用电子束光刻工艺。接着 可采用遮罩单元保护基板302的区域与形成于区域上的层状物，而蚀刻工 艺可在未保护的区域中形成沟槽308穿过硬遮罩层至基板302中，进而保 留多个延伸的鳍状结构304，且每一鳍状结构304上具有硬遮罩层306。蚀 刻沟槽308的方法可采用干蚀刻(如反应性离子蚀刻)、湿蚀刻、及/或其他 合适工艺。亦可采用多种其他实施例的方法，以形成鳍状结构304于基板 302上。
接着进行方法100的步骤104，以形成隔离区于鳍状单元之间。以图4 为例，步骤104的一实施例形成多个隔离结构402。在一些实施例中，多个 隔离结构402可包括含有介电材料的多个浅沟槽隔离结构。举例来说，先 沉积介电材料于基板302上，并将介电材料填入沟槽308。在一些实施例中， 介电材料可包含氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介 电常数的介电层、上述的组合、及/或本技术领域已知的其他合适材料。在 多种例子中，介电材料的沉积方法可为化学气相沉积工艺、次压化学气相 沉积工艺、可流动的化学气相沉积工艺、原子层沉积工艺、物理气相沉积 工艺、或其他合适工艺。在一些实施例中，沉积介电材料之后可退火半导 体装置300，以改善介电材料的品质。在一些实施例中，可额外实施或改用 场氧化物、局部氧化硅结构、及/或其他合适的隔离结构于基板之上及/或之 中。然而其他实施例亦属可能。举例来说，一些实施例的介电材料(与后续 形成的隔离结构402)可包含多层结构，比如具有一或多个衬垫层。在沉积 介电材料之后，可由化学机械研磨工艺等方法薄化与平坦化沉积的介电材 料。在一些实施例中，此化学机械研磨工艺可用于移除多余的介电材料、 平坦化半导体装置300的上表面、并形成隔离区(其之后可凹陷以形成隔离 结构402如下述)。
在一些实施例中，采用化学机械研磨工艺以平坦化半导体装置300的 上表面，并形成隔离区(在使隔离区凹陷之前)，其可自每一鳍状结构304移 除硬遮罩层306或其部分。在一些实施例中，移除硬遮罩层306的部分的 步骤，可包含以同时或分开的工艺(如化学机械研磨)移除氧化物层306A与 氮化物层306B。移除硬遮罩层306(包括氧化物层306A与氮化物层306B) 的方法，可采用合适的蚀刻工艺如干蚀刻或湿蚀刻交错移除这些层状物。 不论采用的移除方法为化学机械研磨工艺及/或蚀刻工艺，均可自鳍状结构 304的顶部移除硬遮罩层306，以露出鳍状结构304(如半导体材料)的上表 面。
在化学机械研磨工艺移除多余的介电材料并平坦化半导体装置300的 上表面之后，可使鳍状结构304周围的隔离区凹陷，以横向露出鳍状结构 304的上侧部分并形成隔离结构402，如图4所示。在多种例子中，隔离结 构402设置以隔离鳍状主动区。在一些实施例中，凹陷工艺可包含干蚀刻 工艺、湿蚀刻工艺、及/或上述的组合。在多种实施例中，控制凹陷深度(比 如控制蚀刻时间)，可使鳍状单结构304的露出上侧部分达到所需高度H。 在一些实施例中，高度H可介于近似30nm至60nm之间。在一些例子中， 鳍状物宽度W可介于近似4nm至10nm之间。
接着进行方法100的步骤106，以形成栅极结构于鳍状单元上。在一实 施例中，栅极结构为虚置栅极。在一实施例中，形成栅极结构的方法包括 形成栅极介电层与栅极层，且这些层状物的一或多者为牺牲层。如图5A及 5B所示的一实施例，步骤106形成栅极结构。在一些实施例中，栅极结构 500为牺牲结构。换言之，栅极结构为虚置栅极，之后可置换为功能栅极(如 下述的栅极结构500’)。栅极结构500可包含界面层502(其可形成于鳍状结构304的露出上侧部分上)、形成于界面层502上的栅极介电层504、与形 成于栅极介电层504上的电极层506。在一些实施例中，可顺应性地形成一 或多个界面层502、栅极介电层504、与电极层506于鳍状结构304上，包 括形成于相邻的鳍状结构304之间的沟槽中。之后可图案化一或多个上述 层状物。
在一些实施例中，界面层502可包含介电材料如氧化硅、硅酸铪、或 氮氧化硅。界面层502的形成方法可为化学氧化、热氧化、原子层沉积、 化学气相沉积、及/或其他合适方法。在多种例子中，界面层502的厚度可 为约0.5nm至约3nm。在一些实施例中，界面层502未形成于隔离结构402 上。
在一实施例中，栅极介电层504包括氧化硅。其他组成亦属可能，包 括高介电常数的介电材料如氧化铪、氧化铪锆、氧化钛、氧化钽、硅酸铪、 氧化锆、硅酸锆、氧化镧、氧化铝、氧化锆、氧化钇、钛酸锶、钛酸钡、 氧化钡锆、氧化铪镧、硅酸镧、硅酸铝、氧化铪钽、氧化铪钛、钛酸钡锶、 氧化铝、氮化硅、氮氧化硅、上述的组合、或其他合适材料。栅极介电层504的形成方法可为化学氧化、热氧化、原子层沉积、化学气相沉积、物理 气相沉积、及/或其他合适方法。在多种例子中，栅极介电层504的厚度可 为约1nm至约5nm。
在一些实施例中，电极层506可包括多晶硅。在其他实施例中，可形 成金属栅极，其包含钛、银、铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽 硅、锰、锆、氮化钛、氮化钽、钌、钼、氮化钨、铜、钨、铼、铱、钴、 镍、其他合适金属材料、或上述的组合。如上所述，一些例子在后续的置 换栅极工艺中，可移除电极层506(并移除栅极介电层504，且可能移除界 面层502)，如此处所述。在其他实施例中，保留电极层506以提供n型或p 型功函数，其取决于形成的装置是n型鳍状场效晶体管或p型鳍状场效晶 体管。在多种实施例中，电极层506的形成方法可为原子层沉积、物理气 相沉积、化学气相沉积、电子束蒸镀、或其他合适工艺。
在一些例子中，可形成硬遮罩层508于电极层506上，其中硬遮罩层 508包括氧化物层508A与氮化物层508A上的氮化物层508B。在一些例子 中，沉积硬遮罩层508的方法可采用化学气相沉积、物理气相沉积、原子 层沉积、热氧化、其他合适的沉积技术、或上述的组合。在一些实施例中， 氧化物层508A包括垫氧化物层，其可包含氧化硅。在一些实施例中，氮化 物层508B可包含垫氮化物层，其可包含氮化硅或氮氧化硅。
步骤106包括沉积上述材料，接着图案化这些材料层。如图5A及图 5B所示的例子，可图案化硬遮罩层508与电极层506以形成栅极结构500， 且图案化方法可采用光刻与蚀刻工艺。在一些实施例中，光刻工艺可包含 涂布光刻胶(比如涂布于硬遮罩层508上)、软烘烤、对准掩模、曝光、曝光 后烘烤、显影光刻胶、冲洗、干燥(如旋干及/或硬烘烤)、其他合适的光刻 技术、及/或上述的组合。光刻工艺可提供图案化的光刻胶层，以作为后续 蚀刻工艺的遮罩单元。遮罩单元可用于保护半导体装置300的一些区域， 且蚀刻工艺(如干蚀刻、湿蚀刻、或上述的组合)蚀穿半导体装置300的未保 护区(包括硬遮罩层508与电极层506的未保护区)，以保留(虚置)栅极结构 500。在一些实施例中，亦可图案化界面层502及/或栅极介电层504。在其 他实施例中，不图案化界面层502及/或栅极介电层504。
方法100的步骤106可包括形成一或多个间隔物层，此处可视作栅极 结构500的部分。间隔物层亦可形成于鳍状结构304的侧壁上。如图6A及 图6B所示的一些实施例，步骤106可形成间隔物层602于基板302上，包 括形成于栅极结构500上。鳍状物间隔物604形成于鳍状结构304上。在 一些例子中，间隔物层602可视作偏置间隔物。在一些实施例中，间隔物 层602及/或鳍状物间隔物604可包含介电材料如氧化硅、氮化硅、碳化硅、 氮氧化硅、碳氧化硅、碳氮氧化硅、低介电常数的介电材料、或上述的组 合。间隔物层602及/或鳍状物间隔物604的形成方法可为化学氧化、热氧 化、原子层沉积、化学气相沉积、及/或其他合适方法。在多种例子中，间 隔物层602及/或鳍状物间隔物604的厚度可为约1nm至约8nm。在一些实施例中，顺应性沉积之后回蚀刻(或拉回)间隔物层的材料、高介电常数的 栅极介电层、及/或界面层，以露出与栅极结构500相邻的源极/漏极区中的 鳍状结构304。
接着进行方法100的步骤108，以形成源极/漏极结构。源极/漏极结构 形成于鳍状物的源极/漏极区中，其与覆盖鳍状物的通道区的栅极结构相邻。 源极/漏极结构的形成方法可为外延成长。适用于步骤108形成外延结构的 方法，可形成图2的方法200所示的源极/漏极所用的外延结构。图2是一 些实施例中例示性的方法200，其进行三阶段的外延成长工艺，以形成三阶 段的外延材料。然而一些实施例可省略一或多个阶段，或新增额外阶段至图2的方法200的外延成长工艺。
在一实施例中，方法200一开始的步骤202回蚀刻源极/漏极区中的鳍 状单元。在一些实施例中，可省略步骤202。举例来说，可提供后续外延成 长所用的晶种区于鳍状单元的上表面，而不需回蚀刻。如图7A及图7B所 示，选择性地回蚀刻鳍状结构304以提供凹陷的上表面304A。凹陷的上表 面304A提供晶种(比如外延材料可成核其上的表面)以用于后续的外延成 长，如下所述。值得注意的是，附图中凹陷的上表面304A与隔离结构402 的上表面实质上相邻。然而其他实施例中，凹陷的上表面304A可低于隔离 结构402的上表面。在其他实施例中，凹陷的上表面304A可高于隔离结构 402的上表面。在一实施例中，鳍状物间隔物604部分或完全地保留于与鳍 状结构304相邻的隔离结构上。
鳍状结构304的回蚀刻工艺，可为湿蚀刻工艺、干蚀刻工艺、或上述 的组合。值得注意的是，一些实施例中回蚀刻所移除的鳍状物304的源极/ 漏极区中的轮廓，以虚线表示于图7B中。鳍状结构304的回蚀刻工艺对其 状物材料具有选择性，并保留且实质上不蚀刻周围的介电层。
接着进行方法200的步骤204，形成装置的源极/漏极可用的多区外延 结构的第一部分。在一实施例中，步骤204开始多阶段工艺，其形成源极/ 漏极结构可用的外延结构。在一实施例中，以三阶段的工艺形成第一外延 层、第二外延层、与第三外延层，且可一起提供外延结构。在一实施例中， 步骤204形成第一外延层于鳍状结构的露出表面的晶种区上。在进行步骤 202的回蚀刻的例子中，晶种表面包括凹陷的上表面。在无回蚀刻或有限的 回蚀刻的例子中，晶种表面可包含鳍状结构304的源极/漏极区的上表面与 侧壁表面。换言之，第一外延层包覆鳍状结构304的源极/漏极区。
完成的源极/漏极结构上的多区外延结构所提供的第一区位于鳍状物的 晶种区上并与通道相邻，第二区具有中空区，且第三区位于第二区上。在 一实施例中，第一区不包含掺质或包含第一掺质种类，第二区包括第二掺 质种类与第一掺质种类于中空区之外，且第三区包括第一掺质种类。在其 他实施例中，第一掺质种类为磷，而第二掺质种类为砷。可采用多种方法 以形成多区的外延结构，其均包含于本发明实施例中。第一组实施例将第二掺质种类直接导入第二区以形成第二区。后续实施例自第一区中的初始 位置扩散第二掺质种类至第二区，以形成第二区。
在一实施例中，步骤202中的外延成长的第一阶段可导入第一掺质材 料，以形成含有第一掺质材料的第一外延部分。在一实施例中，第一掺质 材料为磷。在一实施例中，外延成长的第一阶段提供实质上无掺质的第一 外延部分，比如实质上未掺杂的硅(其可由下述的扩散所提供)。在一实施例 中，进行外延成长的第一阶段以形成第一外延部分702，如图7A及图7B 所示。在一实施例中，第一外延部分702为掺杂硅，比如掺杂磷的硅或磷 化硅。在一些实施例中，磷浓度低于下述的第三外延工艺的磷浓度。在一 实施例中，磷相对于硅前驱物的浓度如莫耳比例，可小于2％。在一实施例 中，第一外延部分702为实质上未掺杂的硅。在另一实施例中，第一外延 部分702可为碳化硅。
形成第一外延部分702的第一外延工艺，可为化学气相沉积技术(如气 相外延、超高真空化学气相沉积、低压化学气相沉积、及/或等离子体辅助 化学气相沉积)、分子束外延、其他合适的选择性外延成长工艺、或上述的 组合。在一实施例中，第一外延工艺(比如下述的步骤206及/或步骤208) 为气相外延。在一些实施方式中，在沉积时添加杂质至外延工艺的源材料， 以掺杂第一外延部分702。在一些实施方式中，在沉积工艺之后以离子注入工艺掺杂第一外延部分702。在图7A及图7B所示的实施例中，第一外延 部分702不会与相邻鳍状物的外延区合并，然而其他实施例亦属可能。第 一外延部分702的厚度可近似1nm至10nm。
接着进行方法200的步骤206，以形成外延结构的第二区。在一实施例 中，第二区的形成方法为外延成长的第二阶段。在一实施例中，外延成长 的第二阶段可导入第二掺质材料，以形成具有第二掺质材料的第二外延部 分。第二阶段的掺质材料与第一阶段的掺质材料不同。在一实施例中，第 二掺质材料为砷。在其他实施例中，第一掺质材料(步骤204)为磷。值得注 意的是，虽然此处以砷为例，本发明实施例亦可采用其他掺质，比如元素 表的V族元素如锑。
在一些实施例中，步骤204的第一掺质材料与步骤206的第二掺质材 料可提供相同导电性(比如予体/受体或n型/p型)，但为不同的原子材料(如 磷与砷)。如图8A及图8B所示的一实施例，进行外延成长的第二阶段，以 形成第二外延部分802。在一实施例中，第二外延部分802为掺杂硅如掺杂 砷的硅。第二阶段的外延区中的砷掺质浓度可介于1E20原子/cm3至2E20 原子/cm3之间。在一实施例中，第一外延部分702包括掺杂磷的硅，其磷 的掺杂浓度为约1E20原子/cm3至3E20原子/cm3，且第二外延部分802包 括掺杂砷的硅，其砷的掺杂浓度为约1E21原子/cm3至3E21原子/cm3。值 得注意的是，形成第二外延部分802的一些方法中，第二外延部分802还 包含第一掺质种类与第二掺质种类。在至少一例中，砷自第一区扩散至含 磷的第二外延部分。可决定第二外延部分802的砷浓度，以提供步骤210 中的合适蚀刻选择性。
第二外延部分802可自晶种成长，而晶种可包含第一外延部分702的 表面。在一些实施方式中，在沉积时可添加杂质如磷及/或砷至外延工艺的 源材料，以掺杂第二外延部分802。在一些实施方式中，可在沉积工艺之后 进行离子注入工艺，以掺杂第二外延部分802。在一些实施方式中(见下述)， 自第一外延部分702扩散，以提供砷掺质至第二外延部分802。在一实施例 中，第二外延工艺采用气相外延工艺。在一实施例中，原位进行第二外延 工艺与步骤204的第一外延工艺。
在图8A及图8B所示的一实施例中，第二外延部分802与相邻鳍状物 的第二外延部分802合并。第二外延部分802的厚度可介于近似40nm至 50nm之间。第二外延部分802的厚度取决于移除第二外延部分所形成的中 空区所需的尺寸，如下述的步骤210。
在一实施例中，可调整具有第二掺质种类的第二外延部分的尺寸、形 状、及/或位置，以决定移除第二外延部分802所形成的中空区的尺寸、形 状、与位置，如下所述。第二外延部分的尺寸、形状、及/或位置取决于掺 质轮廓。在一实施例中，采用离子注入(在外延成长之后)以选择性掺杂第二 外延层的一部分，以提供足以产生蚀刻选择性的第二掺质材料(如砷)浓度， 使其可移除如下所述。
接着进行方法200的步骤208，以形成第三外延区。在一些实施例中， 第三外延区的形成方法为外延成长的第三阶段。外延成长的第三阶段亦可 导入第一掺质材料，以形成具有第一掺质材料的第三外延部分。在一实施 例中，第一掺质材料为磷。如图9A及图9B所示的一实施例，进行外延成 长的第三阶段以形成第三外延部分902。在一实施例中，第三外延部分902 为掺杂硅，比如掺杂磷的硅。在一实施例中，第三外延部分902包括掺杂 磷的硅，且磷掺杂浓度为约3.8x1021原子/cm3至4.2x1021原子/cm3。在一实 施例中，第三外延部分902的掺质(如磷)浓度，大于第一外延部分702的掺 质浓度。
自晶种成长第三外延部分902，且晶种包含第二外延部分802的表面。 自第二外延部分802的所有露出表面成长第三外延部分902，使第三外延部 分902依循第二外延部分802的轮廓。一些实施方式在沉积时添加杂质至 外延工艺的源材料，以掺杂第三外延部分902。一些实施方式在沉积工艺之 后，以离子注入工艺掺杂第三外延部分902。
在一实施例中，第三外延工艺采用气相外延工艺。在一实施例中，原 位进行第三外延工艺与步骤204及206的第一外延工艺及第二外延工艺。
如图9A及图9B所示，方法200可用于形成外延结构904，其可包含 第一外延部分702、第二外延部分802、与第三外延部分902。亦可形成额 外外延层。第二外延部分802的掺质材料，可与第一外延部分702及第三 外延部分902的掺质材料不同。第二外延部分802的尺寸、形状、与位置， 可定义后续移除第二外延部分802所形成的中空区。
在上述说明中，方法200形成的外延结构其第一外延区与第三外延区 具有第一掺质种类，而第二外延区具有不同的第二掺质种类。在一些实施 例中，方法200包括上述内容，其包括第一外延阶段与第三外延阶段以直 接导入第一掺质种类，而第二外延阶段至少直接导入第二掺质种类(如砷)。 在其他实施例中，第一外延阶段包括沉积具有第二掺质种类的外延材料， 而后续的外延阶段包括沉积具有第一掺质种类的外延材料。如此一来，方法200的其他实施例扩散掺质以继续形成外延结构，其第一外延区与第三 外延区具有第一掺质种类(或无掺质)，而第二外延区具有不同的第二掺质种 类。之后可进行热工艺如外延成长工艺(如第二外延阶段与第三外延阶段) 的高温、退火(在完成外延成长工艺之后)、退火后续形成的栅极如下述、及 /或其他热工艺，以起始扩散。在一实施例中，第一外延阶段导入第二掺质 种类如砷，以此工艺形成第一外延部分时会自晶种区(如鳍状结构304的硅)扩散出第二掺质，可形成实质上缺乏第二掺质的外延材料区(如硅，比如第 一外延部分702)以与鳍状结构304相邻，并形成含第二掺质的第二外延材 料区(如第二外延部分802)于实质上无掺质的材料上。在这些实施例中，再 次形成第二外延部分802(具有第二掺质种类)于第一外延部分702上。然而 以单一工艺形成第一外延部分702与第二外延部分802具有优点。在此实 施例中，最终的第一外延部分702可为实质上硅(无掺质如向上扩散的砷)。方法200可继续形成第三外延区(如第三外延部分902)，其可包含第一掺质 种类(如磷)。因此一实施例中的外延结构904包括第一外延部分702(如硅)、 第二外延部分802(如掺杂砷与磷的硅)、与第三外延部分(如掺杂磷的硅)。 一些实施例在后续的热工艺时，磷可扩散至第一外延部分702。在一实施例 中，第一外延工艺(如步骤206及/或下述的步骤208)为气相外延。与前述实 施例类似，在第一外延工艺时，掺质扩散形成第二外延部分802的步骤会决定含有第二掺质材料的第二外延部分的尺寸、形状、及/或位置，并决定 移除第二外延部分802或其部分所提供的中空区的尺寸、形状、与位置， 如下所述。
接着进行方法200的步骤210，进行对第二外延部分具有选择性的清洁 或蚀刻工艺。清洁或蚀刻工艺对具有第二掺质材料的材料具有移除选择性， 并保留且实质上不蚀刻具有第一掺质材料的材料。在一实施例中，蚀刻工 艺对第二掺质的材料与对第一掺质的材料的蚀刻选择性，介于约1.5：1至 3：1之间。在一实施例中，掺杂砷的硅与掺杂磷的硅之间的蚀刻选择性近 似3：1。在一实施例中，掺杂砷的硅与硅之间的蚀刻选择性近似3：1。在 一些实施例中，对含第二掺质的材料的蚀刻速率，至少为对含第一掺质的 材料的蚀刻速率的两倍。例示性的蚀刻剂包括磷酸。在一实施例中，蚀刻 工艺为导入湿蚀刻剂的湿蚀刻。在一实施例中，进行蚀刻工艺的温度可为 升高的温度(大于25℃)以提供合适的蚀刻选择性。在一实施例中，蚀刻工 艺的温度可介于近似120℃至220℃之间。在一些实施例中，调整蚀刻温度、 蚀刻剂种类、与蚀刻时间，以确认中空区的尺寸。在一些实施例中，蚀刻 工艺之后保留第二外延部分的一些部分。蚀刻工艺可移除第二外延区(含砷) 的至少一部分，但保留第二外延区的其他部分。
如图10A、图10B、图10C、及图10D所示的例子，移除第二外延部 分802以形成中空区1002(或孔洞)。第二外延部分802或其部分的移除方 法可为合适的选择性蚀刻工艺，比如对第二外延部分802的材料(第二掺质 材料)具有蚀刻选择性的湿蚀刻，其实质上不蚀刻第一外延部分702及/或第 三外延部分902的材料(第一掺质材料或实质上无掺质材料)。在一些实施例 中，第二外延部分802的一部分(如保留的第二外延部分802')保留于与第一外延部分702、第三外延部分902、或上述两者相邻的基板上。在其他实施 例中，移除所有的第二外延部分802。在一实施例中，保留的第二外延部分 802'可包含硅、磷掺质、与砷掺质。
中空区1002的尺寸影响外延结构904的电阻。中空区1002的尺寸越 大，则半导体装置300的源极/漏极中的电阻越大。中空区的尺寸亦影响后 续形成其中的材料。由于降低半导体装置300的电容(如源极/漏极至栅极的 电容)的中空区1002的尺寸，与源极/漏极电阻之间存在权衡得失，因此必 须考量中空区1002的尺寸。中空区1002的位置需与半导体装置300的通 道区错位(相隔一段距离)，使载子可自源极/漏极迁移至通道，并与外延结 构904的上表面适当地错位，使后续形成的接点或接触接点的硅化物界面 可与外延结构904交界而无不想要的额外接点电阻。
一些实施例形成中空区1002之后，第二外延部分802包括砷的这些空 洞(扩散可使少于全部的外延区包含砷)，且上述蚀刻剂未移除的含砷区域 (如掺杂砷的硅及/或掺杂砷与磷的硅)可保留于外延结构904中。在一实施 例中，中空区1002占外延结构的第二外延部分802的1/3至1/4。
在一实施例中，中空区1002实质上在两个栅极结构之间的中心处，且 延伸的长度为栅极结构之间的距离的约1/3。见图12D。在一实施例中，中 空区1002的长度介于相邻的栅极结构之间的距离的约1/4至1/2之间。在 一实施例中，中空区1002的高度介于近似5nm至10nm之间。在一实施 例中，中空区1002的上表面比鳍状结构304的上表面齐平的平面低近似10 nm至20nm。在一实施例中，鳍状物间隔物604高于隔离结构402的距离 为5nm至7nm。在一实施例中，第一外延部分702延伸高于隔离结构402 的顶部的距离为4nm至8nm。在一实施例中，外延结构904的高度介于近 似52nm至56nm之间。中空区1002高于鳍状物间隔物604的距离可近似 5nm至25nm。
在一些实施例中，可适当掺杂外延结构904以用于n型的鳍状场效晶 体管装置如半导体装置300。在一些实施例中，第一外延部分702包括第一 浓度的第一掺质材料，第二外延部分802包括第二掺质材料，且第三外延 部分902包括第二掺质浓度的第一掺质材料，且第二浓度高于第一浓度。 与第三外延部分相较，第一外延部分的掺质浓度增加可提供合适功能至半 导体装置300，亦可降低外延结构904所形成的源极/漏极的电阻。
如图1的方法100所示，在步骤108形成源极/漏极区之后，可进行方 法100的步骤110以形成接点蚀刻停止层及/或层间介电层。如图11所示的 例子，步骤110的一实施例形成接点蚀刻停止层1102与层间介电层1104 于基板302上。层间介电层1104可位于接点蚀刻停止层1102上。在一些 例子中，接点蚀刻停止层1102包括氮化硅层、氧化硅层、氮氧化硅层、及 /或本技术领域已知的其他材料。接点蚀刻停止层1102的形成方法可为化学 气相沉积、原子层沉积、或其他合适工艺。在一些实施例中，层间介电层 1104包括材料如四乙氧基硅烷的氧化物、未掺杂的硅酸盐玻璃、或掺杂的 氧化硅(如硼磷硅酸盐玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、硼硅酸 盐玻璃、及/或其他合适的介电材料)。层间介电层1104的沉积方法可为化 学气相沉积、原子层沉积、或其他合适工艺。
在一些实施例中，层间介电层1104及/或接点蚀刻停止层1102可进入 并完全填满或部分填满外延结构904的中空区1002。在其他实施例中，中 空区1002的一些部分填有大气材料如空气。在一实施例中，沉积接点蚀刻 停止层时，接点蚀刻停止层可形成于中空轮廓周围，而气体位于中空轮廓 中。在一些实施例中，中空区1002的尺寸始终空轮廓周围不形成接点蚀刻 停止层，只有空气包含于中空区1002中。不论介电材料如接点蚀刻停止层完全地、部分地、或不填入中空区1002，中空区1002可提供外延结构904 中具有介电特性一区域。
在一些实施例中，形成层间介电层1104之后可进行退火工艺，以退火 层间介电层1104。在一些例子中，沉积接点蚀刻停止层1102与层间介电层 1104之后，可进行平坦化工艺以露出栅极结构500的上表面。平坦化工艺 可包含化学机械研磨工艺，其可移除栅极结构500上的接点蚀刻停止层1102 及/或层间介电层1104的部分，并平坦化半导体装置300的上表面。化学机 械研磨工艺亦可移除栅极结构500的硬遮罩层508(含氧化物层508A与氮化物层508B)以露出栅极如电极层506(可含多晶硅层)，如上所述。
一些实施例接着进行方法100的步骤112，可移除步骤106中形成的栅 极结构，用以置换功能金属栅极结构。在实施例中，移除虚置栅极结构并 置换为金属栅极。在一些实施例中，亦可移除置换栅极介电层及/或界面层。 如图11所示的一实施例，步骤112可自基板移除虚置栅极部分。可采用选 择性蚀刻工艺如选择性湿蚀刻、选择性干蚀刻、或上述的组合，以移除电 极层506。在一些实施例中，移除电极层506、界面层502、与栅极介电层504。移除所形成的开口中，可形成金属栅极1106以形成最终栅极结构500'， 如图11所示。
在多种例子中，金属栅极1106可包含金属、金属合金、或金属硅化物。 金属栅极1106可包含单层或多层结构，比如增进装置效能的具有选定功函 数的金属层、衬垫层、湿润层、粘着层、金属合金或金属硅化物的多种组 合。举例来说，金属栅极1106可包含钛、银、铝、氮化钛铝、碳化钽、碳 氮化钽、氮化钽硅、锰、锆、氮化钛、氮化钽、钌、钼、氮化钨、铜、钨、铼、铱、钴、镍、其他合适金属材料、或上述的组合。此外，金属栅极1106 可提供n型功函数，以作为晶体管如鳍状场效晶体管的栅极。在多种实施 例中，金属栅极1106的形成方法可为原子层沉积、物理气相沉积、化学气 相沉积、电子束蒸镀、或其他合适工艺。此外，可分开形成n型场效晶体 管与p型场效晶体管所用的金属栅极1106，其可采用不同金属层。在多种实施例中，可进行化学机械研磨工艺以自金属栅极1106移除多余金属，进 而提供金属栅极1106与半导体装置300的实质上平坦上表面。
栅极结构500'亦可包含栅极介电层1108及/或界面层1110。栅极介电层 1108可与上述的栅极介电层504实质上类似。在一些实施例中，栅极介电 层1108为高介电常数的介电材料，比如氧化铪、氧化铪锆、氧化钛、氧化 钽、硅酸铪、氧化锆、硅酸锆、氧化镧、氧化铝、氧化锆、氧化钇、钛酸 锶、钛酸钡、氧化钡锆、氧化铪镧、硅酸镧、硅酸铝、氧化铪钽、氧化铪钛、钛酸钡锶、氧化铝、氮化硅、氮氧化硅、上述的组合、或其他合适材 料。界面层1110可包含氧化物如氧化硅、氮氧化硅、或其他合适材料。
接着可进行方法100的步骤114，以形成接点单元至源极/漏极结构及/ 或栅极结构。在一些实施例中，形成开口于外延结构904上的层间介电层 1104中。开口的形成方法可为图案化硬遮罩或光刻胶遮罩单元以定义开口， 并经由开口蚀刻层间介电层1104。可实施图案化方法或改用其他合适方法， 比如无掩模光刻、电子束写入、离子束写入、或分子转印。形成开口的移 除工艺可包含等离子体蚀刻、反应性离子蚀刻、干蚀刻、湿蚀刻、另一合适的移除方法、或上述的组合。
可对半导体装置300进行后续工艺，以形成本技术领域已知的多种结 构与区域。举例来说，后续工艺可形成接点至源极/漏极及/或栅极、额外的 层间介电层、额外的接点、通孔、及/或线路、与多层内连线结构(比如金属 层与层间介电层)于基板302上，其设置以连接多种结构以形成含有一或多 个鳍状场效晶体管装置(包括鳍状场效晶体管装置如半导体装置300)的功能 电路。在一实施例中，形成导电接点结构以与外延结构904交界，特别是 第三外延部分902。在其他例子中，多层内连线可包含垂直内连线如通孔或 接点，与水平内连线如金属线路。多种内连线结构可采用多种导电材料， 包括铜、钨、及/或硅化物。在一例中，可采用镶嵌及/或双镶嵌工艺以形成 铜相关的多层内连线结构。此外，可在方法100之前、之中、与之后实施 额外工艺，且方法100的多种实施例可置换或省略一些上述工艺步骤。
图12A、图12B、图12C、及图12D显示例示性的半导体装置300'的 实施例。半导体装置300'可与上述的半导体装置300类似。具体的半导体 装置300'可具有越过单一鳍状结构304的栅极结构500'，但其他实施例亦属 可能。半导体装置300'的外延结构904'，可与前述的外延结构904实质上类 似，且可由前述的相同方法所形成。然而外延结构904'可谓于单一的鳍状 结构304上，而不与相邻的外延结构904'合并。如上所述，外延结构904' 的中空区之后可部分或完全填有层间介电层1104及/或接点蚀刻停止层 1102。
因此一些实施例提供的方法100及200与相关的例示性半导体装置300 及/或300'可将介电层的中空区导入源极/漏极区，以改善鳍状场效晶体管装 置的源极/漏极的结构设置及/或改善装置效能。在一些实施例中，装置效能 为减少装置所用的电容，比如减少源极区与栅极之间的电容与漏极区与栅 极之间的电容。上述中空区可形成于装置的源极与漏极中。
因此本发明一实施例提供半导体装置的制作方法。方法包括：形成自 基板延伸的鳍状结构。形成栅极结构于鳍状结构上。形成外延结构于鳍状 结构上以与栅极结构相邻。形成外延结构的步骤包括成长第一外延部分； 形成第二外延部分于第一外延部分上；以及成长第三外延部分于第二外延 部分上。形成第二外延部分的步骤包括导入第一掺质材料，且成长第三外 延部分的步骤包括导入第二掺质材料。进行选择性蚀刻工艺，移除第二外延部分的至少一部分，以形成中空区于第一外延部分与第三外延部分之间。
在其他实施例中，成长第一外延部分的步骤包括导入第一掺质材料。 进行选择性蚀刻工艺之前，第一掺质材料自第一外延部分向外扩散至第二 外延部分。在其他实施例中，成长第一外延部分的步骤包括导入第二掺质 材料。第一掺质材料与第二掺质材料为n型掺质。在一实施例中，第一掺 质材料为砷，而第二掺质材料为磷。在一实施例中，进行选择性蚀刻工艺 的步骤包括导入磷酸。
在一实施例中，方法还包括沉积介电层于外延结构上，其中介电层填 入中空区的至少一部分。在一实施例中，成长第一外延部分与形成第二外 延部分的步骤包括外延成长硅。
在此处所述的另一方法中，半导体装置的制作方法包括提供自基板延 伸的第一鳍状结构。形成栅极结构于第一鳍状结构上。提供晶种区于第一 鳍状结构的表面上。成长外延结构于晶种区上。成长外延结构的步骤包括 导入外延结构的第一部分所用的砷，以及导入外延结构的第二部分所用的 磷。移除外延结构的第一部分以形成中空区于外延结构中。在一实施例中， 沉积介电材料于中空区中。一实施例在沉积介电材料之后，形成接点至外 延结构的第二部分。在一实施例中，介电材料为接点蚀刻停止层。在一实 施例中，提供自基板延伸的第二鳍状结构。成长外延结构的步骤包括使外 延结构自第一鳍状结构延伸至第二鳍状结构。在一实施例中，移除外延结 构的第一部分的步骤包括导入湿蚀刻剂，以选择性移除含砷的第一部分。
在另一实施例中，提供半导体装置。半导体装置包括基板，包括自基 板延伸的鳍状单元。栅极结构形成于鳍状单元上。源极/漏极结构与栅极结 构相邻并位于鳍状单元上。源极/漏极结构具有下侧半导体部分与上侧半导 体部分。介电区夹设于下侧半导体部分与上侧半导体部分之间。在一实施 例中，接点结构与源极/漏极结构的上侧半导体部分交界。在一实施例中， 上侧半导体部分包括硅与磷。在一实施例中，下侧半导体部分包括硅。在其他实施例中，介电区包括空气。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术 领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构 以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应 理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的 构思与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种半导体装置的制作方法，包括：
提供自一基板延伸的一鳍状结构；
形成一栅极结构于该鳍状结构上；以及
形成一外延结构于该鳍状结构上以与该栅极结构相邻，其中形成该外延结构的步骤包括：
成长一第一外延部分；
形成一第二外延部分于该第一外延部分上，其中形成该第二外延部分的步骤包括导入一第一掺质材料；
成长一第三外延部分于该第二外延部分上，其中成长该第三外延部分的步骤包括导入一第二掺质材料；以及
进行一选择性蚀刻工艺，移除该第二外延部分的至少一部分，以形成一中空区于该第一外延部分与该第三外延部分之间。
CN202110219402.0A 2020-02-27 2021-02-26 半导体装置的制作方法 Pending CN113113312A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982556P 2020-02-27 2020-02-27
US62/982,556 2020-02-27
US16/949,446 US11769820B2 (en) 2020-02-27 2021-01-11 Methods of manufacturing a FinFET by forming a hollow area in the epitaxial source/drain region
US16/949,446 2021-01-11

Publications (1)

Publication Number Publication Date
CN113113312A true CN113113312A (zh) 2021-07-13

Family

ID=76709480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219402.0A Pending CN113113312A (zh) 2020-02-27 2021-02-26 半导体装置的制作方法

Country Status (3)

Country Link
US (1) US20220384654A1 (zh)
CN (1) CN113113312A (zh)
TW (1) TW202201643A (zh)

Also Published As

Publication number Publication date
US20220384654A1 (en) 2022-12-01
TW202201643A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
US11688631B2 (en) Semiconductor structure with air gap and method sealing the air gap
TWI713152B (zh) 半導體裝置及其製造方法
CN111092122A (zh) 半导体结构的形成方法
US11037826B2 (en) Semiconductor device having merged epitaxial features with arc-like bottom surface and method of making the same
CN110783202A (zh) 半导体结构的制作方法
CN111129148A (zh) 半导体装置的形成方法
TW202002004A (zh) 半導體結構的製造方法
CN112447595A (zh) 半导体装置的制造方法
US11489053B2 (en) Semiconductor device and method
US11482620B2 (en) Interfacial layer between Fin and source/drain region
CN111696922A (zh) 制造半导体装置的方法
CN111755506A (zh) 半导体装置与其形成方法
TWI682439B (zh) 半導體裝置與其製作方法
CN111863965A (zh) 鳍状场效晶体管装置
CN110911493A (zh) 集成电路装置及其形成方法
US20220367683A1 (en) Structure and Method for Multigate Devices with Suppressed Diffusion
CN113725162A (zh) 半导体结构的制作方法
TW202303686A (zh) 半導體裝置
CN113113312A (zh) 半导体装置的制作方法
TW202141636A (zh) 半導體裝置的形成方法
US11769820B2 (en) Methods of manufacturing a FinFET by forming a hollow area in the epitaxial source/drain region
TWI783302B (zh) 半導體裝置及其形成方法
US11158721B2 (en) Metal oxide interlayer structure for nFET and pFET
US20230011783A1 (en) Metal gate for gate-all-around devices and methods for forming the same
US20230137528A1 (en) Multigate Device Structure with Stepwise Isolation Features and Method Making the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination