CN113098497A - 基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器 - Google Patents

基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器 Download PDF

Info

Publication number
CN113098497A
CN113098497A CN202110304571.4A CN202110304571A CN113098497A CN 113098497 A CN113098497 A CN 113098497A CN 202110304571 A CN202110304571 A CN 202110304571A CN 113098497 A CN113098497 A CN 113098497A
Authority
CN
China
Prior art keywords
phase
dco
noise
kalman filter
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110304571.4A
Other languages
English (en)
Other versions
CN113098497B (zh
Inventor
吴可
施尘玥
叶炀涛
金晶
顾昌展
周健军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202110304571.4A priority Critical patent/CN113098497B/zh
Publication of CN113098497A publication Critical patent/CN113098497A/zh
Application granted granted Critical
Publication of CN113098497B publication Critical patent/CN113098497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器，包括：基于相位累加器的多段调节全数字锁相环以及设置于多段调节全数字锁相环内的用于降低噪声的自适应Kalman滤波器，其中：自适应Kalman滤波器的输入端分别接收上一周期的DCO控制字及当前周期测量到的DCO输出信号的相位信息，利用量化噪声的估计信息进行滤波，从而得到优化的DCO输出信号的相位信息。本发明针对全数字锁相环各噪声源进行了噪声优化，利用自适应Kalman滤波器对鉴相过程中的TDC的量化噪声及DCO的量化噪声进行优化，从而减小鉴相结果中的噪声成分，进而优化环路的噪声性能。

Description

基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器
技术领域
本发明涉及的是一种数字信号处理领域的技术，具体是一种应用自适应Kalman滤波器优化全数字锁相环中数字鉴相器的噪声的设计。
背景技术
在全数字锁相环架构下，锁相环输出的相位噪声一般来自时间数字转换器(TDC)的量化噪声，数控振荡器(DCO)的量化噪声及参考信号的相位噪声。其中TDC的量化噪声源自TDC的延迟单元的延迟时间不能无限小，即其时间分辨率有限所导致。针对此量化噪声，会选择时间分辨率较高的TDC，即使用延迟单元的延迟时间较小的TDC以优化噪声；DCO的量化噪声则源自决定振荡频率的控制电容的电容值在数字输入下不能连续变化，即频率分辨率有限所导致。针对此量化噪声，一般会使用最小电容较小的先进工艺制造DCO；为了实现亚分辨率载波综合，常常会利用积分-微分调制器(Delta-Sigma Modulator，DSM)以提高DCO的输出频率分辨率。在环路设计中，则会在锁定阶段换用窄通带的IIR低通滤波器以过滤环路中处于高频的各种噪声，从而提供较好的噪声性能。
发明内容
本发明针对现有技术存在的上述不足，提出一种基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器，针对全数字锁相环各噪声源进行了噪声优化，利用自适应Kalman滤波器对鉴相过程中的TDC的量化噪声及DCO的量化噪声进行优化，从而减小鉴相结果中的噪声成分，进而优化环路的噪声性能。
本发明是通过以下技术方案实现的：
本发明涉及一种基于自适应Kalman滤波器的应用于多段调节式的全数字锁相环的低噪声数字鉴相器，包括：基于相位累加器的多段调节全数字锁相环以及设置于多段调节全数字锁相环内的用于降低噪声的自适应Kalman滤波器，其中：自适应Kalman滤波器的输入端分别接收上一周期的DCO控制字(OTW)及当前周期测量到的DCO输出信号的相位信息，利用量化噪声的估计信息进行滤波，从而得到优化的DCO输出信号的相位信息。
所述的量化噪声的估计信息包括：E(q(n)v*(k))＝0，E(v(n))＝0，
Figure BDA0002987584530000011
Figure BDA0002987584530000012
E(q(n))＝0，其中：q(n)为DCO的量化噪声，v(n)为TDC的量化噪声，fCKV为通过环路中的周期估计环节获得的DCO输出信号的瞬时频率，TDC的量化噪声的方差通过理论得到较好的估计；DCO的量化噪声在Kalman滤波器内通过自适应调节获得。
所述的DCO的增益即为参考频率，即KDCO＝fR，DCO输出信号的相位与OTW之间满足：
Figure BDA0002987584530000021
所述的DCO输出信号的相位信息，即当前周期的相位观测值
Figure BDA0002987584530000022
其中：
Figure BDA0002987584530000023
为理想相位信息，v(n)为量化噪声。
技术效果
本发明整体解决了现有数字鉴相器的精度输出，受限于延迟单元的缺陷；与现有技术相比，本发明利用自适应滤波器技术成功降低了全数字锁相环内的鉴相器噪声，降低了对鉴相器精度的要求。在测试例中降低了鉴相器噪声约16dB。
附图说明
图1为本发明结构示意图；
图中：可变相位累加器1、固定相位累加器2、乘法器3、加法器4、5、重定时单元6、锁存器7、自适应卡尔曼滤波器8、时间数字转换器9、延迟单元10；
图2为Kalman滤波器示意图；
图3为实施例采用与未采用自适应Kalman滤波器的鉴相器输出信号的噪声比较；
图4为实施例采用与未采用自适应Kalman滤波器的鉴相器输出信号的噪声方差比较，采用自适应Kalman滤波器后输出噪声的方差降低了约16dB。
具体实施方式
如图1所示，为本实施例涉及的一种基于Kalman滤波器设计的数字鉴相器，包括：可变相位累加器1、固定相位累加器2、乘法器3、加法器4、5、重定时单元6、锁存器7、自适应卡尔曼滤波器8、时间数字转换器9和延迟单元10，其中：可变相位累加器和固定相位累加器分别接收参考信号与DCO输出信号并累加两者的相位信息，数字时间转换器接收参考信号与DCO输出信号并输出二者的绝对相位差，经与估计周期通过第一乘法器3相除后得到归一化相位差，再与DCO输出信号的归一化相位相加后得到当前周期的相位观测值
Figure BDA0002987584530000024
Kalman滤波器分别接收经延迟单元11的上一周期的OTW控制字以及当前周期测量到的DCO输出信号的相位信息，利用量化噪声的估计信息进行滤波，从而得到优化的DCO输出信号的相位信息。
如图2所示，所述的Kalman滤波器包括：六个运算单元F1、P1、P2、K1、I1、H1和三个延迟单元12、13、14，其中：第一运算单元F1根据第二延迟单元13输出的OTW生成相位的后验预测，即
Figure BDA0002987584530000025
其中：
Figure BDA0002987584530000026
为相位的后验预测，
Figure BDA0002987584530000027
为相位信息的前验预测，OTW为振荡器控制字；第二运算单元P1根据第一延迟单元12输出的DCO量化噪声的方差和第二延迟单元13输出的OTW生成真实值与前验预测值之间的误差的协方差，即
Figure BDA0002987584530000031
其中：
Figure BDA0002987584530000032
为真实值与前验预测值之间的误差的协方差，
Figure BDA0002987584530000033
为真实值与后验预测值之间的误差的协方差，E(q(n)q*(n))为DCO量化噪声的方差Q；第三运算单元K1根据真实值与前验预测值之间的误差的协方差和DCO噪声的方差生成Kalman滤波器的增益，即
Figure BDA0002987584530000034
其中：KK(n)为Kalman滤波器的增益，E(v(n)v*(n))为DCO噪声的方差。即R；第四运算单元H1根据相位的前验预测、Kalman滤波器的增益和相位信息的观测值生成相位的后验预测，即
Figure BDA0002987584530000035
其中：
Figure BDA0002987584530000036
为相位信息的观测值，即图中的
Figure BDA0002987584530000037
第五运算单元P2根据真实值与前验预测值之间的误差的协方差以及Kalman滤波器的增益生成真实值与后验预测值之间的误差的协方差，即
Figure BDA0002987584530000038
Figure BDA0002987584530000039
第六运算单元I1根据真实值与前验预测值之间的误差的协方差以及后验预测与前验预测的差生成DCO量化噪声的方差估计值，即
Figure BDA00029875845300000310
Figure BDA00029875845300000311
Figure BDA00029875845300000312
ν(n)为观测值与前验预测的差，此序列被称为innovation sequence；
Figure BDA00029875845300000313
Δφ(i)为后验预测与前验预测的差；
如图3和图4所示，为数字鉴相器的相位信息输出比较，图3为采用与未采用自适应Kalman滤波器的鉴相器输出信号的噪声比较。图4采用与未采用自适应Kalman滤波器的鉴相器输出信号的噪声方差比较。
经过具体实际实验，通过上述锁相环环路结构及鉴相器结构，以时间数字转换器精度为10ns参数运行，采用了自适应Kalman滤波器的鉴相器输出的量化噪声方差较未使用自适应Kalman滤波器的鉴相器输出的量化噪声方差减小了约16dB.。
与现有技术相比，本发明减小了全数字锁相环中鉴相器输出噪声的能量，从而提升了环路整体噪声性能。
上述具体实施可由本领域技术人员在不背离本发明原理和宗旨的前提下以不同的方式对其进行局部调整，本发明的保护范围以权利要求书为准且不由上述具体实施所限，在其范围内的各个实现方案均受本发明之约束。

Claims (6)

1.一种基于自适应Kalman滤波器的应用于多段调节式的全数字锁相环的低噪声数字鉴相器，其特征在于，包括：基于相位累加器的多段调节全数字锁相环以及设置于多段调节全数字锁相环内的用于降低噪声的自适应Kalman滤波器，其中：自适应Kalman滤波器的输入端分别接收上一周期的DCO控制字及当前周期测量到的DCO输出信号的相位信息，利用量化噪声的估计信息进行滤波，从而得到优化的DCO输出信号的相位信息。
2.根据权利要求1所述的低噪声数字鉴相器，其特征是，所述的量化噪声的估计信息包括:E(q(n)v*(k))＝O，E(v(n))＝0，
Figure FDA0002987584520000011
E(q(n))＝0，其中：q(n)为DCO的量化噪声，v(n)为TDC的量化噪声，fCKV为通过环路中的周期估计环节获得的DCO输出信号的瞬时频率，TDC的量化噪声的方差通过理论得到较好的估计；DCO的量化噪声在Kalman滤波器内通过自适应调节获得。
3.根据权利要求1所述的低噪声数字鉴相器，其特征是，所述的DCO的增益即为参考频率，即KDCO＝fR，DCO输出信号的相位与OTW之间满足：
Figure FDA0002987584520000012
4.根据权利要求1所述的低噪声数字鉴相器，其特征是，所述的DCO输出信号的相位信息，即当前周期的相位观测值
Figure FDA0002987584520000013
其中：
Figure FDA0002987584520000014
为理想相位信息，v(n)为量化噪声。
5.根据权利要求1～4中任一所述的低噪声数字鉴相器，其特征是，具体包括：可变相位累加器、固定相位累加器、乘法器、加法器、、重定时单元、锁存器、自适应卡尔曼滤波器、时间数字转换器和延迟单元，其中：可变相位累加器和固定相位累加器分别接收参考信号与DCO输出信号并累加两者的相位信息，数字时间转换器接收参考信号与DCO输出信号并输出二者的绝对相位差，经与估计周期通过第一乘法器相除后得到归一化相位差，再与DCO输出信号的归一化相位相加后得到当前周期的相位观测值
Figure FDA0002987584520000015
Kalman滤波器分别接收经延迟单元的上一周期的OTW控制字以及当前周期测量到的DCO输出信号的相位信息，利用量化噪声的估计信息进行滤波，从而得到优化的DCO输出信号的相位信息。
6.根据权利要求5所述的低噪声数字鉴相器，其特征是，所述的Kalman滤波器包括：六个运算单元和三个延迟单元，其中：第一运算单元根据第二延迟单元输出的OTW生成相位的后验预测，即
Figure FDA0002987584520000021
其中：
Figure FDA0002987584520000022
为相位的后验预测，
Figure FDA0002987584520000023
为相位信息的前验预测，OTW为振荡器控制字；第二运算单元根据第一延迟单元输出的DCO量化噪声的方差和第二延迟单元输出的OTW生成真实值与前验预测值之间的误差的协方差，即
Figure FDA0002987584520000024
Figure FDA0002987584520000025
其中：
Figure FDA0002987584520000026
为真实值与前验预测值之间的误差的协方差，
Figure FDA0002987584520000027
为真实值与后验预测值之间的误差的协方差，E(q(n)q*(n))为DCO量化噪声的方差Q；第三运算单元根据真实值与前验预测值之间的误差的协方差和DCO噪声的方差生成Kalman滤波器的增益，即
Figure FDA0002987584520000028
其中：KK(n)为Kalman滤波器的增益，E(v(n)v*(n))为DCO噪声的方差，即R；第四运算单元根据相位的前验预测、Kalman滤波器的增益和相位信息的观测值生成相位的后验预测，即
Figure FDA0002987584520000029
Figure FDA00029875845200000210
其中：
Figure FDA00029875845200000211
为相位信息的观测值，即图中的
Figure FDA00029875845200000212
第五运算单元根据真实值与前验预测值之间的误差的协方差以及Kalman滤波器的增益生成真实值与后验预测值之间的误差的协方差，即
Figure FDA00029875845200000213
第六运算单元根据真实值与前验预测值之间的误差的协方差以及后验预测与前验预测的差生成DCO量化噪声的方差估计值，即
Figure FDA00029875845200000214
CN202110304571.4A 2021-03-23 2021-03-23 基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器 Active CN113098497B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110304571.4A CN113098497B (zh) 2021-03-23 2021-03-23 基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110304571.4A CN113098497B (zh) 2021-03-23 2021-03-23 基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器

Publications (2)

Publication Number Publication Date
CN113098497A true CN113098497A (zh) 2021-07-09
CN113098497B CN113098497B (zh) 2022-05-10

Family

ID=76668864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110304571.4A Active CN113098497B (zh) 2021-03-23 2021-03-23 基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器

Country Status (1)

Country Link
CN (1) CN113098497B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040146132A1 (en) * 2003-01-17 2004-07-29 Staszewski Robert B. Radio frequency built-in self test for quality monitoring of local oscillator and transmitter
CN1985441A (zh) * 2004-06-28 2007-06-20 硅谷实验室公司 相位误差抵消
US20080068236A1 (en) * 2006-09-15 2008-03-20 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US20120100821A1 (en) * 2009-07-02 2012-04-26 Toru Dan Pll circuit, and radio communication device equipped therewith
CN104215981A (zh) * 2014-08-28 2014-12-17 四川九洲电器集团有限责任公司 一种接收机高动态环境下自适应跟踪方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040146132A1 (en) * 2003-01-17 2004-07-29 Staszewski Robert B. Radio frequency built-in self test for quality monitoring of local oscillator and transmitter
CN1985441A (zh) * 2004-06-28 2007-06-20 硅谷实验室公司 相位误差抵消
US20080068236A1 (en) * 2006-09-15 2008-03-20 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US20120100821A1 (en) * 2009-07-02 2012-04-26 Toru Dan Pll circuit, and radio communication device equipped therewith
CN104215981A (zh) * 2014-08-28 2014-12-17 四川九洲电器集团有限责任公司 一种接收机高动态环境下自适应跟踪方法

Also Published As

Publication number Publication date
CN113098497B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
EP3701631B1 (en) Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit
US7382200B2 (en) Type-II all-digital phase-locked loop (PLL)
US8102197B1 (en) Digital phase locked loop
US7498890B2 (en) Continuous reversible gear shifting mechanism
JP5044434B2 (ja) 位相同期回路及びこれを用いた受信機
US7801262B2 (en) All digital phase locked loop architecture for low power cellular applications
CN108075772B (zh) 具有去耦积分和比例路径的锁相环
US8878577B2 (en) System and method for frequency multiplier jitter correction
WO2017150241A1 (ja) 位相同期回路及びその制御方法
US7786811B2 (en) Phase locked loop with adaptive filter for DCO synchronization
WO2021076255A1 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US8306176B2 (en) Fine-grained gear-shifting of a digital phase-locked loop (PLL)
JP4420094B2 (ja) Ｐｌｌ回路
US7940127B2 (en) All digital phase lock loop and method for controlling phase lock loop
US8885788B1 (en) Reducing settling time in phase-locked loops
CN113098497B (zh) 基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器
US9831880B1 (en) Systems and methods for automatic bandwidth and damping factor optimization of circuits
US20230119518A1 (en) Phase-locked loop circuit and operation method thereof
CN114900182A (zh) 一种针对全数字锁相环带宽的自适应后台校准方法
KR101722860B1 (ko) 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 디지털 위상 동기 루프
WO2011114396A1 (ja) Ｐｌｌ周波数シンセサイザ
CA2346136A1 (en) Enhanced phase-locked loop (pll) system
Ahmad et al. Design and implementation of a low-area reconfigurable and synthesizable digital loop filter for ADPLL
Chaivipas et al. Analysis and design of direct reference feed-forward compensation for fast-settling all-digital phase-locked loop
KR20220055979A (ko) 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant