CN113093851A - 一种基于模糊pi控制与时间数字转换的低压差稳压电路 - Google Patents
一种基于模糊pi控制与时间数字转换的低压差稳压电路 Download PDFInfo
- Publication number
- CN113093851A CN113093851A CN202110365560.7A CN202110365560A CN113093851A CN 113093851 A CN113093851 A CN 113093851A CN 202110365560 A CN202110365560 A CN 202110365560A CN 113093851 A CN113093851 A CN 113093851A
- Authority
- CN
- China
- Prior art keywords
- digital
- fuzzy
- voltage
- dff
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 25
- 239000000872 buffer Substances 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 3
- 230000005764 inhibitory process Effects 0.000 claims 1
- 230000033228 biological regulation Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract description 4
- 239000003381 stabilizer Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Abstract
本发明公开了一种基于模糊PI控制与时间数字转换的低压差稳压电路，该电路包括：电压时间转换单元、时间数字转换单元、模糊PI控制单元、晶体管阵列和负载；本发明对数字信号控制部分进行改进，最大限度地提升了调节速度，增加了抗干扰能力。本发明采用模糊PI控制单元代替传统数字低压差稳压器的移位寄存器单元，能够有效减少系统中模拟电路所占比例，缩小电路所占面积，加快系统响应速度，增强电路抗干扰能力，提升稳压器性能。
Description
技术领域
本发明涉及一种基于模糊PI控制与时间数字转换的低压差稳压电路，属于直流稳压电源技术领域。
背景技术
随着电子系统集成度的增加，电源管理的重要性日益提升，如何获得准确且恒定的电压正逐渐成为电路设计者最关心的问题之一。低压差稳压器作为一种常用的电源管理模块，能够有效降低电压的波动，在输入电压或负载发生变化时，确保输出电压维持在恒定水平。与传统线性稳压器相比，低压差稳压器可以获得与输入电压相近的输出电压，且自身功耗较低，有利于提高电源效率。同时，低压差稳压器在噪声和电路复杂性方面均具有优势，因而取得了广泛应用。
传统低压差稳压器多利用模拟电路实现，即模拟低压差稳压器。它具有效率高、电源抑制比高、电压纹波小和响应速度快等诸多优势。然而，在低电压环境工作时，模拟低压差稳压器会出现带宽和增益降低的现象。随着集成电路技术的发展，电源电压持续减小，模拟低压差稳压器的性能将不断减弱。另一方面，将模拟电路集成在数字单元中具有一定难度，这限制了模拟低压差稳压器在数字负载中的应用。基于上述原因，数字低压差稳压器应运而生。作为一种新的稳压器解决方案，数字低压差稳压器的控制部分由数字电路来实现，便于集成在数字单元中。
目前数字低压差稳压器工作的基本原理是：利用比较器对输出电压与参考电压进行比较，移位寄存器根据比较结果单比特调整输出。移位寄存器的每一位输出均与一个PMOS晶体管的栅极相连，可通过改变输出“0”、“1”的位数来控制开启的晶体管数量，进而控制输出电流和输出电压。当输出电压大于参考电压时，比较器输出低电平，移位寄存器进行移位以减少输出“0”的位数，处于开启状态的晶体管数量随之减小，进而输出电流和输出电压降低，输出电压重新回到正常水平；当输出电压小于参考电压时，比较器输出高电平，移位寄存器向另一方向进行移位以增加输出“0”的位数，处于开启状态的晶体管数量随之增大，进而输出电流和输出电压升高，输出电压重新回到正常水平。由于移位寄存器调整速率为1bit/cycle，导致该稳压器结构调节速度缓慢，无法满足调节速度不断提升的要求。本发明利用电压时间转换单元及时间数字转换单元，将输出电压由模拟量转换为数字量进行处理，大幅度提升瞬态响应速度。
尽管数字低压差稳压器的控制部分采用数字形式，但比较器等部分仍需要使用模拟电路来实现，这意味着整个电路中的模拟部分依然占有很大比重，难以有效减小电路尺寸。而移位寄存器只能进行单比特调节，限制了电路的速度，使得系统对环境突变难以做出迅速响应。本发明在对信号的处理中引入时间维度，通过时间数字转换进行将信号转换至数字域进行处理，实现了多比特调节，同时使用模糊PI控制的方式，进一步提高了系统的调节速度。此外，本发明显著减小电路中的模拟部分所占比例，有利于系统集成。本发明能够克服现有技术的不足，进一步改善低压差稳压器的性能。
发明内容
本发明对传统数字低压差稳压器中的移位寄存器进行改进，利用模糊PI控制单元，针对调节过程中反馈的输出值，通过一定的模糊规则动态调整PI算法中的比例与积分系数。实现调节速度的提升及抗噪声能力的增强。
上述的目的通过以下的技术方案实现：
一种基于模糊PI控制与时间数字转换的低压差稳压电路，该电路包括：电压时间转换单元、时间数字转换单元、模糊PI控制单元、晶体管阵列和负载；
所述的模糊PI控制单元包括温度码-二进制码转化器U1，数字减法器U2，参数自整定单元U3，数字PI控制单元U4和二进-制温度码转换器U5，所述的温度码-二进制码转化器U1的输入端与D触发器DFF1、DFF2及DFFn的输出端相连，输出端与数字减法器U2的减数输入端相连；所述的减法器U2的被减数输入端接入数字参考电压Vref，输出端与参数自整定单元U3的输入端相连；所述的参数自整定单元U3的输出端与数字PI控制单元U4的输入端相连；所述的PID控制单元U4的输出端与二进制-温度码转换器U5的输入端相连；所述的二进制温度码转换器U5以并行的方式与晶体管阵列相连；所述的晶体管阵列由n个PMOS晶体管组成，每一个晶体管的栅极分别与二进制-温度码转换器U5输出端的不同位相连，所述的n个晶体管的源极与输入电压Vin相连，漏极与输出电压Vout以及负载相连。
本发明采用时间数字转换单元和控制单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减少系统中模拟电路所占比例，缩小电路所占面积，加快系统响应速度，提升稳压器性能。
附图说明
图1是本发明的电路原理结构图。
具体实施方式
以下结合附图1对本发明进行详细说明。
所述的电压时间转换单元，利用单刀双掷开关S1、S2、S3之间与外部时钟信号关联性。在时钟低电平阶段，所述电容C两端与输出电压反馈支路VOUT和电压VIL连接；在时钟高电平阶段，所述电容两端与所述恒定电流源I和地相连。在一定的工作时钟下，两种状态不断切换。所述的电压VIL为后续D触发器的触发电压数值。
所述的时间数字转换单元，利用所述标准单元buffer延迟时间相同的特点，对所述D触发器输入信号进行延时。Buffer数量与D触发器数量保持一致，根据调节精度的不同进行适当的选取调整。
所述的数字减法器U2采用数字电路实现，能够实现对输出电压VOUT误差的计算，其输入为与所述温度码-二进制转换控制器U1输出的n位温度码对应的二进制数字量。所述的参数自整定单元U3能够根据输入的数字误差量对系统进行调节，动态设置不同的参数对PI控制单元U4的调节速度进行控制。所述的二进制-温度码转换器U5并行输出n位数字量，每一位输出分别与一个晶体管的栅极相连，所述的n个晶体管M1、M2、…、Mn完全相同，为P型MOS晶体管，当所述晶体管的栅极输入高电平时，处于关断状态，漏电流为0，当所述晶体管的栅极输出低电平时，处于开启状态，漏电流为Id。每个晶体管开启时的漏电流Id可根据负载大小和输出电压Vout进行确定。
所述的模糊PI控制单元通过数字减法器U2产生输出电压与参考电压之间的误差ERROR，经过模糊化处理，生成与误差值ERROR对应的模糊变量，然后基于Mamdani算法及模糊推理规则求解出比例系数和积分系数的动态增减量。最后经过解模糊方法得到相对应的PI调节参数Kp，Ki。将调节值传入PI控制器U4，即可对被控对象进行实时控制。通过控制晶体管阵列中开启晶体管数量，实现稳压的目的。
本发明的基本工作原理是：在时钟的低电平期间，电容C在VOUT与VIL连接下进行充电，此时电容C中的充电电荷量为C·(VIL-VOUT)；在时钟的高电平期间，开关状态切换，由于电容C中的电荷量不会发生突变，电容顶板电压变为(VIL-VOUT)。在此电压的基础上，恒定电流源对电容进行二次充电，直到电容顶板板电压达到VIL，触发后续D触发器，完成时间到数字的转换。所产生的VOUT数字量传入数字减法器中，利用数字减法器产生VOUT与Vref的差值，模糊PI控制器根据这一差值调整PI系数，对PMOS管阵列进行快速调节，通过减少与增加PMOS管的开启数量，控制输出电流的降低与升高，以控制输出电压的大小，实现稳压的目的。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。
Claims (3)
1.一种基于模糊PI控制与时间数字转换的低压差稳压电路，其特征在于：该电路包括电压时间转换单元、时间数字转换单元、模糊PI控制单元、晶体管阵列和负载；
所述的电压时间转换单元包含电容C，所述的电容C一端与单刀双掷开关S2的不动端相连，另一端与单刀双掷开关S1的不动端相连；所述的单刀双掷开关S2的两个动端分别与输出电压Vout和地相连，所述的单刀双掷开关S1的一个动端接入直流电压VL，另一个动端与直流电流源I相连，所述的直流电流源I另一端与电源VDD相连；所述的单刀双掷开关S1的不动端与单刀双掷开关S3的一个动端相连，所述的单刀双掷开关S3的另外一个动端与地相连，所述的单刀双掷开关S3的不动端与buffer相连，以将斜坡电压整形为方波，增强其驱动能力，buffer输出端与时间数字转换单元的D触发器DFF1、DFF2、DFF3及DFFn的时钟端相连；
所述的时间数字转换单元中，所述D触发器DFF1的输入端与缓冲器Buff1的输出端相连，所述的缓冲器Buff1的输入端与时钟信号相连；所述的缓冲器Buff1的输出端与缓冲器Buff2的输入端相连；所述的缓冲器Buff2的输出端与缓冲器Buff3的输入端相连，将n个缓冲器以此方式进行级联；所述的缓冲器Buff1、Buff2、Buff3及Buffn的输出端分别与D触发器DFF1、DFF2、DFF3及DFFn的输入端相连，所述的n个D触发器的输出端并行接入模糊PI控制单元；
所述的模糊PI控制单元包括温度码-二进制码转换器U1，数字减法器U2，参数自整定单元U3，数字PI控制单元U4和二进制-温度码转换器U5；所述的温度码-二进制码转换器U1的输入端与D触发器DFF1、DFF2及DFFn的输出端相连，输出端与数字减法器U2的减数输入端相连；所述的数字减法器U2的被减数输入端接入数字参考电压Vref，输出端与参数自整定单元U3的输入端相连；所述的参数自整定单元U3的输出端与数字PI控制单元U4的输入端相连；所述的数字PI控制单元U4的输出端与二进制温度码转换器U5的输入端相连；所述的二进制-温度码转换器U5以并行的方式与晶体管阵列相连；所述的晶体管阵列由n个PMOS晶体管组成，每一个晶体管的栅极分别与二进制-温度码转换器U5输出端的不同位相连；所述的n个晶体管的源极与输入电压Vin相连，漏极与输出电压Vout以及负载相连。
2.根据权利要求1所述的一种基于模糊PI控制与时间数字转换的低压差稳压电路，其特征在于：通过模糊PI控制参数的自适应调整，可以对高复杂系统的速度进行高精度控制，并对外部噪声有良好的抑制能力。
3.根据权利要求1所述的一种基于模糊PI控制与时间数字转换的低压差稳压电路，其特征在于：所述的数字减法器U2采用数字电路实现，能够实现对输出电压Vout误差的计算；所述的参数自整定单元U3通过数字电路实现，根据输入的数字误差量为下一级的模糊PI控制单元提供针对性的控制参数，参数自整定单元U3提供的不同参数能够控制PI控制单元的调节速度；所述的模糊PI控制单元U4根据参数自整定单元U3输出的参数，改变其比例与积分系数，所述的二进制温度码转换器U5并行输出n位数字量，每一位输出分别与一个晶体管的栅极相连，所述的n个晶体管M1、M2、…、Mn完全相同，为P型MOS晶体管，当所述晶体管的栅极输入高电平时，处于关断状态，漏电流为0，当所述晶体管的栅极输入低电平时，处于开启状态，漏电流为Id；每个晶体管开启时的漏电流Id可根据负载大小和输出电压Vout进行确定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110365560.7A CN113093851A (zh) | 2021-04-06 | 2021-04-06 | 一种基于模糊pi控制与时间数字转换的低压差稳压电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110365560.7A CN113093851A (zh) | 2021-04-06 | 2021-04-06 | 一种基于模糊pi控制与时间数字转换的低压差稳压电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113093851A true CN113093851A (zh) | 2021-07-09 |
Family
ID=76673751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110365560.7A Pending CN113093851A (zh) | 2021-04-06 | 2021-04-06 | 一种基于模糊pi控制与时间数字转换的低压差稳压电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113093851A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114337258A (zh) * | 2022-01-26 | 2022-04-12 | 广东工业大学 | 可重构电荷泵的高精度电压转换比搜寻电路及电荷泵系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779798A (zh) * | 2015-04-27 | 2015-07-15 | 东南大学 | 一种模糊pid数字控制dc-dc变换器的控制方法 |
| CN106300977A (zh) * | 2016-10-17 | 2017-01-04 | 东南大学 | 一种Buck型DC‑DC变换器的单输入模糊PID控制方法 |
| CN109710016A (zh) * | 2019-03-08 | 2019-05-03 | 北京工业大学 | 一种基于时间数字转换的低压差稳压电路 |
| CN111077771A (zh) * | 2019-11-29 | 2020-04-28 | 邯郸钢铁集团有限责任公司 | 一种自整定模糊pid控制方法 |
-
2021
- 2021-04-06 CN CN202110365560.7A patent/CN113093851A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779798A (zh) * | 2015-04-27 | 2015-07-15 | 东南大学 | 一种模糊pid数字控制dc-dc变换器的控制方法 |
| CN106300977A (zh) * | 2016-10-17 | 2017-01-04 | 东南大学 | 一种Buck型DC‑DC变换器的单输入模糊PID控制方法 |
| CN109710016A (zh) * | 2019-03-08 | 2019-05-03 | 北京工业大学 | 一种基于时间数字转换的低压差稳压电路 |
| CN111077771A (zh) * | 2019-11-29 | 2020-04-28 | 邯郸钢铁集团有限责任公司 | 一种自整定模糊pid控制方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114337258A (zh) * | 2022-01-26 | 2022-04-12 | 广东工业大学 | 可重构电荷泵的高精度电压转换比搜寻电路及电荷泵系统 |
| CN114337258B (zh) * | 2022-01-26 | 2022-09-02 | 广东工业大学 | 可重构电荷泵的高精度电压转换比搜寻电路及电荷泵系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110045774B (zh) | 一种快速瞬态响应的数字ldo电路 | |
| Salem et al. | 20.3 A 100nA-to-2mA successive-approximation digital LDO with PD compensation and sub-LSB duty control achieving a 15.1 ns response time at 0.5 V | |
| CN108508951B (zh) | 一种无片外电容的ldo稳压器电路 | |
| Lim et al. | A 50-mA 99.2% peak current efficiency, 250-ns settling time digital low-dropout regulator with transient enhanced PI controller | |
| Huang et al. | Review of analog-assisted-digital and digital-assisted-analog low dropout regulators | |
| CN111725996B (zh) | 恒定关断时间控制模式伪定频提高精度的控制电路及方法 | |
| CN113093851A (zh) | 一种基于模糊pi控制与时间数字转换的低压差稳压电路 | |
| Yuan et al. | A 100 MHz, 0.8-to-1.1 V, 170 mA digital LDO with 8-cycles mean settling time and 9-bit regulating resolution in 180-nm CMOS | |
| CN109710016B (zh) | 一种基于时间数字转换的低压差稳压电路 | |
| CN115411922A (zh) | 一种吸收灌电流的缓冲器 | |
| CN111191775B (zh) | 一种“三明治”结构的加速卷积神经网络的存储器 | |
| KR102227203B1 (ko) | Sr 래치 스위치를 이용한 ldo 레귤레이터 | |
| CN109765959B (zh) | 基于时间数字采样的低压差稳压电路 | |
| CN112636598B (zh) | 同步buck电路的控制方法、装置、系统和电子装置 | |
| Yang et al. | A comparative analysis on binary and multiple-unary weighted power stage design for digital LDO | |
| Huang et al. | An overview of digital low drop-out regulator design | |
| Liu et al. | A dual-rail hybrid analog/digital low-dropout regulator with dynamic current steering for a tunable high PSRR and high efficiency | |
| CN111555613B (zh) | 一种快速调节的数字ldo电路 | |
| CN115097889A (zh) | 数字低压差线性稳压电路及方法 | |
| CN115224924A (zh) | 一种开关电源的片内软启动电路及控制方法 | |
| CN114003081A (zh) | 一种具有低电压纹波输出的数字ldo电路 | |
| CN114895740B (zh) | 一种双环路无电容数字低压差线性稳压器 | |
| Duan et al. | An Analog Assisted Dual Loop Hybrid LDO Based on Adaptive Clock | |
| CN114253331A (zh) | 一种瞬态增强的数字ldo电路 | |
| Li et al. | Design of a New Variable Gain Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210709 |