CN113078163B - 半导体器件的制作方法及半导体器件 - Google Patents

半导体器件的制作方法及半导体器件 Download PDF

Info

Publication number
CN113078163B
CN113078163B CN202110312228.4A CN202110312228A CN113078163B CN 113078163 B CN113078163 B CN 113078163B CN 202110312228 A CN202110312228 A CN 202110312228A CN 113078163 B CN113078163 B CN 113078163B
Authority
CN
China
Prior art keywords
layer
oxide
virtual channel
layers
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110312228.4A
Other languages
English (en)
Other versions
CN113078163A (zh
Inventor
杨永刚
艾义明
徐伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110312228.4A priority Critical patent/CN113078163B/zh
Publication of CN113078163A publication Critical patent/CN113078163A/zh
Application granted granted Critical
Publication of CN113078163B publication Critical patent/CN113078163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体器件的制作方法及半导体器件。所述半导体器件的制作方法包括：在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；形成纵向贯穿所述堆栈层的虚拟沟道孔；对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层；在所述虚拟沟道孔中填充介质层；去除所述层间牺牲层，以在所述堆栈层中形成牺牲间隙；在所述牺牲间隙中形成栅极层。本发明能够提高堆栈层的支撑力，避免在去除层间牺牲层后塌陷。

Description

半导体器件的制作方法及半导体器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的制作方法及半导体器件。
背景技术
在半导体器件中，沟道孔包括存储沟道孔和虚拟沟道孔(Dummy Channal Hole)。在存储沟道孔和虚拟沟道孔分开制作的工艺中，由于虚拟沟道孔的分布比较稀疏，且虚拟沟道孔中填充的材料在高温处理后会收缩，因此在去除堆栈层中的层间牺牲层后，堆栈层的支撑力不够容易导致塌陷。
发明内容
本发明提供一种半导体器件的制作方法及半导体器件，能够提高堆栈层的支撑力，避免在去除层间牺牲层后塌陷。
本发明提供了一种半导体器件的制作方法，包括：
在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；
形成纵向贯穿所述堆栈层的虚拟沟道孔；
对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层；
在所述虚拟沟道孔中填充介质层；
去除所述层间牺牲层，以在所述堆栈层中形成牺牲间隙；
在所述牺牲间隙中形成栅极层。
进一步优选的，所述对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层的步骤，包括：
对裸露于所述虚拟沟道孔侧壁的层间牺牲层进行氧化，以在所述虚拟沟道孔侧壁处的层间牺牲层的表面形成氧化层。
进一步优选的，所述对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层的步骤，包括：
对裸露于所述虚拟沟道孔侧壁的层间牺牲层进行刻蚀，以形成凹槽；
对所述凹槽中的层间牺牲层进行氧化，以在所述凹槽中形成氧化层。
进一步优选的，所述对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层的步骤，包括：
在所述虚拟沟道孔的侧壁上形成牺牲层；
对所述牺牲层进行氧化，以形成覆盖所述虚拟沟道孔侧壁的氧化层。
进一步优选的，所述氧化层的厚度为10nm。
进一步优选的，所述层间牺牲层和所述牺牲层分别为氮化硅，所述氧化层为氧化硅。
相应地，本发明还提供了一种半导体器件，包括：
衬底；
位于所述衬底上的堆栈层，所述堆栈层包括多个纵向交替堆叠的栅极层和层间绝缘层；
纵向贯穿所述堆栈层的虚拟沟道结构，所述虚拟沟道结构包括介质层和覆盖至少部分介质层的氧化层。
进一步优选的，所述氧化层包括多段纵向间隔设置的子氧化层；
多段子氧化层与多个栅极层一一对应设置，且每段所述子氧化层位于所述介质层与对应的栅极层之间，以覆盖部分介质层的侧壁。
进一步优选的，任意纵向相邻的两段所述子氧化层之间具有所述介质层。
进一步优选的，任意纵向相邻的两段所述子氧化层之间具有一个所述层间绝缘层。
进一步优选的，所述氧化层完全覆盖所述介质层的侧壁。
进一步优选的，所述氧化层为氧化硅。
本发明的有益效果为：通过对虚拟沟道孔的侧壁进行氧化，在虚拟沟道孔的侧壁处形成致密的氧化层，以在去除堆栈层中的层间牺牲层后，通过致密的氧化层和虚拟沟道孔中的介质层提高堆栈层的支撑效果，避免堆栈层塌陷。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体器件的制作方法的一个流程示意图；
图2a至图2e为本发明实施例提供的半导体器件的制作方法的结构示意图；
图3a至图3d为本发明实施例提供的半导体器件的制作方法的结构示意图；
图4a至图4d为本发明实施例提供的半导体器件的制作方法的结构示意图；
图5为本发明实施例提供的半导体器件的一个结构示意图；
图6为本发明实施例提供的半导体器件的另一个结构示意图；
图7为本发明实施例提供的半导体器件的又一个结构示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
参见图1，是本发明实施例提供的半导体器件的制作方法的流程示意图。
如图1所示，本发明实施例提供的半导体器件的制作方法包括步骤101至步骤106：
步骤101、在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层。
如图2a所示，衬底1上形成堆栈层2，堆栈层2包括多个纵向交替堆叠的层间牺牲层22和层间绝缘层21，其中纵向是指垂直于衬底1的方向，层间牺牲层22和层间绝缘层21的堆叠层数不做限制，例如48层、64层等等。衬底1为半导体衬底，例如可以为硅衬底，还可以为包括其他元素半导体或化合物半导体的衬底。层间绝缘层21包括但不限于氧化硅，层间牺牲层22包括但不限于氮化硅。
步骤102、形成纵向贯穿所述堆栈层的虚拟沟道孔。
虚拟沟道孔是指后续不形成存储单元的沟道孔，虚拟沟道孔通过后续其他膜层的填充主要作为支撑柱。如图2a所示，堆栈层2中形成有虚拟沟道孔4，且虚拟沟道孔4纵向贯穿堆栈层2并延伸至衬底1内。
堆栈层2中还形成有纵向贯穿堆栈层2并延伸至衬底1内部的存储沟道孔(图中未示出)，存储沟道孔是指后续能够形成存储单元的沟道孔。堆栈层2可以包括核心区和台阶区，形成于核心区的沟道孔为存储沟道孔，形成于台阶区的沟道孔为虚拟沟道孔。
在存储沟道孔和虚拟沟道孔分开制作的工艺中，存储沟道孔的底部形成外延层，存储沟道孔的内表面形成存储介质层，在存储沟道孔底部的存储介质层中形成底部通孔，然后在存储沟道孔中存储介质层的表面和底部通孔的内表面形成沟道层，然后在存储沟道孔中填充绝缘层。其中，存储介质层包括电荷阻挡层、电荷存储层和隧道层，即先在存储沟道孔的内表面形成电荷阻挡层，然后在电荷阻挡层的表面形成电荷存储层，在电荷存储层的表面形成隧道层，非本发明重点，因此未在图中示出。
步骤103、对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层。
由于虚拟沟道孔的分布比较稀疏，且虚拟沟道孔后续填充的膜层经高温处理后容易收缩，导致虚拟沟道孔的支撑效果不佳，在后续去除堆栈层中的层间牺牲层后，堆栈层由于支撑力不够容易导致塌陷，因此本实施例在对虚拟沟道孔进行填充之前，先对虚拟沟道孔的侧壁进行氧化，以在虚拟沟道孔的侧壁处形成一层致密的氧化层，提高虚拟沟道孔的支撑效果，避免后续去除堆栈层中的层间牺牲层后堆栈层塌陷。
其中，可以采用不同的方式对虚拟沟道孔的侧壁进行氧化，也可以对虚拟沟道孔侧壁的不同位置进行氧化，即氧化层可以位于虚拟沟道孔侧壁的不同位置。
在一个实施例中，步骤103中的对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层，包括：
对裸露于所述虚拟沟道孔侧壁的所述层间牺牲层进行氧化，以在所述虚拟沟道孔侧壁处的层间牺牲层的表面形成氧化层。
由于堆栈层包括纵向交替堆叠的层间牺牲层和层间绝缘层，因此贯穿堆栈层的虚拟沟道孔的侧壁会裸露纵向交替堆叠的层间牺牲层和层间绝缘层，虚拟沟道孔侧壁裸露的层间牺牲层为氧化对象，可以采用远程等离子体氧化(Remote Plasma Oxidation，RPO)、原位水气生成(In-Situ Steam Generation，ISSG)、炉管氧化(Furnace oxidation)等工艺，对虚拟沟道孔侧壁裸露的层间牺牲层进行氧化，虚拟沟道孔侧壁裸露的层间牺牲层被氧化后形成一层致密的氧化层，附着在层间牺牲层的表面，即氧化层位于虚拟沟道孔侧壁处的层间牺牲层的表面。在层间牺牲层为氮化硅时，被氧化的层间牺牲层(即氧化层)为氧化硅。通过调整工艺中的参数，如氧化时长等，可以控制层间牺牲层的被氧化厚度，进而控制氧化层的厚度。
由于虚拟沟道孔侧壁处的层间牺牲层的表面形成氧化层，而虚拟沟道孔侧壁处的层间绝缘层的表面未形成氧化层，导致虚拟沟道孔侧壁凹凸不平(氧化层构成凸起)，但氧化层(凸起)的厚度相对于虚拟沟道孔的尺寸(如孔径)极小，以在保证后续层间牺牲层去除后堆栈层的支撑效果的同时，不影响虚拟沟道孔的填充。
如图2b所示，对虚拟沟道孔4侧壁裸露的层间牺牲层22直接进行氧化，以在虚拟沟道孔4侧壁处的层间牺牲层22的表面形成氧化层3。
步骤104、在所述虚拟沟道孔中填充介质层。
如图2c所示，在虚拟沟道孔4的侧壁形成氧化层3后，继续在虚拟沟道孔4中填充介质层5，由于氧化层3的厚度远小于虚拟沟道孔的尺寸(如孔径)，因此氧化层3的形成不会影响介质层5的填充效果。在填充介质层5后，介质层5与氧化层3一起提供支撑作用，有效提高堆栈层2的支撑效果。介质层5的材料包括但不限于氧化硅。
步骤105、去除所述层间牺牲层，以在所述堆栈层中形成牺牲间隙。
由于堆栈层中的层间牺牲层需要置换为栅极层，因此在将存储沟道孔和虚拟沟道孔中填充相应膜层后，形成纵向贯穿堆栈层的栅线狭缝，通过栅线狭缝，并采用湿法刻蚀工艺，去除堆栈层中的层间牺牲层，层间牺牲层去除后的区域构成牺牲间隙。由于虚拟沟道孔中介质层和氧化层一起提供支撑作用，提高支撑效果，因此避免堆栈层在去除层间牺牲层后出现塌陷。
如图2d所示，通过栅线狭缝(图中未示出)去除堆栈层2中的层间牺牲层22，以在堆栈层2中形成牺牲间隙23。
步骤106、在所述牺牲间隙中形成栅极层。
如图2e所示，采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺在牺牲间隙23中形成栅极层24，栅极层24的材料包括但不限于金属(如钨等)、掺杂多晶硅等。
在另一个实施例中，步骤103中的对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层，包括：
对裸露于所述虚拟沟道孔侧壁的所述层间牺牲层进行刻蚀，以形成凹槽；
对所述凹槽中的层间牺牲层进行氧化，以在所述凹槽中形成氧化层。
为了避免直接对虚拟沟道孔侧壁处的层间牺牲层进行氧化导致虚拟沟道孔侧壁凹凸不平，可以先对虚拟沟道孔侧壁裸露的层间牺牲层进行刻蚀，使刻蚀后的层间牺牲层与相邻的层间绝缘层之间形成凹槽，即在虚拟沟道孔侧壁形成凹槽，凹槽的槽壁为层间绝缘层，凹槽的槽底为层间牺牲层。凹槽的高度可以根据所需形成的氧化层的厚度来设置。
然后，可以采用远程等离子体氧化、原位水气生成、炉管氧化等工艺，对凹槽槽底的层间牺牲层进行氧化，凹槽槽底的层间牺牲层被氧化后在凹槽中形成一层致密的氧化层，通过调整工艺中的参数，如氧化时长等，可以控制氧化层的厚度，使氧化层刚好填充于凹槽中，避免虚拟沟道孔的侧壁凹凸不平，保证虚拟沟道孔后续的填充不受影响。另外，氧化层位于层间绝缘层之间，进一步提高后续层间牺牲层去除后堆栈层的支撑效果。
如图3a所示，对虚拟沟道孔4侧壁裸露的层间牺牲层22进行刻蚀，形成凹槽25，凹槽25的槽壁为层间绝缘层21，凹槽25的槽底为层间牺牲层22。然后，如图3b所示，对凹槽25槽底的层间牺牲层22进行氧化，层间牺牲层22被氧化后形成氧化层3，且氧化层3刚好填充于凹槽25中。然后，如图3c所示，在虚拟沟道孔4中填充介质层5。如图3d所示，将堆栈层2中的层间牺牲层22置换为栅极层24。本实施例中氧化层3和介质层5一起提供支撑作用，且氧化层3位于层间绝缘层21之间，进一步提高支撑效果，避免将层间牺牲层22置换为栅极层24时堆栈层2塌陷。
在又一个实施例中，步骤103中的所述对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层的步骤，包括：
在所述虚拟沟道孔的侧壁上形成牺牲层；
对所述牺牲层进行氧化，以形成覆盖所述虚拟沟道孔侧壁的氧化层。
在虚拟沟道孔整个侧壁上形成牺牲层，牺牲层的厚度可根据所需形成的氧化层的厚度进行设置。
然后，可以采用远程等离子体氧化、原位水气生成、炉管氧化等工艺，对虚拟沟道孔中的牺牲层进行氧化，以将牺牲层氧化为氧化层。通过调整工艺中的参数，如氧化时长等，可以控制牺牲层被氧化的厚度，进而控制氧化层的厚度。优选地，将牺牲层全部氧化为氧化层，即牺牲层被氧化后，虚拟沟道孔的侧壁上不再具有牺牲层，而只具有氧化层，即氧化层形成于虚拟沟道孔侧壁处的层间牺牲层和层间绝缘层的表面。优选地，牺牲层为氮化硅，氧化层为氧化硅。
在牺牲层全部被氧化后，虚拟沟道孔的整个侧壁形成致密的氧化层，进一步提高后续层间牺牲层去除后堆栈层的支撑效果。
如图4a所示，在虚拟沟道孔4侧壁裸露的层间牺牲层22和层间绝缘层21的表面形成牺牲层6。然后，如图4b所示，对牺牲层6进行氧化，以将牺牲层6全部氧化为氧化层3，使虚拟沟道孔4的整个侧壁上形成一层致密的氧化层3。然后，如图4c所示，继续在虚拟沟道孔4中填充介质层5。如图4d所示，将堆栈层2中的层间牺牲层22置换为栅极层24。本实施例中氧化层3和介质层5一起提供支撑作用，且氧化层3位于虚拟沟道孔4的整个侧壁上，进一步提高支撑效果，避免将层间牺牲层22置换为栅极层24时堆栈层2塌陷。
由上述可知，本发明实施例提供的半导体器件的制作方法，能够通过对虚拟沟道孔4的侧壁进行氧化，在虚拟沟道孔4的侧壁处形成致密的氧化层3，以在去除堆栈层2中的层间牺牲层22后，通过致密的氧化层3和虚拟沟道孔4中的介质层5提高堆栈层的支撑效果，避免堆栈层2塌陷。
相应地，本发明实施例还提供一种半导体器件，能够采用上述实施例中的半导体器件的制作方法制作获得。
参见图5，是本发明实施例提供的半导体器件的结构示意图。
如图5所示，本实施例提供一种半导体器件，包括衬底1、堆栈层2、虚拟沟道结构40。堆栈层2位于衬底1上，堆栈层2包括多个纵向交替堆叠的栅极层24和层间绝缘层21。虚拟沟道结构40纵向贯穿堆栈层2并延伸至衬底1内，虚拟沟道结构40包括氧化层3和介质层5，氧化层3覆盖至少部分介质层5的侧壁。介质层5与氧化层3一起提供支撑作用，避免在将层间牺牲层置换为栅极层24时堆栈层2塌陷。
半导体器件还可以包括存储沟道结构(图中未示出)，存储沟道结构纵向贯穿堆栈层2并延伸至衬底1内。存储沟道结构包括存储介质层，形成于存储介质层表面的沟道层，以及形成于沟道层表面的绝缘层，在此不再详细赘述。
在一些实施例中，氧化层3包括多段纵向间隔设置的子氧化层31，所述多段子氧化层31与多个栅极层24一一对应设置，且每段所述子氧化层31位于所述介质层5与对应的栅极层24之间，以覆盖部分介质层5的侧壁。每段子氧化层31均环绕介质层5设置，且每段子氧化层31的厚度与其对应的栅极层24的厚度相同，以使每段子氧化层31恰好位于介质层5与其对应的栅极层24之间。
任意纵向相邻的两段子氧化层31之间可以具有所述介质层5，如图5所示。具体地，如图2a至2e所示，先在衬底1上形成纵向交替堆叠的层间牺牲层22和层间绝缘层21，然后形成纵向贯穿堆栈层2的虚拟沟道孔4，对裸露于虚拟沟道孔4中的层间牺牲层22直接进行氧化，以在虚拟沟道孔4侧壁处的每个层间牺牲层22的表面形成一段子氧化层31，在虚拟沟道孔4中填充介质层5，介质层5填充满虚拟沟道孔4的剩余空间，使得任意相邻的两段子氧化层31之间具有介质层5。然后将层间牺牲层22置换为栅极层24，使最终得到的半导体器件中，每段子氧化层31位于介质层5与对应的栅极层24之间。
任意纵向相邻的两段所述子氧化层31之间可以具有一个所述层间绝缘层21，如图6所示，即任意相邻的两个层间绝缘层21之间具有并排设置的栅极层24和子氧化层31。具体地，如图3a至3d所示，先在衬底1上形成纵向交替堆叠的层间牺牲层22和层间绝缘层21，然后形成纵向贯穿堆栈层2的虚拟沟道孔4，对裸露于虚拟沟道孔4中的每个层间牺牲层22进行刻蚀，以在每个层间牺牲层22处形成一个凹槽25，然后对每个凹槽25中的层间牺牲层22进行氧化，以在每个凹槽25中形成一个子氧化层31，在虚拟沟道孔4中填充介质层5，介质层5填充满虚拟沟道孔4，然后将剩余的层间牺牲层22置换为栅极层24，使最终得到的半导体器件中，每段子氧化层31位于介质层5与其对应的栅极层24之间。
在一些实施例中，所述氧化层3完全覆盖所述介质层5的侧壁，如图7所示。具体地，如图4a至4d所示，先在衬底1上形成纵向交替堆叠的层间牺牲层22和层间绝缘层21，然后形成纵向贯穿堆栈层2的虚拟沟道孔4，在虚拟沟道孔4的整个侧壁上形成牺牲层6，然后将牺牲层6全部氧化为氧化层3，在虚拟沟道孔4中填充介质层5，然后将层间牺牲层22置换为栅极层24，使最终得到的半导体器件中，氧化层3环绕介质层5，并完全覆盖介质层5的整个侧壁。
在一些实施例中，所述氧化层3为氧化硅。
本发明实施例提供的半导体器件，能够通过形成纵向贯穿堆栈层的虚拟沟道结构，而虚拟沟道结构包括介质层5和覆盖至少部分介质层5的氧化层3，以在置换堆栈层2中的栅极层24时，通过致密的氧化层3和介质层5提高堆栈层2的支撑效果，避免堆栈层2塌陷。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (6)

1.一种半导体器件的制作方法，其特征在于，包括：
在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；
形成纵向贯穿所述堆栈层的虚拟沟道孔；
对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层；
在所述虚拟沟道孔中填充介质层，使所述氧化层和所述介质层共同构成支撑结构；
去除所述层间牺牲层，以在所述堆栈层中形成牺牲间隙；
在所述牺牲间隙中形成栅极层，所述栅极层和所述层间绝缘层靠近所述介质层一侧的表面平齐；所述氧化层包括多段纵向间隔设置的子氧化层；多段所述子氧化层与多个所述栅极层一一对应设置，且每段所述子氧化层位于所述介质层与对应的栅极层之间。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层的步骤，包括：
对裸露于所述虚拟沟道孔侧壁的所述层间牺牲层进行氧化，以在所述虚拟沟道孔侧壁处的层间牺牲层的表面形成所述氧化层。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述层间牺牲层为氮化硅，所述氧化层为氧化硅。
4.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的堆栈层，所述堆栈层包括多个纵向交替堆叠的栅极层和层间绝缘层；
纵向贯穿所述堆栈层的虚拟沟道结构，所述虚拟沟道结构包括介质层和覆盖至少部分介质层的氧化层，所述栅极层和所述层间绝缘层靠近所述虚拟沟道结构一侧的表面平齐，所述介质层和所述氧化层共同构成支撑结构；所述氧化层包括多段纵向间隔设置的子氧化层；多段所述子氧化层与多个所述栅极层一一对应设置，且每段所述子氧化层位于所述介质层与对应的栅极层之间，以覆盖部分介质层的侧壁。
5.根据权利要求4所述的半导体器件，其特征在于，任意纵向相邻的两段所述子氧化层之间具有所述介质层。
6.根据权利要求4所述的半导体器件，其特征在于，所述氧化层为氧化硅。
CN202110312228.4A 2021-03-24 2021-03-24 半导体器件的制作方法及半导体器件 Active CN113078163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110312228.4A CN113078163B (zh) 2021-03-24 2021-03-24 半导体器件的制作方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110312228.4A CN113078163B (zh) 2021-03-24 2021-03-24 半导体器件的制作方法及半导体器件

Publications (2)

Publication Number Publication Date
CN113078163A CN113078163A (zh) 2021-07-06
CN113078163B true CN113078163B (zh) 2022-04-15

Family

ID=76613620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110312228.4A Active CN113078163B (zh) 2021-03-24 2021-03-24 半导体器件的制作方法及半导体器件

Country Status (1)

Country Link
CN (1) CN113078163B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559566B1 (en) * 2018-09-17 2020-02-11 International Business Machines Corporation Reduction of multi-threshold voltage patterning damage in nanosheet device structure
CN112310105B (zh) * 2020-10-30 2022-05-13 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件
CN112420716B (zh) * 2020-11-17 2021-10-26 长江存储科技有限责任公司 一种半导体器件及其制备方法
CN112490250A (zh) * 2020-11-26 2021-03-12 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件
CN112820735B (zh) * 2021-01-28 2023-06-16 长江存储科技有限责任公司 三维存储器及其制作方法

Also Published As

Publication number Publication date
CN113078163A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
US10381376B1 (en) Three-dimensional flat NAND memory device including concave word lines and method of making the same
US9991282B1 (en) Three-dimensional memory device having passive devices at a buried source line level and method of making thereof
US10103161B2 (en) Offset backside contact via structures for a three-dimensional memory device
US9917093B2 (en) Inter-plane offset in backside contact via structures for a three-dimensional memory device
KR102440221B1 (ko) 반도체 소자 및 이의 제조 방법
US9082659B1 (en) Methods of forming vertical type semiconductor devices including oxidation target layers
JP5679628B2 (ja) 半導体装置及びその製造方法
JP6434877B2 (ja) 半導体装置
KR102644525B1 (ko) 수직형 반도체 소자
KR20100105090A (ko) 커패시터 및 이의 제조 방법
US11244956B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
CN109314119B (zh) 存储器电路及形成垂直存储器单元串及导电通路的方法
KR20150061429A (ko) 수직형 메모리 장치 및 그 제조 방법
KR20200065688A (ko) 수직형 메모리 장치
JP2010153509A (ja) 半導体装置およびその製造方法
CN113078163B (zh) 半导体器件的制作方法及半导体器件
US20230171947A1 (en) Semiconductor structure and manufacturing method thereof
JP2007081106A (ja) 不揮発性半導体記憶装置及びその製造方法
CN112310105B (zh) 半导体器件的制作方法及半导体器件
CN115064539A (zh) 半导体结构及其制造方法
CN112420717A (zh) 三维存储器及其制造方法
JP2013187386A (ja) 半導体装置及びその製造方法
US20240172457A1 (en) Vertical memory device
US20240064969A1 (en) Semiconductor structure and method for fabricating same
KR20100095724A (ko) 불휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant