CN113067655A - 用于时钟同步的方法、设备、装置以及计算机存储介质 - Google Patents
用于时钟同步的方法、设备、装置以及计算机存储介质 Download PDFInfo
- Publication number
- CN113067655A CN113067655A CN202010003223.9A CN202010003223A CN113067655A CN 113067655 A CN113067655 A CN 113067655A CN 202010003223 A CN202010003223 A CN 202010003223A CN 113067655 A CN113067655 A CN 113067655A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- frequency
- counter
- ddmtd
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本公开的实施例涉及用于时钟同步的方法、设备、装置和计算机可读介质。该方法包括:在通信设备处,获取第一时钟信号和第二时钟信号,所述第一时钟信号是所述通信设备的本地时钟信号,所述第二时钟信号不同于所述第一时钟信号;基于所述第一时钟信号生成第三时钟信号,所述第三时钟信号是所述第一时钟信号与所述第二时钟信号共用的参考时钟信号;至少部分地基于所述第三时钟信号来确定所述第一时钟信号和所述第二时钟信号之间的在预定时间点处的实际相位差;以及基于所述实际相位差来调节与第二时钟信号相关联的第二计数器,以使得所述第二计数器与关联于所述第一时钟信号的第一计数器相匹配。以此方式,能够以较低的硬件成本实现两个不同频率时钟之间的相位差的动态检测,并可以获得很高的相位检测精度。
Description
技术领域
本公开的实施例涉及通信领域,更具体地涉及用于时钟同步的方法、设备、装置和计算机可读介质。
背景技术
在高精度同步系统设计中,存在时间戳计数器跨时钟域传递的场景。例如,时间戳计数器是在精确时间协议(PTP)时钟域中生成的,但是时间戳计数器需要传输到系统或线路时钟域,并插入PTP协议分组中,并且网络交换携带该时间戳信息的分组,以实现网络节点之间的高精度时间同步。
目前,PTP时钟用作参考时间戳计数器的时钟源,通过微调PTP时钟的频率,可以实现微调参考时间戳计数器以对齐上游节点时间的方式,因此参考时间戳计数器在PTP时钟域上工作。在设备的接收方向上,网络消息交换通过线路时钟接收已解析的数据,并为接收到的消息加上时间戳。在设备的发送方向上,消息离开的时间信息将通过系统时钟插入并发送出去。因此,在设备的入口端,存在要从PTP时钟域传递到线路时钟域的参考时间戳计数器。在设备的出口端,存在要从PTP时钟域传递到系统时钟域的参考时间戳计数器。
发明内容
总体上,本公开的实施例涉及一种用于时钟同步的方法、设备、装置和计算机可读介质。
在本公开的第一方面,提供了一种用于时钟同步的方法。该方法包括在通信设备处,获取第一时钟信号和第二时钟信号,所述第一时钟信号是所述通信设备的本地时钟信号,所述第二时钟信号不同于所述第一时钟信号;基于所述第一时钟信号生成第三时钟信号,所述第三时钟信号是所述第一时钟信号与所述第二时钟信号共用的参考时钟信号;至少部分地基于所述第三时钟信号来确定所述第一时钟信号和所述第二时钟信号之间的在预定时间点处的实际相位差;以及基于所述实际相位差来调节与第二时钟信号相关联的第二计数器,以使得所述第二计数器与关联于所述第一时钟信号的第一计数器相匹配。
在本公开的第二方面,提供一种用于时钟同步的设备。该设备包括至少一个处理器;以及与所述至少一个处理器耦合的存储器,所述存储器包含有存储于其中的指令,所述指令在被所述至少一个处理单元执行时,使得该设备获取第一时钟信号和第二时钟信号,所述第一时钟信号是所述通信设备的本地时钟信号,所述第二时钟信号不同于所述第一时钟信号;基于所述第一时钟信号生成第三时钟信号,所述第三时钟信号是所述第一时钟信号与所述第二时钟信号共用的参考时钟信号;至少部分地基于所述第三时钟信号来确定所述第一时钟信号和所述第二时钟信号之间的在预定时间点处的实际相位差;以及基于所述实际相位差来调节与第二时钟信号相关联的第二计数器,以使得所述第二计数器与关联于所述第一时钟信号的第一计数器相匹配。
在本公开的第三方面,提供一种用于时钟同步的装置。该装置包括用于获取第一时钟信号和第二时钟信号,所述第一时钟信号是所述通信设备的本地时钟信号,所述第二时钟信号不同于所述第一时钟信号的部件;用于基于所述第一时钟信号生成第三时钟信号,所述第三时钟信号是所述第一时钟信号与所述第二时钟信号共用的参考时钟信号的部件;用于至少部分地基于所述第三时钟信号来确定所述第一时钟信号和所述第二时钟信号之间的在预定时间点处的实际相位差的部件;以及用于基于所述实际相位差来调节与第二时钟信号相关联的第二计数器,以使得所述第二计数器与关联于所述第一时钟信号的第一计数器相匹配的部件。
在本公开的第四方面,提供一种计算机可读介质。该计算机可读介质上存储有指令,当指令在被至少一个处理单元执行时,使得至少一个处理单元被配置为执行第一方面的方法。
应当理解,发明内容部分中所描述的内容并非旨在限定本公开实施例的关键或重要特征,亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
图1是本公开描述的实施例可以在其中被实现的通信系统的示意图;
图2示出了根据本公开的某些实施例的时钟信号的时序图;
图3示出了根据本公开的某些实施例的用于时钟同步的方法的流程图;
图4示出了根据本公开的某些实施例的用于实施时钟同步的方法的设备的示意图;
图5A和图5B示出了根据本公开的某些实施例的第三计数器的计数值的线性变化的示意图;
图6示出了根据本公开的某些实施例的第三计数器的计数采样点的示意图;
图7示出了根据本公开的某些实施例的时钟信号的时序图;
图8示出了适合实现本公开实施例的电子设备的简化方框图;以及
图9示出了适合实现本公开的实施例的计算机可读介质的示意图。
在各个附图中,相同或对应的标号表示相同或对应的部分。
具体实施方式
下面将参考附图中所示出的若干示例性实施例来描述本公开的原理和精神。应当理解,描述这些具体的实施例仅是为了使本领域的技术人员能够更好地理解并实现本公开,而并非以任何方式限制本公开的范围。
在本公开中提到“一个实施例”、“一个实例”、“一个示例实施例”等,表明所描述的实施例可能包括一个特定的特征、结构或特征,但并非每个实施例都包括特定的特征、结构或特征。此外,这些短语不一定指的是同一个实施例。此外,当某一特定特征、结构或特征与示例实施例有关时,应认为无论是否明确描述,结合其他实施例来影响这样的特征,结构或特性在本领域技术人员的知识范围内。
应当理解,尽管在本文中可以使用术语“第一”和“第二”等来描述各种元件,但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如,在不脱离示例实施例的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。如本文所使用的,术语“和/或”包括一个或多个所列术语的任何和所有组合。
本文所使用的术语仅出于描述特定实施例的目的,并不旨在限制示例实施例。如本文所使用的,单数形式“一”,“一个”和“该”也旨在包括复数形式,除非上下文另外明确指出。将进一步理解,术语“包括”,“包含”,“具有”在本文中使用时,指定存在所述特征,元件和/或部件等,但不排除存在或增加一个或多个其他特征,元件,部件和/或其组合。
如本文所使用的,术语“确定”涵盖各种各样的动作。例如,“确定”可以包括运算、计算、处理、导出、调查、查找(例如,在表格、数据库或另一数据结构中查找)、查明等。此外,“确定”可以包括接收(例如,接收信息)、访问(例如,访问存储器中的数据)等。此外,“确定”可以包括解析、选择、选取、建立等。
本文使用的术语“电路”是指以下的一项或多项:(a)仅硬件电路实现方式(诸如仅模拟和/或数字电路的实现方式);以及(b)硬件电路和软件的组合,诸如(如果适用):(i)模拟和/或数字硬件电路与软件/固件的组合,以及(ii)硬件处理器的任意部分与软件(包括一起工作以使得诸如OLT或其他计算设备等装置执行各种功能的数字信号处理器、软件和存储器);以及(c)硬件电路和/或处理器,诸如微处理器或者微处理器的一部分,其要求软件(例如固件)用于操作,但是在不需要软件用于操作时可以没有软件。
电路的定义适用于此术语在本申请中(包括任意权利要求中)的所有使用场景。作为另一示例,在此使用的术语“电路”也覆盖仅硬件电路或处理器(或多个处理器)、或者硬件电路或处理器的一部分、或者其随附软件或固件的实现方式。例如,如果适用于特定权利要求元素,术语“电路”还覆盖基带集成电路或处理器集成电路或其他计算设备中的类似的集成电路。
如本文所使用的,术语“通信网络”是指遵循任何适当的通信标准的网络,诸如第五代(5G)系统,长期演进(LTE),高级LTE(LTE-A),宽带代码分区多路访问(WCDMA),高速分组访问(HSPA),窄带物联网(NB-IoT)等。此外,可以根据任何适当的一代通信协议来执行终端设备与通信网络中的网络设备之间的通信,包括但不限于第一代(1G),第二代(2G),2.5G,2.75G,第三代(3G),第四代(4G),4.5G,未来的第五代(5G)新无线电(NR)通信协议和/或当前已知或将要开发的任何其他协议未来。本公开的实施例可以应用于各种通信系统中。考虑到通信的快速发展,当然还将存在可以体现本公开的未来类型的通信技术和系统。不应将本公开的范围限制为仅上述系统。
如本文所使用的,术语“网络设备”是指通信网络中的节点,终端设备经由该节点访问网络并从中接收服务。该网络设备可以指的是基站(BS)或接入点(AP),例如,节点B(NodeB或NB),演进型节点B(eNodeB或eNB),新无线电下一代节点B(NR Next GenerationNodeB或gNB),远程无线电单元(RRU),无线电报头(RH),远程无线电头(RRH),中继,低功率节点(如毫微微,微微等),具体取决于所应用的术语和技术。RAN划分架构包括控制多个gNB分布式单元的gNB集中单元。在以下描述中,术语“网络设备”,“通信设备”,“基站”等可以互换使用。
图1是本公开描述的实施例可以在其中被实现的通信系统的示意图。如图1所示,通信系统100例如可以包括网络设备120-1和120-2。在下文中,网络设备120-1和120-2可以统称为网络设备120。网络设备120-1和120-2之间可以进行通信。应当理解,图1所示的网络设备的数目仅仅是出于说明之目的而无意于限制。网络100可以包括任意适当数目的网络设备。
在某些实施例中,网络设备120-1可以是演进的通用公共无线电接口无线电设备(eCPRI Radio Element,eRE),而网络设备120-2可以是通用公共无线电接口无线电设备控制(eCPRI Radio Element Control,eREC)。此外,网络设备120-2也可以是网络节点的时钟设备,例如边界时钟(Boundary Clock)等。
取决于通信技术,通信系统100可以是码分多址(CDMA)网络,时分多址(TDMA)网络,频分多址(FDMA)网络,正交频分多址接入(OFDMA)网络,单载波频分多址(SC-FDMA)网络或其他任何网络。在网络100中讨论的通信可以使用符合任何合适的标准,包括但不限于新无线电接入(NR),长期演进(LTE),LTE演进,高级LTE(LTE-A),宽带码分部。多址(WCDMA),码分多址(CDMA),cdma2000和全球移动通信系统(GSM)等。此外,可以根据当前已知或将来要开发的任何世代通信协议来执行通信。通信协议的示例包括但不限于第一代(1G),第二代(2G),2.5G,2.75G,第三代(3G),第四代(4G),4.5G,第五代(5G)通信协议。本文描述的技术可以用于上面提到的无线网络和无线电技术以及其他无线网络和无线电技术。为了清楚起见,以下针对LTE描述了该技术的某些方面,并且在下面的许多描述中使用了LTE术语。
如上文所述,在高精度同步系统设计中,存在时间戳计数器跨时钟域传递的场景。例如,时间戳计数器是在精确时间协议(PTP)时钟域中生成的,但是时间戳计数器需要传输到系统或线路时钟域,并插入PTP协议分组中,并且网络交换携带该时间戳信息的分组,以实现网络节点之间的高精度时间同步。
目前,PTP时钟用作参考时间戳计数器的时钟源,通过微调PTP时钟的频率,可以实现微调参考时间戳计数器以对齐上游节点时间的方式,因此参考时间戳计数器在PTP时钟域上工作。在设备的接收方向上,网络消息交换通过线路时钟接收已解析的数据,并为接收到的消息加上时间戳。在设备的发送方向上,消息离开的时间信息将通过系统时钟插入并发送出去。因此,在设备的入口端,存在要从PTP时钟域传递到线路时钟域的参考时间戳计数器。在设备的出口端,存在要从PTP时钟域传递到系统时钟域的参考时间戳计数器。
以图1示出的通信系统100为例,网络设备120-1接收来自网络设备的消息和与网络设备120-2的相关联时钟信号,该网络时钟信号很可能与网络设备120-1相关联的本地时钟信号存在偏差。在网络设备120-1的入口端,存在要从本地时钟域传递到系统时钟域的参考时间戳计数器。在网络设备120-1的出口端,存在要从本地时钟域传递到系统时钟域的参考时间戳计数器。
图2示出了根据本公开的某些实施例的时钟信号的时序图。以下结合图2进一步说明本地时钟域和网络时钟域之间的偏差。
如图2所示,ptp_clk 210是PTP时钟信号,tod_cnt 220是由PTP时钟信号生成的参考时间戳计数器。sys/line_clk 230是系统时钟信号或线路时钟信号,ts_cnt 240表示传递到系统时钟域或线路时钟域的时间戳计数值,该时间戳计数值将作为网络时间同步的时间交换信息而被插入到PTP协议数据包中。
由于ptp_clk 210和sys/line_clk 230的相同标称频率时钟会有一定的频率偏差,并且ptp_clk 210的频率在应用中也会进行微调,因此ptp_clk 210和sys/line_clk230时钟之间的相位差将动态变化。
这种动态相位差的变化会导致ts_cnt 240的时间戳计数值出现动态错误。例如,在采样点261的位置,ts_cnt 240的时间戳计数值与参考时间计数器tod_cnt 220的差251为3.33ns,在采样点262的位置,ts_cnt 240的时间戳计数值与参考时间计数器tod_cnt220的差252为4ns,在采样点263的位置,ts_cnt 240的时间戳计数值与参考时间计数器tod_cnt 220的差253为4.67ns。当ptp_clk 210的标称频率为125Mhz时,此动态误差的最大值将达到8ns。该时间戳计数器的错误最终将导致系统同步性能的下降,无法满足5G高精度时间同步系统的要求。
目前,ITU-T G8273B类对T-BC的cTE性能要求为+/-20ns,FPGA芯片内部处理所剩下的误差范围在几纳秒的误差范围内。当前的设计方案由于时间戳计数器经过时钟域而导致的最大8ns误差,在5G高精度时间同步系统中是无法忍受的。
已经提出例如通过高频时钟来克服时钟不同步的方案。例如使用1Ghz高频时钟,通过高频时钟对图2中的ptp_clk 210和sys/line_clk 230的上升沿进行采样,并实时计数两个时钟的上升沿之间的时间间隔,因此可以获得两个时钟之间的实时相位差。已经将相位差补偿到时间戳计数器ts_cnt 240,然后可以获得更接近参考时间戳计数器tod_cnt220的ts_cnt 240的值。该方案实施较为简单,然而不足之处在于在FPGA中需要专用的硬件电路资源来实施这样的高频时钟,由此导致较高的硬件成本,此外,该方案仍会产生最大2ns的时间测量误差,这对于高精度时间同步系统而言仍然不够理想。
此外,还提出一种使用数字双混频时差的解决方案。该方案可以测量具有相同标称频率的两个时钟信号的相位差。在该方案中,可以通过公共偏移时钟信号来对不同的输入时钟信号进行混合,并且在进行低通滤波后,估计被输入的不同的时钟信号之间的相位差。该方法的优点在于,利用两个同频时钟信号(相位差基本恒定)进行相位检测是可行且准确的,可以实现亚纳秒级的误差精度。然而,但是,如果被输入的两个时钟信号具有一定的频率偏差,则相位将随时间动态变化。使用这种方法,仅可以测量每个离散时间点的相位差,并且无法实现动态实时连续测量两个时钟信号的相位差。结果,在当前的实际应用中,在测量窗口期间,时间戳计数器ts_cnt 240和时间戳计数器tod_cnt 220之间仍然存在较大的时间误差。
因此,本公开的实施例提出一种时钟同步的方法,该方法能够确定两个具有频率差的时钟信号的相位差的线性关系,从而能够准确计算出任意时刻两个输入时钟之间的实时动态相位差。动态相位差值被实时补偿给参考时间戳计数器,并为高精度网络时间同步设计生成了准确的时间戳计数值。
下面将结合图3至图7对本公开的原理和具体实施例进行详细说明。首先参考图3,其示出了根据本公开的某些实施例的示例通信方法300的流程图。可以理解,方法300可以例如在如图1所示的网络设备120-1处实施。方法300例如也可以在如图1所示的网络设备120-2处实施。为描述方便,在下文中将以图1中的网络设备120-1为例对方法300进行描述。
如图3所示,在框310,网络设备120-1获取第一时钟信号和第二时钟信号。该第一时钟信号可以是该网络设备120-1的本地时钟信号。该第二时钟信号不同于第一时钟信号。例如该第一时钟信号和第二时钟信号具有频率差。该第二时钟信号例如可以是来自图1中的网络设备120的时钟信号。
在框320,网络设备120-1基于第一时钟信号生成第三时钟信号。该第三时钟信号能够由该第一时钟信号和第二时钟信号共用。例如,该第三时钟信号可以是第一时钟信号和第二时钟信号共用的参考时钟信号。特别是,该第三时钟信号可以是第一时钟信号和第二时钟信号共用的偏移时钟信号。
图4示出了根据本公开的某些实施例的用于实施时钟同步的方法的设备的示意图。为了方便描述,以下结合图4进一步详细描述获取第三时钟信号的方法。
如图4所示,脉冲信号411和412分别作为第一时钟信号clk1和第二时钟信号clk2被分别输入现场可编辑门阵列460(FPGA),该FPGA 460可以被视作网络设备120-1中的部件。第一时钟信号clk1和第二时钟信号clk2之间存在未知的相位差δt_clk_in。第一时钟信号clk1还被输入至外部锁相环420,以生成第三时钟信号clkddmtd。在下表中示出了各个时钟信号的三角函数表示。
表1:时钟信号的三角函数
在表1中,Φini为clk1和clk2之间的初始弧度相位偏移。δf为第一时钟clk1和第二时钟clk2之间的固定频率差,即第一时钟clk1的第一频率fclk1和第二时钟clk2的第一频率fclk2之间的关系可以通过下式(1)来表示:
fclk2=fclk1-δf (1)
如上文所述,在一些实施例中,可以基于第一时钟信号clk1的第一频率fclk1来设定第三时钟信号clkddmtd的第三频率fddmtd,即
fddmtd=[2n/(2n+1)]*fclk1 (2)
相应的,第一时钟clk1的第一频率fclk1与第三时钟clkddmtd的第三频率fddmtd之间的频率差被表示为:
fbeat=fclk1-fddmtd=[1/(2n+1)]*fclk1 (3)
其中n为外部锁相环420的分频系数。的n从理论上讲,选择的n值越大,相位检测的精度越高。但由于第一时钟信号clk1和第二时钟信号clk2的频率不同(具有最大δfmax的频率差),因此为了利用频率差时钟动态地检测两个实时变化的相位,应保证fbeat>3δfmax。也就是说,外部锁相环420的分频系数的n需要调整为:
n<log2 (fclk1/3δfmax-1) (4)
再次参照图3,在框330,网络设备120-1能够至少部分地基于第三时钟信号clkddmtd来确定第一时钟信号clk1和第二时钟信号clk2之间在预定时间点处的实际相位差。
以下继续结合图4来描述根据本公开的一个实施例的用于确定第一时钟信号clk1和第二时钟信号clk2之间在预定时间点处的实际相位差的过程。
基于表1中的时钟信号表示,第一时钟信号clk1和第二时钟信号clk2之间的弧度相位偏移为2πδf*t-Φini,并且第一时钟信号clk1和第二时钟信号clk2之间的时间相位偏移为:
δt_clk_in=(2πδf*t-Φini)/2πfclk1 (5)
=(δf/fclk1)*t-Φini/2πfclk1
=(δf/fclk1)*t–bin
其中bin=Φini/2πfclk1。
如图4所示,第一时钟信号clk1和第二时钟信号clk2的脉冲信号被分别输入FPGA460中的D触发器431和432,而由外部锁相环420生成的第三时钟信号clkddmtd也可以比被分别提供至D触发器431和432,以使用第三时钟信号clkddmtd驱动D触发器431和432来实现数字混频器。
经混频的第一时钟信号可以被表示为:
clk1*clkddmtd=cos(2πfclk1*t)*cos(2πfddmtd*t)
=1/2cos(2πfclk1*t+2πfddmtd*t)+1/2cos(2πfclk1*t-2πfddmtd*t) (6)
经混频的第二时钟信号可以被表示为:
clk2*clkddmtd=cos(2πfclk2*t+Φini)*cos(2πfddmtd*t)
=1/2cos(2πfclk2*t+2πfddmtd*t+Φini)+1/2cos(2πfclk2*t+Φini-2πfddmtd*t) (7)
对经混频的第一时钟信号和经混频的第二时钟信号分别实施低通滤波之后,得到clk1ddmtd和clk2ddmtd。可以将clk1ddmtd表示为:
cos(2πfclk1*t-2πfddmtd*t)=cos[2πfbeat*t] (8)
以及,将clk2ddmtd表示为:
cos(2πfclk2*t+Φini-2πfddmtd*t)=cos[(2πfbeat*t-2πδf*t+Φini)] (9)
从上式(8)和(9)可以得出,clk1ddmtd和clk2ddmtd之间的弧度相位偏移为2πδf*t-Φini,而clk1ddmtd和clk2ddmtd之间的时间相位差为:
δt_clk_ddmtd(t)=(2πδf*t-Φini)/2πfbeat (10)
=[δf/fbeat]*t-Φini/2πfbeat
=(δf/fbeat)*t–bddmtd
其中bddmtd=Φini/2πfbeat。
将等式(10)与等式(5)结合,可以得到:
δt_clk_in=(δf/fclk1)*t–bin
=[(δt_clk_ddmtd+bddmtd)*fbeat]/fclk1–bin
=(fbeat/fclk1)*δt_clk_ddmtd (11)
其中δt_clk_in∈[0,Tclk1]。
由此可见,第一时钟信号clk1和第二时钟信号clk2之间的相位差也可以通过测量低频clk1ddmtd和clk2ddmtd时钟之间的参考相位差δt_clk_ddmtd来计算。时钟clkddmtd用于检测低频时钟clk1ddmtd和clk2ddmtd的上升沿之间的间隔,并且可以获得上升沿间隔计数值cntddmtd。从而得到:
δt_clk_ddmtd=Tddmtd*cntddmtd (12)
其中cntddmtd∈[0,M],M=(Tclk1*fclk1)/(fbeat*Tddmtd)=1/(fbeat*Tddmtd)。
重新参见图4,FPGA 460中的cntddmtd计数器430(在本公开中也被称作第三计数器430)计数的基本原理是,当第三时钟信号clkddmtd检测到经混频和低通滤波后的第一时钟信号clk1ddmtd的上升沿时,将清除cntddmtd计数器430。当第三时钟信号clkddmtd检测到经混频和低通滤波后的第二时钟信号clk2ddmtd的上升沿时,输出当前cntddmtd计数器430的值。然后可以在时钟信号clk2ddmtd的上升沿计算第一时钟信号clk1和第二时钟信号clk2之间的相位差。由于每次检测到时钟信号clk2ddmtd的上升沿时都会输出cntddmtd计数器430的值,因此cntddmtd计数器430输出更新的周期与时钟信号clk2ddmtd时钟周期1/(fbeat-δf)一致。即,用于测量输入时钟的相位差的电路的周期为1/(fbeat-δf)。
cntddmtd计数器430的输出值反映了在时钟信号clk2ddmtd的上升沿时输入时钟clk1和clk2之间的相位差,并且每个输出的测量值由于被输入的时钟信号的频率偏差而变化。因此,在每个输出的测量值的窗口内,不知道第一时钟信号clk1和第二时钟信号clk2之间的历史相位差,即输入时钟的相位差不能被连续,实时地实时测量。
从等式(5)中可以知晓,第一时钟信号clk1和第二时钟信号clk2之间的相位差与时间呈线性关系,δt_clk_in的斜率变化为δf/fclk1。从等式(10)可以看出,时钟信号clk1ddmtd和clk2ddmtd之间的相位差变化也是线性的,斜率为δf/fbeat。如果将每个测量结果作为初始值,只要知道斜率δf/fbeat和cntddmtd∈[0,M],可以准确地计算出测量窗口内任何时间点的计数值,即
cntddmtd(t)=[(δf/fbeat)*t–bddmtd]/Tddmtd
=δf*M*t-bddmtd/Tddmtd (13)
通过等式(11)和(12),可以得出输入时钟clk1和clk2在测量窗口中的任意时刻之间的动态相位差。无论偏置bddmtd/Tddmtd如何,cntddmtd(t)变化的线性关系都将得到简化。图5A和图5B示出了根据本公开的某些实施例的第三计数器430的计数值的线性变化的示意图。图5A中的曲线510和图5B中的曲线520分别示出了第三计数器430的计数值的两种线性变化的情况。
然而在实际应用中,只能估计δf的最大绝对值,而不知道具体值。因此,不知道图5A和图5B中线性变化的斜率值和极性(δf的符号),进而无法计算第三计数器430在预定时间点处的实时值,因此也无法得出输入时钟的实时动态相位差。
因此,在下文中将进一步讨论如何确定δf的符号以及第三计数器430的计数值的变化率。如上文所述,第三计数器430的计数值的测量周期为1/(fbeat-δf),如果该测量周期小于第三计数器430的计数值的变化周期的一半,即1/(fbeat-δf)<1/(2δf),fbeat>3δf,则在第三计数器430的计数值的变化周期1/δf内,至少分布三个测量点。
如果δf>0,在第三计数器430的计数值的测量点处,增加的次数将大于减小的次数(当第三计数器430的计数周期边界上的两个测量点发生变化时,第三计数器430的测量点的计数值将减小一次)。如果δf<0,在第三计数器430的计数值的测量点处,减小的次数将大于增加的次数(当第三计数器430的计数周期边界上的两个测量点发生变化时,第三计数器430测量点的计数值将增加一次)。因此,可以通过在每个测量点输出第三计数器430的计数值的变化规则来确定频率偏差δf的符号。
应当注意,测量δf的符号条件是fbeat>3δf。然而fbeat不能过大,这将影响测量的精度,因此在实际中,所选择的fbeat略大于3δf,在此δf为两输入时钟实际频率的估计最大偏差。
图6示出了根据本公开的某些实施例的第三计数器的计数采样点的示意图。根据一个实施例,假设δf>0,则第三计数器430的计数值cntddmtd(t)的变化的线性关系可以在图6中被示出。如图6所示,cnt1,cnt2和cnt3是在一个第三计数器的计数值cntddmtd(t)的变化周期中分布的三个测量点输出的cntddmtd值,而cnt4,cnt5和cnt6是在cntddmtd(t)的另一个第三计数器的计数值cntddmtd(t)的变化周期中分布的三个测量点输出的cntddmtd值。
第三计数器430的计数值的变化率可以通过下式表示,即:
k≈(cnt2-cnt1)*(fbeat-δf)
≈(cnt3-cnt2)*(fbeat-δf)
≈(cnt4+M-cnt3)*(fbeat-δf)
≈(cnt5-cnt4)*(fbeat-δf)
≈(cnt6-cnt5)*(fbeat-δf)
其中,(fbeat-δf)是测量周期的倒数,逻辑电路可以通过内部计时器获得该测量周期的值。对于δf<0的情况在此不再赘述。
当第三计数器430的计数值cntddmtd的线性变化率和值能够被测量,则在测量窗口内的任意时间点的实时相位差能够被计算。在图6中,如果取两个时间点t1和t2。δt1是从上一个测量点cnt1到时间点t1的时间差,δt2是从上一个测量点cnt3到时间点t1的时间差。则cntddmtd(t1)=cnt1+k*δt1并且cntddmtd(t2)=cnt3+k*δt2-M,如果cnt3+k*δt2>M。
通过等式(11)和(12)来计算可以获得在测量窗口内的任何时间点t1和t2处的第一时钟信号clk1和第二时钟信号clk2之间的相位差。
再次参见图3,在框340,在获得预定时间点处的第一时钟信号clk1和第二时钟信号clk2之间的实际相位差之后,网络设备120-1能够基于该实际相位差来调节与第二时钟信号相关联的第二计数器,以使得第二计数器与关联于第一时钟信号的第一计数器相匹配。
图7示出了根据本公开的某些实施例的时钟信号的时序图。如图7所示,tod_cnt是第一时钟信号clk1(脉冲曲线710)生成的参考时间戳计数器740。ts_cnt是已传递到第一时钟信号clk2(脉冲曲线时序720)的时间戳计数器750,该时钟具有较大的动态误差。phase_diff是通过上文描述的方式来动态检测的在第一时钟信号clk1和第二时钟信号clk2之间的实时相位误差730。ts_cnt_adj是通过基于计数器750叠加实时相位误差730生成的校正时间戳计数器760。校正后的时间戳计数器ts_cnt_adj 760与参考时间计数器tod_cnt 740之间的误差小于100皮秒。
以此方式,能够以较低的硬件成本实现两个不同频率时钟之间的相位差的动态检测,并可以获得很高的相位检测精度。
图8是适合于实现本公开的实施例的设备800的简化框图。可以提供设备800以实现通信设备,例如如图1所示的网络设备120-1和网络设备120-2。如图所示,设备800包括一个或多个处理器810,一个或多个存储器840被耦合到处理器810,并且一个或多个发射器和/或接收器(TX/RX)840被耦合到处理器810。
TX/RX 840用于双向通信。TX/RX 840具有至少一个天线以便于通信。通信接口可以表示与其他网络元件通信所必需的任何接口。
处理器810可以是适合于本地技术网络的任何类型,并且可以包括但不限于通用计算机、专用计算机、微控制器、数字信号控制器(DSP)、以及基于控制器的多核控制器架构中的一个或多个。设备800可以具有多个处理器,例如专用集成电路芯片,其在时间上从属于与主处理器同步的时钟。
存储器820可以包括一个或多个非易失性存储器和一个或多个易失性存储器。非易失性存储器的示例包括但不限于只读存储器(ROM)824,可擦除可编程只读存储器(EPROM),闪存,硬盘,光盘(CD),数字视频盘(DVD)和其他磁存储和/或光存储。易失性存储器的示例包括但不限于随机存取存储器(RAM)822和不会在断电持续时间中持续的其他易失性存储器。
计算机程序830包括由关联处理器810执行的计算机可执行指令。程序830可以存储在ROM 820中。处理器810可以通过将程序830加载到RAM 820中来执行任何合适的动作和处理。
可以借助于程序830来实现本公开的实施例,使得设备800可以执行如参考图3至7所讨论的本公开的任何过程。本公开的实施例还可以通过硬件或通过软件和硬件的组合来实现。
在一些实施例中,程序830可以有形地包含在计算机可读介质中,该计算机可读介质可以包括在设备800中(诸如在存储器820中)或者可以由设备800访问的其他存储设备。可以将程序830从计算机可读介质加载到RAM 822以供执行。计算机可读介质可以包括任何类型的有形非易失性存储器,例如ROM,EPROM,闪存,硬盘,CD,DVD等。图9示出了CD或DVD形式的计算机可读介质900的示例。计算机可读介质上存储有程序830。
通常,本公开的各种实施例可以以硬件或专用电路,软件,逻辑或其任何组合来实现。一些方面可以用硬件实现,而其他方面可以用固件或软件实现,其可以由控制器,微处理器或其他计算设备执行。虽然本公开的实施例的各个方面被示出并描述为框图,流程图或使用一些其他图示表示,但是应当理解,本文描述的框,装置,系统,技术或方法可以实现为,如非限制性示例,硬件,软件,固件,专用电路或逻辑,通用硬件或控制器或其他计算设备,或其某种组合。
本公开还提供有形地存储在非暂时性计算机可读存储介质上的至少一个计算机程序产品。该计算机程序产品包括计算机可执行指令,例如包括在程序模块中的指令,其在目标的真实或虚拟处理器上的设备中执行,以执行如上参考图3所述的方法300。通常,程序模块包括执行特定任务或实现特定抽象数据类型的例程,程序,库,对象,类,组件,数据结构等。在各种实施例中,可以根据需要在程序模块之间组合或分割程序模块的功能。用于程序模块的机器可执行指令可以在本地或分布式设备内执行。在分布式设备中,程序模块可以位于本地和远程存储介质中。
用于实现本公开的方法的计算机程序代码可以用一种或多种编程语言编写。这些计算机程序代码可以提供给通用计算机、专用计算机或其他可编程的数据处理装置的处理器,使得程序代码在被计算机或其他可编程的数据处理装置执行的时候,引起在流程图和/或框图中规定的功能/操作被实施。程序代码可以完全在计算机上、部分在计算机上、作为独立的软件包、部分在计算机上且部分在远程计算机上或完全在远程计算机或服务器上执行。
在本公开的上下文中,计算机程序代码或者相关数据可以由任意适当载体承载,以使得设备、装置或者处理器能够执行上文描述的各种处理和操作。载体的示例包括信号、计算机可读介质、等等。信号的示例可以包括电、光、无线电、声音或其它形式的传播信号,诸如载波、红外信号等。
计算机可读介质可以是包含或存储用于或有关于指令执行系统、装置或设备的程序的任何有形介质。计算机可读介质可以是计算机可读信号介质或计算机可读存储介质。计算机可读介质可以包括但不限于电子的、磁的、光学的、电磁的、红外的或半导体系统、装置或设备,或其任意合适的组合。计算机可读存储介质的更详细示例包括带有一根或多根导线的电气连接、便携式计算机磁盘、硬盘、随机存储存取器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、光存储设备、磁存储设备,或其任意合适的组合。
此外,尽管在附图中以特定顺序描述了本公开的方法的操作,但是这并非要求或者暗示必须按照该特定顺序来执行这些操作,或是必须执行全部所示的操作才能实现期望的结果。相反,流程图中描绘的步骤可以改变执行顺序。附加地或备选地,可以省略某些步骤,将多个步骤组合为一个步骤执行,和/或将一个步骤分解为多个步骤执行。还应当注意,根据本公开的两个或更多装置的特征和功能可以在一个装置中具体化。反之,上文描述的一个装置的特征和功能可以进一步划分为由多个装置来具体化。
虽然已经参考若干具体实施例描述了本公开,但是应当理解,本公开不限于所公开的具体实施例。本公开旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等效布置。
Claims (18)
1.一种用于时钟同步的方法,包括:
在通信设备处,获取第一时钟信号和第二时钟信号,所述第一时钟信号是所述通信设备的本地时钟信号,所述第二时钟信号不同于所述第一时钟信号;
基于所述第一时钟信号生成第三时钟信号,所述第三时钟信号是所述第一时钟信号与所述第二时钟信号共用的参考时钟信号;
至少部分地基于所述第三时钟信号来确定所述第一时钟信号和所述第二时钟信号之间在预定时间点处的实际相位差;以及
基于所述实际相位差来调节与第二时钟信号相关联的第二计数器,以使得所述第二计数器与关联于所述第一时钟信号的第一计数器相匹配。
2.根据权利要求1所述的方法,其中生成所述第三时钟信号包括:
基于所述第一时钟信号的第一频率设定所述第三时钟信号的第三频率;以及
基于所述第三频率生成所述第三时钟信号。
3.根据权利要求2所述的方法,其中所述第三频率通过下式而被确定:
fddmtd=[2n/(2n+1)]*fclk1,其中n<log2 (fclk1/3δfmax-1)
其中fclk1表示所述第一频率,fddmtd表示所述第三频率,n表示用于设定所述第三频率的频分系数,δfmax表示所述第一频率与所述第二时钟信号的第二频率之间的所述频率差的预定最大值。
4.根据权利要求1所述的方法,其中确定所述实际相位差包括:
基于所述第三时钟信号,触发分别针对所述第一时钟信号和所述第二时钟信号的混频操作;
基于与所述第三时钟信号的相关联的第三计数器在所述预定时间点处的参考值,来确定经混频的第一时钟信号与经混频的第二时钟信号在所述预定时间点处的参考相位差;以及
基于所述参考相位差确定所述实际相位差。
5.根据权利要求4所述的方法,其中所述参考相位差通过下式而被确定:
δt_clk_ddmtd=Tddmtd*cntddmtd,其中cntddmtd∈[0,M]
其中δt_clk_ddmtd表示所述参考相位差,Tddmtd表示所述第三时钟信号的周期,而cntddmtd表示所述第三计数器的所述参考值,M为所述第三计数器的计数阈值。
6.根据权利要求4所述的方法,其中所述实际相位差通过下式而被确定:
δt_clk_in=(fbeat/fclk1)*δt_clk_ddmtd,其中δt_clk_in∈[0,Tclk1]
其中δt_clk_ddmtd表示所述参考相位差,δt_clk_in表示所述实际相位差,fclk1表示所述第一时钟信号的第一频率,fbeat表示所述第三时钟信号的第三频率和所述第一频率之间的频率差,Tclk1表示所述第一时钟信号的周期。
7.根据权利要求4所述的方法,还包括:
基于所述第一时钟信号的第一频率与所述第二时钟信号的第二频率之间的频率差以及所述第三时钟信号的第三频率和所述第一频率之间的频率差,确定所述第三计数器在多个参考时间点的计数值;
基于所述计数值确定的所述第三计数器的计数周期内的计数值的变化率;以及
基于所述变化率、所述预定时间点与所述参考时间点的时间间隔、所述计数值以及所述第三计数器的计数阈值,来确定所述第三计数器在所述预定时间点处的所述参考值。
8.根据权利要求1所述的方法,其中调节所述第二计数器包括:
获取所述第二计数器在所述预定时间点处的初始值;以及
通过将所述实际相位差补偿到所述初始值,来生成所述第二计数器在所述预定时间点处的调节值。
9.一种用于时钟同步的设备,包括:
至少一个处理器;以及
与所述至少一个处理器耦合的存储器,所述存储器包含有存储于其中的指令,所述指令在被所述至少一个处理单元执行时,使得所述设备执行以下动作:
获取第一时钟信号和第二时钟信号,所述第一时钟信号是所述通信设备的本地时钟信号,所述第二时钟信号不同于所述第一时钟信号;
基于所述第一时钟信号生成第三时钟信号,所述第三时钟信号是所述第一时钟信号与所述第二时钟信号共用的参考时钟信号;
至少部分地基于所述第三时钟信号来确定所述第一时钟信号和所述第二时钟信号之间的在预定时间点处的实际相位差;以及
基于所述实际相位差来调节与第二时钟信号相关联的第二计数器,以使得所述第二计数器与关联于所述第一时钟信号的第一计数器相匹配。
10.根据权利要求9所述的设备,其中通过以下方式使所述设备生成所述第三时钟:
基于所述第一时钟信号的第一频率设定述第三时钟信号的第三频率;以及
基于所述第三频率生成所述第三时钟信号。
11.根据权利要求10所述的设备,其中所述第三频率通过下式而被确定:
fddmtd=[2n/(2n+1)]*fclk1,其中n<log2 (fclk1/3δfmax-1)
其中fclk1表示所述第一频率,fddmtd表示所述第三频率,n表示用于设定所述第三频率的频分系数,δfmax表示所述第一频率与所述第二时钟信号的第二频率之间的所述频率差的预定最大值。
12.根据权利要求9所述的设备,其中通过以下方式使所述设备确定所述实际相位差:
基于所述第三时钟信号,触发分别针对所述第一时钟信号和所述第二时钟信号的混频操作;
基于与所述第三时钟信号的相关联的第三计数器在所述预定时间点处的参考值,来确定经混频的第一时钟信号与经混频的第二时钟信号在所述预定时间点处的参考相位差;以及
基于所述参考相位差确定所述实际相位差。
13.根据权利要求12所述的设备,其中所述参考相位差通过下式而被确定:
δt_clk_ddmtd=Tddmtd*cntddmtd,其中cntddmtd∈[0,M]
其中δt_clk_ddmtd表示所述参考相位差,Tddmtd表示所述第三时钟信号的周期,而cntddmtd表示所述第三计数器的所述参考值,M为所述第三计数器的计数阈值。
14.根据权利要求12所述的方法,其中所述实际相位差通过下式而被确定:
δt_clk_in=(fbeat/fclk1)*δt_clk_ddmtd,其中δt_clk_in∈[0,Tclk1]
其中δt_clk_ddmtd表示所述参考相位差,δt_clk_in表示所述实际相位差,fclk1表示所述第一时钟信号的第一频率,fbeat表示所述第三时钟信号的第三频率和所述第一频率之间的频率差,Tclk1表示所述第一时钟信号的周期。
15.根据权利要求12所述的设备,其中所述至少一个存储器和所述指令进一步被配置为,与所述至少一个处理器一起,使得所述设备:
基于所述第一时钟信号的第一频率与所述第二时钟信号的第二频率之间的频率差以及所述第三时钟信号的第三频率和所述第一频率之间的频率差,确定所述第三计数器在多个参考时间点的计数值;
基于所述计数值确定的所述第三计数器的计数周期内的计数值的变化率;以及
基于所述变化率、所述预定时间点与所述参考时间点的时间间隔、所述计数值以及所述第三计数器的计数阈值,来确定所述第三计数器在所述预定时间点处的所述参考值。
16.根据权利要求9所述的设备,其中通过以下方式使所述设备调节所述第二计数器:
获取所述第二计数器在所述预定时间点处的初始值;以及
通过将所述实际相位差补偿到所述初始值,来生成所述第二计数器在所述预定时间点处的调节值。
17.一种用于时钟同步的装置,包括:
用于获取第一时钟信号和第二时钟信号,所述第一时钟信号是所述通信设备的本地时钟信号,所述第二时钟信号不同于所述第一时钟信号的部件;
用于基于所述第一时钟信号生成第三时钟信号,所述第三时钟信号是所述第一时钟信号与所述第二时钟信号共用的参考时钟信号的部件;
用于至少部分地基于所述第三时钟信号来确定所述第一时钟信号和所述第二时钟信号之间的在预定时间点处的实际相位差的部件;以及
用于基于所述实际相位差来调节与第二时钟信号相关联的第二计数器,以使得所述第二计数器与关联于所述第一时钟信号的第一计数器相匹配的部件。
18.一种计算机可读介质,所述计算机可读介质上存储有指令,当所述指令在被至少一个处理单元执行时,使得至少一个处理单元被配置为执行根据权利要求1-8中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010003223.9A CN113067655B (zh) | 2020-01-02 | 2020-01-02 | 用于时钟同步的方法、设备、装置以及计算机存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010003223.9A CN113067655B (zh) | 2020-01-02 | 2020-01-02 | 用于时钟同步的方法、设备、装置以及计算机存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113067655A true CN113067655A (zh) | 2021-07-02 |
CN113067655B CN113067655B (zh) | 2023-05-12 |
Family
ID=76558350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010003223.9A Active CN113067655B (zh) | 2020-01-02 | 2020-01-02 | 用于时钟同步的方法、设备、装置以及计算机存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113067655B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070116164A1 (en) * | 2005-11-22 | 2007-05-24 | Sun Microsystems, Inc. | Clock alignment detection from single reference |
US20100011240A1 (en) * | 2006-10-12 | 2010-01-14 | Rohde & Schwarz Gmbh & Co. Kg | Device and method for synchronizing the states of a plurality of sequential processing units |
CN103563285A (zh) * | 2011-05-23 | 2014-02-05 | 英特尔移动通信有限责任公司 | 用于同步第一时钟域与第二时钟域之间的数据移交的设备 |
CN109787925A (zh) * | 2019-03-08 | 2019-05-21 | 北京集创北方科技股份有限公司 | 检测电路、时钟数据恢复电路和信号检测方法 |
-
2020
- 2020-01-02 CN CN202010003223.9A patent/CN113067655B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070116164A1 (en) * | 2005-11-22 | 2007-05-24 | Sun Microsystems, Inc. | Clock alignment detection from single reference |
US20100011240A1 (en) * | 2006-10-12 | 2010-01-14 | Rohde & Schwarz Gmbh & Co. Kg | Device and method for synchronizing the states of a plurality of sequential processing units |
CN103563285A (zh) * | 2011-05-23 | 2014-02-05 | 英特尔移动通信有限责任公司 | 用于同步第一时钟域与第二时钟域之间的数据移交的设备 |
CN109787925A (zh) * | 2019-03-08 | 2019-05-21 | 北京集创北方科技股份有限公司 | 检测电路、时钟数据恢复电路和信号检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113067655B (zh) | 2023-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113711510B (zh) | 相位预测器和相关联的使用方法 | |
US9634782B2 (en) | Clock synchronization system, clock synchronization method, and storage medium whereupon clock synchronization program is stored | |
CN109387776B (zh) | 测量时钟抖动的方法、时钟抖动测量电路和半导体装置 | |
US11038608B2 (en) | Frequency synchronization method and slave clock | |
US9838196B2 (en) | Synchronization apparatus, synchronization system, radio communication apparatus and synchronization method | |
US20140362960A1 (en) | Receiver, method of calculating time difference, and program | |
CN109392074A (zh) | 时钟校准方法和装置 | |
US20140269645A1 (en) | Wireless access point synchronization | |
WO2016177090A1 (zh) | 时钟同步方法及装置 | |
CN115698898B (zh) | 用于在网络设备中同步节点的系统和方法 | |
US20100293243A1 (en) | method and apparatus for measuring directionally differentiated (one-way) network latency | |
US11303376B2 (en) | Information processing apparatus and time synchronization method | |
US8294501B1 (en) | Multiphase clock generation and calibration | |
CN108988832B (zh) | 用于检测与电子装置相关联的延迟的方法和相应的电子装置 | |
CN113067655B (zh) | 用于时钟同步的方法、设备、装置以及计算机存储介质 | |
CN105960820A (zh) | 一种同步装置及方法 | |
US11157036B2 (en) | Monitoring delay across clock domains using dynamic phase shift | |
KR101404085B1 (ko) | 무선 통신기, 그를 이용한 거리 측정 장치 및 방법 | |
US9312838B2 (en) | Apparatus and method for transferring multiple asynchronous clock signals over a single conductor | |
US20230275679A1 (en) | Method and apparatus for synchronizing signals of signal measuring devices | |
CN114070762B (zh) | 网络监测探针组件、同步方法、数据采集分析装置 | |
CN112953673B (zh) | 频标信号远程恢复方法、装置和频标信号远程传输方法 | |
WO2023004576A1 (zh) | 一种时钟同步方法、装置、系统及芯片 | |
US11469876B1 (en) | Trigger to data synchronization of gigahertz digital-to-analog converters | |
US11088695B2 (en) | Phase-locked loop apparatus and method for clock synchronization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |