CN113054962B - 共源共栅GaN功率器件及其半桥应用电路 - Google Patents
共源共栅GaN功率器件及其半桥应用电路 Download PDFInfo
- Publication number
- CN113054962B CN113054962B CN202110322737.5A CN202110322737A CN113054962B CN 113054962 B CN113054962 B CN 113054962B CN 202110322737 A CN202110322737 A CN 202110322737A CN 113054962 B CN113054962 B CN 113054962B
- Authority
- CN
- China
- Prior art keywords
- source
- gate
- gan
- power device
- gan power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 claims abstract description 61
- 239000003990 capacitor Substances 0.000 claims description 43
- 238000007789 sealing Methods 0.000 claims description 25
- 230000000087 stabilizing effect Effects 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 169
- 229910002601 GaN Inorganic materials 0.000 description 168
- 238000010586 diagram Methods 0.000 description 13
- 230000010354 integration Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Abstract
本发明公开了一种共源共栅GaN功率器件及其半桥应用电路，共源共栅GaN功率器件包括合封于一体的GaN器件和LDMOS器件，LDMOS器件包括集成于一体的LDMOS场效应管和栅极驱动器，栅极驱动器的信号输入端作为共源共栅GaN功率器件的逻辑信号输入端，信号输出端与LDMOS场效应管的栅极端相连接，接地端与LDMOS场效应管的源极端连接，连接点作为共源共栅GaN功率器件的源极端并连接GaN器件的栅极端，LDMOS场效应管的漏极端与GaN器件的源极端相连，GaN器件的漏极端作为共源共栅GaN功率器件的漏极端。本发明能够最大程度降低驱动回路的寄生参数、实现最佳开关性能，对于自供电及高侧专用共源共栅GaN功率器件，可极大简化电路，实现紧凑、高可靠的系统方案。
Description
技术领域
本发明属于氮化镓(GaN)技术领域，具体涉及一种双管芯合封共源共栅GaN功率器件及具有该双管芯合封共源共栅GaN功率器件的高侧专用共源共栅GaN功率器件和共源共栅GaN功率器件半桥应用电路。
背景技术
目前现有的共源共栅GaN器件结构，采用VDMOS场效应管与氮化镓场效应管进行双管芯合封，VDMOS场效应管的漏极端与氮化镓场效应管的源极端相连，氮化镓场效应管的漏极作为合封器件的漏极引出至合封器件的外部，VDMOS场效应管的栅极端作为合封器件的栅极端引出至合封器件的外部，VDMOS场效应管的源极与氮化镓场效应管的栅极端相连，并且VDMOS场效应管的源极作为合封器件的源极端引出至合封器件的外部。在上述共源共栅GaN器件结构中，氮化镓场效应管通常采用耗尽型GaN器件，其被称为长通型器件，其在零栅源电压状态下为导通状态。当耗尽型GaN器件与VDMOS场效应管串联时，VDMOS场效应管作为驱动器件，通过VDMOS场效应管的导通或关断实现共源共栅GaN器件的导通或关断。
如图1所示，采用VDMOS场效应管与氮化镓场效应管合封形成的共源共栅GaN器件在接入驱动电路后，封装引入的源极串联电感将被完全包含在驱动环路之中，该电感的存在会造成开关速度变慢以及有效的栅极驱动电压下降，进而影响系统的效率。另外，在共源共栅GaN器件实际开关应用时，功率环路(由漏端到源端的通路及外部续流电路组成)中存在的分布串联寄生电感与VDMOS场效应管、GaN场效应管的极间寄生电容容易形成LC谐振现象，会显著增加系统的开关损耗，严重的谐振甚至会影响到器件的可靠性。
发明内容
本发明的主要目的在于提供一种能够最大程度降低驱动回路的寄生参数，实现最佳开关性能的双管芯合封共源共栅GaN功率器件，进一步还提供一种具有双管芯合封共源共栅GaN功率器件的高侧专用共源共栅GaN功率器件和共源共栅GaN功率器件半桥应用电路。
为实现前述发明目的，本发明采用的技术方案包括：一种双管芯合封共源共栅GaN功率器件，所述双管芯合封共源共栅GaN功率器件包括合封于一体的GaN器件和LDMOS器件，所述LDMOS器件包括集成于一体的LDMOS场效应管和栅极驱动器，所述栅极驱动器具有信号输入端、信号输出端、电源连接端和接地端，所述栅极驱动器的信号输入端向外引出作为双管芯合封共源共栅GaN功率器件的逻辑信号输入端，信号输出端与LDMOS场效应管的栅极端相连接，接地端与LDMOS场效应管的源极端连接于第一连接点，所述第一连接点向外引出作为双管芯合封共源共栅GaN功率器件的源极端，且所述第一连接点还连接GaN器件的栅极端，所述LDMOS场效应管的漏极端与GaN器件的源极端相连，所述GaN器件的漏极端向外引出作为双管芯合封共源共栅GaN功率器件的漏极端。
优选地，所述LDMOS器件还包括与LDMOS场效应管和栅极驱动器集成于一体的自供电电路，所述自供电电路包括二极管和电阻，所述二极管的负极与栅极驱动器的电源连接端连接于第二连接点，正极连接于GaN器件的源极和LDMOS场效应管的漏极端之间，所述电阻的一端连接于栅极驱动器的信号输出端和LDMOS场效应管的栅极端之间并形成第三连接点，相对端连接于栅极驱动器的接地端和第一连接点之间并形成第四连接点，所述第一连接点和第二连接点与外部稳压电容器相连。
优选地，所述外部稳压电容器与所述LDMOS器件和GaN器件集成于一体。
优选地，所述自供电电路还包括稳压器，所述稳压器连接于第二连接点和栅极驱动器的电源连接端之间。
优选地，所述自供电电路还包括图腾柱电路和箝位电路，所述图腾柱电路包括第一NMOS晶体管和第二NMOS晶体管，所述箝位电路包括箝位二极管，所述第一NMOS晶体管的漏极连接于第二连接点和栅极驱动器的电源连接端之间，源极与第二NMOS晶体管的漏极相连，所述第二NMOS晶体管的源极连接于第四连接点和栅极驱动器的接地端之间，所述第一NMOS晶体管的栅极和第二NMOS晶体管的栅极均与栅极驱动器的信号输出端相连，所述箝位二极管的一端连接于第一NMOS晶体管的栅极和栅极驱动器的信号输出端之间，相对端接地。
本发明还揭示了一种高侧专用共源共栅GaN功率器件，所述高侧专用共源共栅GaN功率器件包括驱动器输入级、高压电平位移电路及上述所述的双管芯合封共源共栅GaN功率器件，所述高压电平位移电路和驱动器输入级与LDMOS器件集成于一体，所述LDMOS器件中栅极驱动器为浮动高侧栅极驱动器。
优选地，所述浮动高侧栅极驱动器具有信号输入端、信号输出端、浮置电源端和浮置参考接地端，所述浮动高侧栅极驱动器的信号输入端通过高压电平位移电路与驱动器输入级连接，信号输出端与LDMOS场效应管的栅极端相连，所述浮置电源连接端、浮置参考接地端向外引出作为外部稳压电容器的两个连接端，所述浮置参考接地端与LDMOS场效应管的源极端连接并向外引出作为高侧专用共源共栅GaN功率器件的源极端。
本发明还揭示了一种共源共栅GaN功率器件半桥应用电路，包括高压电源线、功率接地线、具有高压浮动高边驱动器接口的半桥驱动芯片、外围电路及多个上述双管芯合封共源共栅GaN功率器件，多个所述双管芯合封共源共栅GaN功率器件串联连接于高压电源线和功率接地线之间并通过外围电路与半桥驱动芯片相连。
优选地，当双管芯合封共源共栅GaN功率器件中栅极驱动器采用非自供电方式提供工作电压时，所述外围电路包括高压自举二极管；当双管芯合封共源共栅GaN功率器件中栅极驱动器采用自供电方式提供工作电压时，所述外围电路不包括高压自举二极管。
本发明还揭示了一种高侧共源共栅GaN功率器件半桥应用电路，包括高压电源线、功率接地线、PWM驱动芯片、上述所述的高侧专用共源共栅GaN功率器件及上述所述的双管芯合封共源共栅GaN功率器件，所述高侧专用共源共栅GaN功率器件与双管芯合封共源共栅GaN功率器件串联连接于高压电源线和功率接地线之间，并且高侧专用共源共栅GaN功率器件和双管芯合封共源共栅GaN功率器件均与PWM驱动芯片标准逻辑输出端口直接相连。
与现有技术相比较，本发明的有益效果至少在于：
(1)本发明通过采用LDMOS场效应管代替VDMOS场效应管与GaN器件进行合封，实现了LDMOS场效应管与栅极驱动器的单衬底集成，最大程度降低驱动回路的寄生参数，并通过优化栅极驱动器与LDMOS场效应管的匹配，实现最佳开关性能。
(2)本发明通过设置在LDMOS器件内集成自供电电路，以实现栅极驱动器的自供电，一方面简化外部供电方案及在高边应用场景下取消高压自举二极管，另一方面还能够显著简化PCB布线，实现更加紧凑的方案并提升系统的性能与可靠性。
(3)本发明通过集成高压电平位移电路和浮动高压驱动器，可直接使用常规PWM逻辑输出端口驱动高侧器件，实现逻辑输入-功率输出，避免了带有高侧驱动器接口的专用驱动芯片的使用，并且高侧专用共源共栅GaN功率器件也可实现自供电功能，简化PCB布线，实现更加紧凑的方案并提升系统的性能与可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中共源共栅GaN功率器件与驱动电路连接示意图；
图2是非自供电的双管芯合封共源共栅GaN功率器件的结构示意图；
图3是自供电的双管芯合封共源共栅GaN功率器件的结构示意图；
图4是集成了自供电电容的双管芯合封共源共栅GaN功率器件的结构示意图；
图5是具有稳压器的自供电的双管芯合封共源共栅GaN功率器件的结构示意图；
图6是具有图腾柱电路和箝位电路的自供电的双管芯合封共源共栅GaN功率器件的结构示意图；
图7是非供电的高侧专用共源共栅GaN功率器件的结构示意图；
图8是自供电的高侧专用共源共栅GaN功率器件的结构示意图；
图9是具有非自供电双管芯合封共源共栅GaN功率器件的共源共栅GaN功率器件半桥应用电路结构示意图；
图10是具有自供电双管芯合封共源共栅GaN功率器件的共源共栅GaN功率器件半桥应用电路结构示意图；
图11是具有自供电双管芯合封共源共栅GaN功率器件和自供电高侧专用共源共栅GaN功率器件的共源共栅GaN功率器件半桥应用电路结构示意图。
具体实施方式
通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。
本发明所揭示的一种双管芯合封共源共栅(Cascode)GaN(氮化镓)功率器件，采用集成栅极驱动器22的横向扩散金属氧化物半导体(LDMOS，Laterally-Diffused Metal-Oxide Semiconductor)与GaN器件10进行合封，代替传统的垂直扩散金属氧化物半导体(VDMOS，Vertical-Diffused Metal-Oxide Semiconductor)与GaN器件10进行合封，实现了横向扩散金属氧化物半导体(LDMOS)与栅极驱动器22的单衬底集成，最大程度降低驱动回路的寄生参数，同时优化栅极驱动器22与横向扩散金属氧化物半导体(LDMOS)的匹配，实现最佳开关性能。
结合图2～图6所示，本发明所揭示的一种双管芯合封共源共栅GaN功率器件100，包括合封于一体的GaN器件10和LDMOS器件20，其中，GaN器件10作为主器件，即GaN器件10作为一个管芯，其在关断状态下承受高源漏电压，其具有栅极端g、漏极端d和源极端s；LDMOS器件20作为另一个管芯，其与GaN器件10相连，LDMOS器件20在外部逻辑信号的控制下导通或关断，进而实现双管芯合封共源共栅GaN功率器件100的导通或关断。
具体地，如图2所示，LDMOS器件20包括集成于一体的LDMOS场效应管21和栅极驱动器22，其中，LDMOS场效应管21具有栅极端g、漏极端d和源极端s，栅极驱动器22具有信号输入端a、信号输出端b、电源连接端c和接地端d，栅极驱动器22的信号输入端a向外部引出作为双管芯合封共源共栅GaN功率器件100的逻辑信号输入端LSIN，用于输入控制LDMOS器件20导通或关断的逻辑信号，信号输出端b与LDMOS场效应管21的栅极端g相连接，接地端d与LDMOS场效应管21的源极端s连接于第一连接点A，该第一连接点A进一步与GaN器件10的栅极端g相连接，并且该第一连接点A向外部引出作为双管芯合封共源共栅GaN功率器件100的源极端VS；LDMOS场效应管21的漏极端d与GaN器件10的源极端s相连，形成中间节点B，GaN器件10的漏极端d向外部引出作为双管芯合封共源共栅GaN功率器件100的漏极端VD。
实施时，LDMOS场效应管21与栅极驱动器22采用上述连接方式相连并通过单衬底方式集成于一体，形成LDMOS器件20，该LDMOS器件20进一步与GaN器件10通过合封方式集成于一体，形成双管芯合封共源共栅GaN功率器件100。本发明通过采用LDMOS场效应管21代替现有技术中VDMOS场效应管与GaN器件10进行合封，易于实现LDMOS场效应管21与栅极驱动器22的单衬底集成，最大程度上降低驱动回路的寄生参数，显著提高双管芯合封共源共栅GaN功率器件100的开关性能。
结合图2～图6所示，栅极驱动器22在工作时电源连接端c需要接入电源，实施时，可通过外部电源直接供电的方式为栅极驱动器22提供工作电压，也可通过设置相应的自供电电路实现自供电。如图1所示，当采用外部电源直接供电时，栅极驱动器22的电源连接端c向外部引出作为双管芯合封共源共栅GaN功率器件100的电源接入端口Vcc，该电源接入端口Vcc与外部电源连接，以直接为栅极驱动器22提供工作电压。
如图3所示，当采用自供电方式为栅极驱动器22提供工作电压时，LDMOS器件20还包括自供电电路，自供电电路与LDMOS场效应管21和栅极驱动器22集成于一体，自供电电路包括二极管23和电阻24，其中，二极管23的负极与栅极驱动器22的电源连接端c连接于第二连接点C，正极连接于GaN器件10的源极端s和LDMOS场效应管21的漏极端d之间，也即正极连接中间节点B，第二连接点C向外部引出作为双管芯合封共源共栅GaN功率器件100的一电源接入端Vcc；电阻24的一端连接于栅极驱动器22的信号输出端b和LDMOS场效应管21的栅极端g之间，形成第三连接点D，相对端连接于栅极驱动器22的接地端d和第一连接点A之间，形成第四连接点E；第一连接点A进一步向外部引出作为双管芯合封共源共栅GaN功率器件100的稳压电容接入端VS1(可选方式，用以优化管脚排布和PCB布线，亦可以VS引脚替代)，通过两个接入端Vcc和VS1(可选方式，用以优化管脚排布和PCB布线，亦可以VS引脚替代)接入外部稳压电容器作为自供电电容，当然，在其他实施例中，可选择其他能够提供电源的供电电路。
实施时，中间连接点B通过二极管23连接栅极驱动器22的电源连接端c，并通过电源接入端Vcc连接外部的稳压电容，在双管芯合封共源共栅GaN功率器件100关断的状态下，中间连接点B的电压将上升至GaN器件10关断阈值电压(-Vth_GaN)附近，利用该中间连接点B的电压可实现对外部供电电容的充电，并且在典型情况下，中间连接点B的电压在LDMOS场效应管21关断后将上升至20V左右，足以产生典型的栅极驱动器22驱动电压(10～15V)，实现栅极驱动器22的自供电。供电采用的二极管23耐压与LDMOS场效应管21相当即可。本发明在LDMOS器件20内集成自供电电路，以解决栅极驱动器22的供电问题，简化了外部供电方案，并且在高边应用场景下可省去高压自举二极管(Bootstrap Diode)，同时，通过在LDMOS器件20内集成自供电电路，还能够显著简化PCB布线，使系统方案更加紧凑，提升性能与可靠性。
如图4所示，为进一步提升集成度、简化系统设计，外部稳压电容器30可直接集成在双管芯合封共源共栅GaN功率器件100内，也即外部稳压电容器与LDMOS器件20、GaN器件10通过合封方式集成于一体。本实施例中，外部稳压电容器30的一端与第二连接点C相连，相对端与第一连接点A相连，外部稳压电容器30为栅极驱动器22提供工作电压，实现栅极驱动器22的自供电。
结合图5和图6所示，在采用自供电方式为栅极驱动器22提供工作电压时，栅极驱动器22的工作电压可能存在不稳定的问题。为提高内部供电电压的稳定性，使栅极驱动器22稳定工作，自供电电路还包括稳压器25，稳压器25集成在LDMOS器件20内，稳压器25的一端与第二连接点C相连，相对端与栅极驱动器22的电源连接端c相连。实施时，稳压器25为栅极驱动器22提供稳定的工作电压，典型值为10～14V左右。通过在LDMOS器件20内集成稳压器25，可为栅极驱动器22提供稳定的工作电压，提升栅极驱动器22的稳定性。
进一步地，为了降低成本，LDMOS器件20内也可不设置稳压器25，可采用图腾柱电路和箝位电路来提高内部供电电压的稳定性。具体地，图腾柱电路包括第一NMOS晶体管26和第二NMOS晶体管27，箝位电路包括箝位二极管28，其中，第一NMOS晶体管26的漏极c连接于第二连接点C和栅极驱动器22的电源连接端c之间，源极e与第二NMOS晶体管27的漏极c相连，第二NMOS晶体管27的源极e连接于第四连接点E和栅极驱动器22的接地端d之间，第一NMOS晶体管26的栅极b和第二NMOS晶体管27的栅极b均与栅极驱动器22的信号输出端b相连；箝位二极管28一端连接于第一NMOS晶体管26的栅极b和栅极驱动器22的信号输出端b之间，相对端接地。本实施例中，图腾柱电路作为栅极驱动器22的末级，其输出电压通过箝位电路箝位在12V左右，无需使用稳压器便可为栅极驱动器22提供稳定的工作电压，有效降低成本。
结合图7和图8所示，本发明还揭示了一种高侧专用共源共栅GaN功率器件200，包括驱动器输入级40、高压电平位移电路50及上述双管芯合封共源共栅(Cascode)GaN功率器件，且上述双管芯合封共源共栅(Cascode)GaN功率器件中LDMOS器件内的栅极驱动器22为浮动高侧栅极驱动器，驱动器输入级40、高压电平位移电路50与双管芯合封共源共栅(Cascode)GaN功率器件内的LDMOS器件20集成于一体，即驱动器输入级40、高压电平位移电路50和LDMOS器件20集成于一体后，与GaN器件10通过合封方式集成于一体，形成所述高侧专用共源共栅GaN功率器件200，该高侧专用共源共栅GaN功率器件200直接用常规PWM逻辑输出端口驱动，实现逻辑输入-功率输出，避免了选择带有高侧驱动器接口的驱动芯片(IC)的使用。
如图7所示，为一高侧专用共源共栅GaN功率器件200结构示意图，其中，双管芯合封共源共栅(Cascode)GaN功率器件采用外部电源直接供电方式为栅极驱动器22进行供电，也即双管芯合封共源共栅(Cascode)GaN功率器件中未集成自供电电路，需依靠外部供电电源来直接供电。具体地，驱动器输入级40具有信号输入端a、信号输出端b、电源连接端c和接地端d，驱动器输入级40的信号输入端a向外部引出作为高侧专用共源共栅GaN功率器件200的逻辑信号输入端HSIN，信号输出端b通过高压电平位移电路50与栅极驱动器22(栅极驱动器22为浮动高侧栅极驱动器)的信号输入端a相连，电源连接端c向外部引出作为高侧专用共源共栅GaN功率器件200的电源接入端Vcc，以接入外部电源，为驱动器输入级40提供工作电压，接地端d向外部引出作为高侧专用共源共栅GaN功率器件200的接地端GND，以实现高侧专用共源共栅GaN功率器件200接地处理，同时，栅极驱动器22(栅极驱动器22为浮动高侧栅极驱动器)的电源连接端c(也称浮置电源端)向外部引出作为高侧专用共源共栅GaN功率器件200的浮置电源接入端VB，以为栅极驱动器22提供工作电压，浮置电源接入端VB连接外部稳压电容器的一接入端，栅极驱动器22接地端d(也称浮置参考接地端)与LDMOS场效应管的源极端相连于第一连接点A，第一连接点A向外部引出作为高侧专用共源共栅GaN功率器件200的源极端VS及外部稳压电容器的稳压电容接入端VS1(可选方式，用以优化管脚排布和PCB布线，亦可以VS引脚替代)，GaN器件10的漏极端d向外部引出作为高侧专用共源共栅GaN功率器件200的漏极端VD。
当然，在其他实施例中，高侧专用共源共栅GaN功率器件200中的双管芯合封共源共栅(Cascode)GaN功率器件也可采用自供电方式为栅极驱动器22提供工作电压，如图8所示，此时外部稳压电容连接在VB与VS(或VS1)引脚间，图8所示为另一高侧专用共源共栅GaN功率器件200的结构示意图，其中，双管芯合封共源共栅(Cascode)GaN功率器件中LDMOS集成自供电电路，可采用自供电方式为栅极驱动器22提供工作电压。具体地，驱动器输入级40和高压电平位移电路50与双管芯合封共源共栅(Cascode)GaN功率器件的具体连接详见上述，在此不再一一赘述。通过采用自供电方式，可简化PCB布线的同时，实现更加紧凑的系统方案。
结合图9～图11所示，本发明还揭示了一种共源共栅GaN功率器件半桥应用电路，所述共源共栅GaN功率器件半桥应用电路包括高压电源线VBUS、功率接地线PGND、具有高压浮动高边驱动器接口的半桥驱动芯片、外围电路和多个双管芯合封共源共栅GaN功率器件100，多个双管芯合封共源共栅GaN功率器件100串联连接于高压电源线VBUS和功率接地线PGND之间，并且每个双管芯合封共源共栅GaN功率器件100通过外围电路连接具有高压浮动高边驱动器接口的半桥驱动芯片。
当双管芯合封共源共栅GaN功率器件100中栅极驱动器22(栅极驱动器22为浮动高侧栅极驱动器)采用外部电源直接供电时，也即双管芯合封共源共栅GaN功率器件100内未集成自供电电路，外围电路包括高压自举二极管60。如图9所示，具体以共源共栅GaN功率器件半桥应用电路包括两个双管芯合封共源共栅GaN功率器件100(分别记为第一双管芯合封共源共栅GaN功率器件100a和第二双管芯合封共源共栅GaN功率器件100b)，外围电路包括高压自举二极管60和三个电容(分别记为第一电容61，第二电容62和第三电容63)为例，对共源共栅GaN功率器件半桥应用电路进行详细地说明：
第一双管芯合封共源共栅GaN功率器件100a的漏极端VD连接高压电源线VBUS，源极端VS与第二双管芯合封共源共栅GaN功率器件100b的漏极端VD相连，第二双管芯合封共源共栅GaN功率器件100b的源极端s连接功率接地线PGND，第一双管芯合封共源共栅GaN功率器件100a的逻辑信号输入端LSIN与驱动芯片的HSDRV(高端驱动输出)引脚相连，电源接入端Vcc与半桥驱动芯片的VB(高端浮置电源电压)引脚相连，第一电容61的一端连接在半桥驱动芯片的高端浮置电源电压(VB)引脚和第一双管芯合封共源共栅GaN功率器件100的电源接入端口Vcc，相对端与半桥驱动芯片的VS引脚连接于一连接点，该连接点进一步连接在第一双管芯合封共源共栅GaN功率器件100的源极端VS和第二双管芯合封共源共栅GaN功率器件100的漏极端VD之间；第二双管芯合封共源共栅GaN功率器件100的逻辑信号输入端LSIN与半桥驱动芯片的LSDRV(低端驱动输出)引脚相连，源极端VS连接功率接地线PGND，第二电容62的一端与驱动芯片的Vcc引脚连接于一连接点，记为F，相对端接地，第三电容63的一端与第二双管芯合封共源共栅GaN功率器件100的电源接入端Vcc连接于一连接点，记为G，F连接点与G连接点相连，同时高压自举二极管60的正极与F连接点相连，负极与驱动芯片的VB引脚相连。
当双管芯合封共源共栅GaN功率器件100中栅极驱动器22(栅极驱动器22为浮动高侧栅极驱动器)采用自供电方式为其提供工作电压时，也即双管芯合封共源共栅GaN功率器件100中LDMOS器件集成自供电电路，外围电路无需使用高压自举二极管，使得系统得到大幅简化。如图10所示，具体以共源共栅GaN功率器件半桥应用电路包括两个双管芯合封共源共栅GaN功率器件100(分别记为第三双管芯合封共源共栅GaN功率器件100c和第四双管芯合封共源共栅GaN功率器件100d)，外围电路包括三个电容(分别记为第一电容61，第二电容62和第三电容63)为例，对共源共栅GaN功率器件半桥应用电路进行详细地说明：
如图10所示，第三双管芯合封共源共栅GaN功率器件100c的漏极端VD连接高压电源线VBUS，源极端VS与第四双管芯合封共源共栅GaN功率器件100d的漏极端VD相连，第三双管芯合封共源共栅GaN功率器件100c的逻辑信号输入端LSIN与半桥驱动芯片的HSDRV(高端驱动输出)引脚相连，第一电容61的一端与第三双管芯合封共源共栅GaN功率器件100c的电源接入端Vcc相连，相对端与第三双管芯合封共源共栅GaN功率器件100c的稳压电容接入端VS1(Option)相连，使得栅极驱动器22能够实现自供电功能，第一电容61进一步与半桥驱动芯片的高端浮置电源电压(VB)引脚相连(向驱动芯片提供浮动电源)；第四双管芯合封共源共栅GaN功率器件100d的逻辑信号输入端LSIN与半桥驱动芯片的LSDRV(低端驱动输出)引脚相连，源极端VS连接功率接地线PGND，第二电容62的一端与第四双管芯合封共源共栅GaN功率器件100d的电源接入端Vcc相连，相对端与第四双管芯合封共源共栅GaN功率器件100d的稳压电容接入端VS1(Option)相连；半桥驱动芯片的VS(高端浮置电源偏移电压)引脚连接在第三双管芯合封共源共栅GaN功率器件100c的源极端VS(高端浮置电源偏移电压)和第四双管芯合封共源共栅GaN功率器件100d的漏极端VD之间，Vcc(低端固定电源电压)引脚通过第三电容63接地。
如图11所示，为本发明所揭示的一种高侧共源共栅GaN功率器件半桥应用电路，包括高压电源线VBUS、功率接地线PGND、PWM驱动芯片、高侧专用共源共栅GaN功率器件200和至少一个双管芯合封共源共栅GaN功率器件100，高侧专用共源共栅GaN功率器件200与双管芯合封共源共栅GaN功率器件100串联连接在高压电源线VBUS和功率接地线PGND之间，并且高侧专用共源共栅GaN功率器件200和双管芯合封共源共栅GaN功率器件100均与PWM驱动芯片相连。在该高侧专用共源共栅GaN功率器件半桥应用电路中，高侧驱动的低压域电路电源均由低侧自供电器件提供，且PWM驱动芯片无需提供高压浮动高边驱动器接口。
具体地，以采用自供电的高侧专用共源共栅GaN功率器件200及采用自供电的双管芯合封共源共栅GaN功率器件100为例，对高侧共源共栅GaN功率器件半桥应用电路进行详细地说明。
如图11所示，高侧专用共源共栅GaN功率器件200的逻辑信号输入端HSIN与PWM驱动芯片的HSPWM(高侧脉冲宽度调制信号输出)引脚相连，接地端GND接地处理，电源接入端Vcc与第一电容61的一端连接于连接点H，第一电容61的另一端接地，电源接入端VB与第二电容62的一端相连，稳压电容接入端VS1(Option)与第二电容62的另一端相连，实现自供电功能，源极端VS与双管芯合封共源共栅GaN功率器件100的漏极端VD相连；双管芯合封共源共栅GaN功率器件100的源极端VS连接功率接地线PGND，逻辑信号输入端LSIN与PWM驱动芯片的LSPWM(低侧脉冲宽度调制信号输出)引脚相连，电源接入端Vcc与第三电容63的一端相连，形成连接点P，稳压电容接入端VS1(Option)与第三电容63的另一端相连，实现自供电功能，连接点H和连接点P相连，高侧、低侧器件同时实现自供电功能。
本发明一方面通过采用LDMOS场效应管代替VDMOS场效应管与GaN器件进行合封，实现了LDMOS场效应管与栅极驱动器的单衬底集成，最大程度降低驱动回路的寄生参数，并通过优化栅极驱动器与LDMOS场效应管的匹配，实现最佳开关性能。另一方面，本发明还通过设置在LDMOS器件内集成自供电电路，以实现栅极驱动器的自供电，简化外部供电方案及在高边应用场景向下取消高压自举二极管的同时还能够显著简化PCB布线，实现更加紧凑的方案并提升系统的性能与可靠性。
本发明还通过集成高压电平位移电路和浮动高压驱动器，可直接使用常规PWM逻辑输出端口驱动高侧器件，实现逻辑输入-功率输出，避免了带有高侧驱动器接口的专用驱动芯片(IC)的使用，并且上述高侧专用共源共栅GaN功率器件同样可实现自供电功能，简化PCB布线，实现更加紧凑的方案并提升系统的性能与可靠性。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本发明案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。
Claims (10)
1.一种双管芯合封共源共栅GaN功率器件，其特征在于，所述双管芯合封共源共栅GaN功率器件包括合封于一体的GaN器件和LDMOS器件，所述LDMOS器件包括单衬底且集成于一体的LDMOS场效应管、栅极驱动器和与LDMOS场效应管和栅极驱动器集成于一体的自供电电路，所述栅极驱动器具有信号输入端、信号输出端、电源连接端和接地端，所述栅极驱动器的信号输入端向外引出作为双管芯合封共源共栅GaN功率器件的逻辑信号输入端，信号输出端与LDMOS场效应管的栅极端相连接，接地端与LDMOS场效应管的源极端连接于第一连接点，所述第一连接点向外引出作为双管芯合封共源共栅GaN功率器件的源极端，且所述第一连接点还连接GaN器件的栅极端，所述LDMOS场效应管的漏极端与GaN器件的源极端相连，所述GaN器件的漏极端向外引出作为双管芯合封共源共栅GaN功率器件的漏极端；所述自供电电路包括二极管和电阻，所述二极管的负极与栅极驱动器的电源连接端连接于第二连接点，正极连接于GaN器件的源极和LDMOS场效应管的漏极端之间，所述电阻的一端连接于栅极驱动器的信号输出端和LDMOS场效应管的栅极端之间并形成第三连接点，相对端连接于栅极驱动器的接地端和第一连接点之间并形成第四连接点。
2.根据权利要求1所述的双管芯合封共源共栅GaN功率器件，其特征在于，所述第一连接点和第二连接点与外部稳压电容器相连。
3.根据权利要求2所述的双管芯合封共源共栅GaN功率器件，其特征在于，所述外部稳压电容器与所述LDMOS器件和GaN器件集成于一体。
4.根据权利要求2或3所述的双管芯合封共源共栅GaN功率器件，其特征在于，所述自供电电路还包括稳压器，所述稳压器连接于第二连接点和栅极驱动器的电源连接端之间。
5.根据权利要求2或3所述的双管芯合封共源共栅GaN功率器件，其特征在于，所述自供电电路还包括图腾柱电路和箝位电路，所述图腾柱电路包括第一NMOS晶体管和第二NMOS晶体管，所述箝位电路包括箝位二极管，所述第一NMOS晶体管的漏极连接于第二连接点和栅极驱动器的电源连接端之间，源极与第二NMOS晶体管的漏极相连，所述第二NMOS晶体管的源极连接于第四连接点和栅极驱动器的接地端之间，所述第一NMOS晶体管的栅极和第二NMOS晶体管的栅极均与栅极驱动器的信号输出端相连，所述箝位二极管的一端连接于第一NMOS晶体管的栅极和栅极驱动器的信号输出端之间，相对端接地。
6.一种高侧专用共源共栅GaN功率器件，其特征在于，所述高侧专用共源共栅GaN功率器件包括驱动器输入级、高压电平位移电路及权利要求1~5任意一项所述的双管芯合封共源共栅GaN功率器件，所述高压电平位移电路和驱动器输入级与LDMOS器件集成于一体，所述LDMOS器件中栅极驱动器为浮动高侧栅极驱动器。
7.根据权利要求6所述的高侧专用共源共栅GaN功率器件，其特征在于，所述浮动高侧栅极驱动器具有信号输入端、信号输出端、浮置电源端和浮置参考接地端，所述浮动高侧栅极驱动器的信号输入端通过高压电平位移电路与驱动器输入级连接，信号输出端与LDMOS场效应管的栅极端相连，所述浮置电源连接端、浮置参考接地端向外引出作为外部稳压电容器的两个连接端，所述浮置参考接地端与LDMOS场效应管的源极端连接并向外引出作为高侧专用共源共栅GaN功率器件的源极端。
8.一种共源共栅GaN功率器件半桥应用电路，其特征在于，包括高压电源线、功率接地线、具有高压浮动高边驱动器接口的半桥驱动芯片、外围电路及多个权利要求1~5任意一项所述的双管芯合封共源共栅 GaN功率器件，多个所述双管芯合封共源共栅GaN功率器件串联连接于高压电源线和功率接地线之间并通过外围电路与半桥驱动芯片相连。
9.根据权利要求8所述的共源共栅GaN功率器件半桥应用电路，其特征在于，当双管芯合封共源共栅GaN功率器件中栅极驱动器采用非自供电方式提供工作电压时，所述外围电路包括高压自举二极管；当双管芯合封共源共栅GaN功率器件中栅极驱动器采用自供电方式提供工作电压时，所述外围电路不包括高压自举二极管。
10.一种高侧共源共栅GaN功率器件半桥应用电路，其特征在于，包括高压电源线、功率接地线、PWM驱动芯片、权利要求6~7任意一项所述的高侧专用共源共栅GaN功率器件及权利要求2~5任意一项所述的双管芯合封共源共栅GaN功率器件，所述高侧专用共源共栅GaN功率器件与双管芯合封共源共栅GaN功率器件串联连接于高压电源线和功率接地线之间，并且高侧专用共源共栅GaN功率器件和双管芯合封共源共栅GaN功率器件均与PWM驱动芯片标准逻辑输出端口直接相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110322737.5A CN113054962B (zh) | 2021-03-25 | 2021-03-25 | 共源共栅GaN功率器件及其半桥应用电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110322737.5A CN113054962B (zh) | 2021-03-25 | 2021-03-25 | 共源共栅GaN功率器件及其半桥应用电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113054962A CN113054962A (zh) | 2021-06-29 |
| CN113054962B true CN113054962B (zh) | 2024-03-19 |
Family
ID=76515294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110322737.5A Active CN113054962B (zh) | 2021-03-25 | 2021-03-25 | 共源共栅GaN功率器件及其半桥应用电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113054962B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023730B (zh) * | 2021-10-29 | 2023-11-28 | 苏州华太电子技术股份有限公司 | 芯片封装结构与电子器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2736073A1 (en) * | 2012-11-21 | 2014-05-28 | Nxp B.V. | Cascode semiconductor device |
| CN103840821A (zh) * | 2012-11-23 | 2014-06-04 | Nxp股份有限公司 | 共源共栅半导体设备 |
| CN105187014A (zh) * | 2015-06-29 | 2015-12-23 | 苏州英诺迅科技股份有限公司 | 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器 |
| CN105934818A (zh) * | 2014-01-21 | 2016-09-07 | 梅鲁斯音频有限公司 | 用于驱动高侧功率晶体管的集成高侧栅极驱动器结构和电路 |
| CN205752162U (zh) * | 2015-06-19 | 2016-11-30 | 半导体元件工业有限责任公司 | 半导体封装 |
| CN110024290A (zh) * | 2016-12-01 | 2019-07-16 | 宜普电源转换公司 | 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路 |
-
2021
- 2021-03-25 CN CN202110322737.5A patent/CN113054962B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2736073A1 (en) * | 2012-11-21 | 2014-05-28 | Nxp B.V. | Cascode semiconductor device |
| CN103840821A (zh) * | 2012-11-23 | 2014-06-04 | Nxp股份有限公司 | 共源共栅半导体设备 |
| CN105934818A (zh) * | 2014-01-21 | 2016-09-07 | 梅鲁斯音频有限公司 | 用于驱动高侧功率晶体管的集成高侧栅极驱动器结构和电路 |
| CN205752162U (zh) * | 2015-06-19 | 2016-11-30 | 半导体元件工业有限责任公司 | 半导体封装 |
| CN105187014A (zh) * | 2015-06-29 | 2015-12-23 | 苏州英诺迅科技股份有限公司 | 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器 |
| CN110024290A (zh) * | 2016-12-01 | 2019-07-16 | 宜普电源转换公司 | 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113054962A (zh) | 2021-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110024290B (zh) | 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路 | |
| US20220069817A1 (en) | Power switch drive circuit and device | |
| US8648643B2 (en) | Semiconductor power modules and devices | |
| US7215189B2 (en) | Bootstrap diode emulator with dynamic back-gate biasing | |
| US8710543B2 (en) | Cascode circuit device with improved reverse recovery characteristic | |
| US8547162B2 (en) | Integration of MOSFETs in a source-down configuration | |
| CN105827101A (zh) | 电压转换集成电路、自举电路以及开关驱动方法 | |
| US20180159522A1 (en) | Driver circuit and semiconductor module having same | |
| US8717086B2 (en) | Adaptive cascode circuit using MOS transistors | |
| CN108768367A (zh) | 基于栅极升压的SiC MOSFET驱动电路 | |
| CN111316546B (zh) | 具有集成下拉晶体管的功率单元 | |
| CN113054962B (zh) | 共源共栅GaN功率器件及其半桥应用电路 | |
| CN116742920B (zh) | 一种nmos功率开关管驱动电路及其控制方法 | |
| KR970024605A (ko) | -Vs 실패 모드를 피하는 고 전압 드라이버 | |
| CN115996050A (zh) | 一种耗尽型GaN器件直驱电路 | |
| US11646732B1 (en) | Power module | |
| CN111181375A (zh) | 一种全GaN集成半桥死区时间调节电路 | |
| US8928368B2 (en) | Gate driving circuit | |
| CN112234805B (zh) | 钳位源级驱动碳化硅半导体场效应管的电路 | |
| CN215580887U (zh) | 一种栅极驱动辅助电源 | |
| CN113067461B (zh) | 一种无自举电容的n型高侧开关管关断的控制系统 | |
| US20230353050A1 (en) | Isolation connections for high-voltage power stage | |
| CN217335559U (zh) | 一种场效应晶体管的驱动电路与电子器件 | |
| CN218514285U (zh) | 一种提高升压电路效率的电路及芯片 | |
| CN220342218U (zh) | 一种自举二极管替代电路及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd. Address before: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |