CN113053913A - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN113053913A CN113053913A CN202110230088.6A CN202110230088A CN113053913A CN 113053913 A CN113053913 A CN 113053913A CN 202110230088 A CN202110230088 A CN 202110230088A CN 113053913 A CN113053913 A CN 113053913A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- active layer
- array substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 239000004020 conductor Substances 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 209
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910016027 MoTi Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- -1 SiNO Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
公开一种阵列基板及显示面板，包括依次层叠设置的衬底、第一电极、第一绝缘层、第二电极，设置于第二电极上的第一有源层和第二有源层，设置于第一有源层和第二有源层上的第二绝缘层，以及设置于第二绝缘层上的第一栅极和第二栅极，第一有源层的两端分别与所述第二电极、第一电极形成欧姆接触，第二有源层的两端分别与第二电极、第一电极形成欧姆接触。本发明实施例提供具有双沟道双栅的立体TFT结构，当其中一个沟道失效后，另外一个沟道仍然能够起到开关作用，可提高器件的可靠性；另外，双沟道的设计可在一定程度上提高源极和漏极之间的电流，且本发明实施例不需要对有源层进行导体化处理，可降低薄膜晶体管的生产成本，简化制作工艺。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板和显示面板。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)具有宽视角、广色域、高对比度、低功耗和可折叠/柔性等一系列优点，在当今显示技术中极具竞争力和发展前景，其中AMOLED(Active-Matrix Organic Light Emitting Diode，有源矩阵有机发光二极管)技术更是当前显示技术的重点发展方向之一。
IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)作为TFT(Thin FilmTransistor，薄膜晶体管)中的非晶氧化物半导体薄膜，其载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也能大大提高像素的行扫描速率，使得大尺寸超高分辨率面板成为可能。另外，由于晶体管数量的减少和每个像素透光率的提高，IGZO显示器具有更高的能效水平，而且效率更高。并且，IGZO可以利用现有的非晶硅生产线生产，只需稍加改动，因此在成本方面，IGZO相比低温多晶硅在AMOLED领域更具有竞争力。
但目前用来驱动显示面板的TFT器件有顶栅和底栅两种形式，通常只有一个沟道，当此沟道失效后，就无法继续起到开关作用，因此会降低器件的可靠性。
综上，现有的TFT器件结构有待改进。
发明内容
本发明实施例提供一种阵列基板及显示面板，以解决现有的阵列基板的薄膜晶体管通常只有一个沟道，当此沟道失效后，就无法起到开关的作用，会影响器件的可靠性的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，包括：衬底；第一电极，设置于所述衬底上；第一绝缘层，设置于所述第一电极上；第二电极，设置于所述第一绝缘层上；第一有源层和第二有源层，间隔设置于所述第二电极的两端上；第二绝缘层，设置于所述第一有源层和所述第二有源层上；以及第一栅极和第二栅极，间隔设置于所述第二绝缘层上，且所述第一栅极与所述第一有源层对应，所述第二栅极与所述第二有源层对应；其中，所述第一有源层的两端分别与所述第二电极、所述第一电极形成欧姆接触，所述第二有源层的两端分别与所述第二电极、所述第一电极形成欧姆接触。
在本发明的一些实施例中，所述第一有源层搭接在所述第二电极的一端，所述第二有源层搭接在所述第二电极的另一端。
在本发明的一些实施例中，所述第一绝缘层在所述衬底上的正投影位于所述第一电极在所述衬底上的正投影内。
在本发明的一些实施例中，所述第一绝缘层包括多个过孔，所述第一有源层、所述第二有源层分别通过相应的过孔与所述第一电极连接。
在本发明的一些实施例中，所述第二电极在所述衬底上的正投影位于所述第一绝缘层在所述衬底上的正投影内。
在本发明的一些实施例中，所述第二绝缘层覆盖所述第一有源层和所述第二有源层。
在本发明的一些实施例中，所述阵列基板还包括：钝化层，设置于所述第一栅极和所述第二栅极上；平坦层，设置于所述钝化层上；阳极层，设置于所述平坦层上。
在本发明的一些实施例中，所述平坦层上设置有过孔，所述过孔贯穿所述平坦层、所述钝化层以及所述第二绝缘层，以露出所述第二电极的部分表面，所述阳极层通过所述过孔与所述第二电极电性连接。
在本发明的一些实施例中，所述第一栅极和所述第一有源层位于所述过孔的一侧，所述第二栅极和所述第二有源层位于所述过孔的相对的另一侧。
在本发明的一些实施例中，所述第一电极、所述第二电极、所述第一栅极以及所述第一有源层构成第一薄膜晶体管，所述第一电极、所述第二电极以及所述第二有源层构成第二薄膜晶体管。
相应地，本发明实施例还提供一种显示面板，包括上述任一实施例中的阵列基板，以及设置于所述阵列基板上的发光器件。
本发明的有益效果为：本发明实施例提供的阵列基板及显示面板，具有双沟道双栅的立体TFT结构，当其中一个沟道失效后，另外一个沟道仍然能够起到开关作用，可提高器件的可靠性；另外，双沟道的设计可在一定程度上提高源极和漏极之间的电流，且不需要对有源层进行导体化处理，可降低薄膜晶体管的生产成本，简化制作工艺。
附图说明
图1为本发明实施例提供的阵列基板的结构示意图；
图2为本发明其他实施例提供的阵列基板的结构示意图；
图3为本发明实施例提供的阵列基板的另一结构示意图；
图4为本发明实施例提供的阵列基板的制备方法的步骤流程图；
图5为本发明实施例提供的第一电极的制备过程的结构示意图；
图6为本发明实施例提供的第二电极的制备过程的结构示意图；
图7为本发明实施例提供的第一有源层和第二有源层的制备过程的结构示意图；
图8为本发明实施例提供的第一栅极和第二栅极的制备过程的结构示意图；
图9为本发明实施例提供的钝化层的制备过程的结构示意图；
图10为本发明实施例提供的平坦层的制备过程的结构示意图。
附图标记说明：
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”、“竖直”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的阵列基板，由于薄膜晶体管通常只有一个沟道，当此沟道失效后，就无法起到开关的作用，会影响器件的可靠性的技术问题，提出本实施例以克服该缺陷。
请参阅图1，本发明实施例提供一种阵列基板100，包括衬底10、第一电极20、第一绝缘层30、第二电极40、第一有源层51、第二有源层52、第二绝缘层60、第一栅极71以及第二栅极72。
其中，所述第一电极20设置于所述衬底10上，所述第一绝缘层30设置于所述第一电极20上，所述第二电极40设置于所述第一绝缘层30上，所述第一有源层51和所述第二有源层52设置于所述第二电极40上，且间隔位于所述第二电极40的两端，所述第二绝缘层60设置于所述第一有源层51和所述第二有源层52上，所述第一栅极71和所述第二栅极72间隔设置于所述第二绝缘层60上，其中，所述第一栅极71与所述第一有源层51对应，所述第二栅极72与所述第二有源层52对应。
其中，所述第一有源层51和所述第二有源层52分别搭接在所述第二电极40的两端。
所述第一电极20为源极和漏极中的一者，所述第二电极40为所述源极和漏极中的另一者。在本实施例中，所述第一电极20可为源极，所述第二电极40可为漏极。
在本发明实施例中，所述第一有源层51的两端分别与所述第二电极40、所述第一电极20形成欧姆接触，所述第二有源层52的两端分别与所述第二电极40、所述第一电极20形成欧姆接触，本发明实施例通过垂直设计形成双沟道双栅TFT(Thin Film Transistor，薄膜晶体管)结构，当其中一个沟道失效后，另一个沟道仍然能够继续起到开关作用，提高TFT器件的可靠性。
具体地，所述第一电极20包括相对的第一端21和第二端22，所述第二电极40包括相对的第三端41和第四端42。其中，所述第一有源层51与所述第二电极40的第三端41接触，所述第一有源层51还与所述第一电极20的第一端21接触；所述第二有源层52与所述第二电极40的第四端42接触，所述第二有源层52还与所述第一电极20的第二端22接触，从而实现第一有源层51和第二有源层52与源极、漏极的欧姆接触。一种实施例中，请参阅图1，所述第一绝缘层30在所述衬底10上的正投影位于所述第一电极20在所述衬底10上的正投影，以使得所述两有源层可分别搭接在所述第一电极20的两端上，在制备的过程中可直接沉积有源层，便能实现与第一电极的欧姆接触，不必增加其他的工艺制程。即所述第一绝缘层30并未完全覆盖所述第一电极20，所述第一绝缘层30露出所述第一电极20的第一端21和第二端22，此种条件下，所述第一有源层51与所述第一电极20的第一端21的上表面和侧面接触，所述第二有源层52与所述第一电极20的第二端22的上表面和侧面接触，可增加第一有源层51/第二有源层52与第一电极20的接触面积，进而可增加有源层与第一电极20之间的粘附力。
在其他实施例中，所述第一绝缘层30可与所述第一电极20完全重叠，所述第一绝缘层30覆盖所述第一端21和所述第二端22，所述第一有源层51仅与所述第一端21的侧面接触，所述第二有源层52仅与所述第二端22的侧面接触。
在其他实施例中，请参阅图2，所述第一绝缘层30可包括多个过孔，所述第一有源层51、所述第二有源层52分别通过相应的过孔与所述第一电极20连接。
当所述第一绝缘层30覆盖所述第一电极20的两端时，可在所述第一绝缘层30上开设过孔以实现两个有源层与第一电极20的欧姆接触。
在本申请的实施例中，所述第一有源层51和所述第二有源层52与所述第一电极20的欧姆接触的方式不做限制，可直接接触，也可跨层通过过孔接触，只要能实现欧姆接触均可。
一种实施例中，所述第一有源层51与所述第二电极40的第三端41的上表面和侧面接触，所述第二有源层52与所述第二电极40的第四端42的上表面和侧面接触。
一种实施例中，所述第二电极40在所述衬底10上的正投影位于所述第一绝缘层30在所述衬底10上的正投影内。
在其他实施例中，所述第二电极40可与所述第一绝缘层30完全重叠。所述第二电极40可与所述第一绝缘层30经过同一道光刻工艺形成，在刻蚀过程中，在对第二电极40刻蚀完成后，可以所述第二电极40为自对准，即以所述第二电极40为掩模板对所述第一绝缘层30进行刻蚀以形成第二电极40的图案。
一种实施例中，所述第二绝缘层60覆盖所述第一有源层51和所述第二有源层52，由此，与所述第一有源层51对应的第一栅极71、与所述第二有源层52对应的第二栅极72可设计的较长一些，使得形成的两个沟道较长，因此不必对第一有源层51和第二有源层52做导体化处理，也不需要设置刻蚀阻挡层，可节省工艺制程。
请参阅图3，本发明实施例的阵列基板100还可包括钝化层80、平坦层90以及阳极层110。
具体地，所述钝化层80设置于所述第一栅极71和所述第二栅极72上，所述平坦层90设置于所述钝化层80上，所述阳极层110设置于所述平坦层90上。其中，所述钝化层80覆盖所述第一栅极71和所述第二栅极72上。
一种实施例中，所述钝化层80、所述第二绝缘层60均保形(阶梯)覆盖于其下层的膜层。
所述平坦层90上设置有过孔91，所述过孔91贯穿所述平坦层90、所述钝化层80以及所述第二绝缘层60，以露出所述第二电极40的部分表面，所述阳极层110通过所述过孔91与所述第二电极40电性连接。
其中，所述第一栅极71和所述第一有源层51位于所述过孔91的一侧，所述第二栅极72和所述第二有源层52位于所述过孔91相对的另一侧。
请参阅图3或图1，所述第一电极20、所述第二电极40、所述第一栅极71以及所述第一有源层51构成第一薄膜晶体管，所述第一电极20、所述第二电极40以及所述第二有源层52构成第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管形成并联结构，共用第一电极20和第二电极40，相当于增加了沟道的有效长度，在一定程度上可提高第一电极20和第二电极40之间的电流。
所述第一有源层51和所述第二有源层52包括但不限于IGZO(铟镓锌氧化物)、IGZTO(铟镓锌锡氧化物)、IZO(铟锌氧化物)或ZTO(锌锡氧化物)等金属氧化物层，在本实施例中所述第一有源层51和所述第二有源层52的材料可为IGZO材料。
所述第一电极20和所述第二电极40包括但不限于Cu、MoTi、MoTi/Cu、Ag、ITO(铟锡氧化物)等导电性材料中的任意一种。
所述第一绝缘层30可为缓冲层，所述第二绝缘层60可为栅极绝缘层。
所述第一绝缘层30、所述第二绝缘层60以及所述钝化层80可为无机层。
所述平坦层90可为无机层，也可为有机层。
所述无机层包括但不限于SiNx、SiOx、SiNO、SiNx/SiOx等非导电性材料中的任意一种。
所述衬底10包括但不限于刚性基板、柔性基板，所述刚性基板可为玻璃基板，所述柔性基板可为聚酰亚胺基板。
所述阳极层110包括但不限于Cu、MoTi、MoTi/Cu、Ag、ITO等导电性材料中的至少一种。
所述阵列基板100可应用于透明显示、双面显示以及微电子等领域，本发明实施例还提供一种显示面板，包括上述任一实施例中的阵列基板100，所述阵列基板100的结构可参考上述实施例的描述，这里不再赘述。
所述显示面板可为但不限于液晶显示面板、OLED显示面板、钙钛矿显示面板等。
所述显示面板还包括设置于所述阵列基板100上的发光器件，所述发光器件可为但不限于液晶层、OLED发光器件、钙钛矿发光器件等。
请参阅图4至图10，本发明实施例还提供上述实施例的阵列基板100的制备方法，包括以下步骤：
S10，在衬底10上依次层叠形成第一电极20、第一绝缘层30以及第二电极40；
S20，在所述第二电极40的两端分别形成第一有源层51和第二有源层52；
S30，在所述第一有源层51和所述第二有源层52上依次层叠形成第二绝缘层、第一栅极71和第二栅极72。
具体地，请参阅图5和图6，在所述S10中，首先，在所述衬底10上沉积第一金属层，并利用掩模板通过曝光、刻蚀、剥离等工艺形成图案化的所述第一电极20；之后，在所述第一电极20上沉积覆盖所述第一电极20的第一无机层，再在所述第一无机层上沉积第二金属层，利用一具有不同透光率的掩模板通过曝光、刻蚀、剥离等工艺形成图案化的所述第一绝缘层30和图案化的所述第二电极40。
在所述S30中，首先，请参阅图7在所述第二电极40上沉积金属氧化物半导体层，利用掩模板通过曝光、刻蚀、剥离等工艺在所述第二电极40的两相对端分别形成图案化的第一有源层51和图案化的第二有源层52，其中，所述第一有源层51搭接在所述第二电极40的第三端41，所述第二有源层52搭接在所述第二电极40的第四端42，第一有源层51还与所述第一电极20的第一端接触，所述第二有源层52还与所述第一电极20的第二端接触。
然后，请参阅图8，在所述第一有源层51和所述第二有源层52上沉积覆盖所述第二电极40、所述第一有源层51、所述第二有源层52的第二无机层，再在所述第二无机层上沉积第三金属层，利用一具有不同透光率的掩模板对所述第二无机层、所述第三金属层进行曝光、刻蚀、剥离等工艺形成图案化的第二绝缘层60、图案化的第一栅极71、图案化的第二栅极72，其中所述第二绝缘层60覆盖所述第一有源层51和第二有源层52，所述第二绝缘层60上形成有过孔，所述过孔贯穿所述第二绝缘层60以露出第二电极40的部分表面。
请参阅图9和图10，本发明实施例的制备方法还包括：S40,在所述第一栅极71和所述第二栅极72上形成钝化层80；S50，在所述钝化层80上形成平坦层90；S60，在所述平坦层90上形成阳极层110。
具体地，在所述S40中，在所述第一栅极71和所述第二栅极72上沉积覆盖所述第二电极40、所述第二绝缘层60、所述第一栅极71、所述第二栅极72的第三无机层，再利用掩模板通过曝光、刻蚀、剥离等工艺形成图案化的所述钝化层80，其中，所述钝化层80覆盖所述第一栅极71、所述第二栅极72，以及所述第二绝缘层60，所述钝化层80上形成有过孔，所述过孔贯穿所述钝化层80并与所述第二绝缘层60上的过孔连通。
在所述S50中，在所述钝化层80上沉积有机光阻层，所述有机光阻层覆盖所述钝化层80，对所述有机光阻层进行曝光、显影等工艺形成图案化的平坦层90，其中，所述平坦层90上形成有过孔91，所述过孔91贯穿所述平坦层90、所述钝化层80以及第二绝缘层60，以露出所述第二电极40的部分表面。
在所述S60中，在所述平坦层90上沉积电极层，并通过曝光、刻蚀、剥离等工艺形成图案化的阳极层110。其中，所述阳极层110通过所述过孔91与下方的所述第二电极40连接。
其中，在沉积各个膜层过程中，无机层可采用化学气相沉积法沉积，金属层、金属氧化物层以及电极层可采用物理气相沉积法沉积。
无机层的材料包括但不限于SiNx、SiOx、SiNO、SiNx/SiOx复合层等非导电性材料中的至少一种。
金属层的材料包括但不限于Cu、MoTi、MoTi/Cu、Ag、ITO等导电性材料中的一种。
所述衬底10可为玻璃基板也可为聚酰亚胺基板。
所述金属氧化物层的材料包括但不限于IGZO、IGZTO、IZO、ZTO等材料。
本发明实施例提供发热阵列基板及显示面板，具有双沟道双栅的立体TFT结构，当其中一个沟道失效后，另外一个沟道仍然能够起到开关作用，提高器件的可靠性；另外，双沟道的设计可在一定程度上提高源极和漏极之间的电流，且不需要对有源层进行导体化处理，可降低薄膜晶体管的生产成本，简化制作工艺。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底；
第一电极，设置于所述衬底上；
第一绝缘层，设置于所述第一电极上；
第二电极，设置于所述第一绝缘层上；
第一有源层和第二有源层，间隔设置于所述第二电极上；
第二绝缘层，设置于所述第一有源层和所述第二有源层上；以及
第一栅极和第二栅极，间隔设置于所述第二绝缘层上，且所述第一栅极与所述第一有源层对应，所述第二栅极与所述第二有源层对应；其中，所述第一有源层的两端分别与所述第二电极、所述第一电极形成欧姆接触，所述第二有源层的两端分别与所述第二电极、所述第一电极形成欧姆接触。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层搭接在所述第二电极的一端，所述第二有源层搭接在所述第二电极的另一端。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层在所述衬底上的正投影位于所述第一电极在所述衬底上的正投影内。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层包括多个过孔，所述第一有源层、所述第二有源层分别通过相应的过孔与所述第一电极连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二绝缘层覆盖所述第一有源层和所述第二有源层。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
钝化层，设置于所述第一栅极和所述第二栅极上；
平坦层，设置于所述钝化层上；
阳极层，设置于所述平坦层上。
7.根据权利要求6所述的阵列基板，其特征在于，所述平坦层上设置有过孔，所述过孔贯穿所述平坦层、所述钝化层以及所述第二绝缘层，所述阳极层通过所述过孔与所述第二电极电性连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一栅极和所述第一有源层位于所述过孔的一侧，所述第二栅极和所述第二有源层位于所述过孔的相对的另一侧。
9.根据权利要求1所述的阵列基板，其特征在于，所述第一电极、所述第二电极、所述第一栅极以及所述第一有源层构成第一薄膜晶体管，所述第一电极、所述第二电极以及所述第二有源层构成第二薄膜晶体管。
10.一种显示面板，包括如权利要求1～9任一项所述的阵列基板，以及设置于所述阵列基板上的发光器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110230088.6A CN113053913A (zh) | 2021-03-02 | 2021-03-02 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110230088.6A CN113053913A (zh) | 2021-03-02 | 2021-03-02 | 阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113053913A true CN113053913A (zh) | 2021-06-29 |
Family
ID=76509488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110230088.6A Pending CN113053913A (zh) | 2021-03-02 | 2021-03-02 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113053913A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040245524A1 (en) * | 2003-03-19 | 2004-12-09 | Yoshiharu Hirakata | Thin film transistor and manufacturing method thereof |
| CN103730508A (zh) * | 2012-10-16 | 2014-04-16 | 瀚宇彩晶股份有限公司 | 显示面板的垂直式薄膜晶体管结构及其制作方法 |
| CN105932066A (zh) * | 2016-06-07 | 2016-09-07 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制备方法 |
-
2021
- 2021-03-02 CN CN202110230088.6A patent/CN113053913A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040245524A1 (en) * | 2003-03-19 | 2004-12-09 | Yoshiharu Hirakata | Thin film transistor and manufacturing method thereof |
| CN103730508A (zh) * | 2012-10-16 | 2014-04-16 | 瀚宇彩晶股份有限公司 | 显示面板的垂直式薄膜晶体管结构及其制作方法 |
| CN105932066A (zh) * | 2016-06-07 | 2016-09-07 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| US11296151B2 (en) | Display panel | |
| US10978531B2 (en) | Transparent display substrate, manufacturing method thereof and transparent display panel | |
| US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
| CN111162090B (zh) | 显示设备 | |
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
| US8698159B2 (en) | Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| US20020149710A1 (en) | Flat panel display device and method of manufacturing the same | |
| US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
| CN108010850B (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| US20240032336A1 (en) | Array substrate, manufacturing method thereof, and organic light-emitting diode display panel | |
| CN112420784A (zh) | 一种阵列基板及其制备方法与显示面板 | |
| US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US9570482B2 (en) | Manufacturing method and manufacturing equipment of thin film transistor substrate | |
| CN115425053A (zh) | 显示基板及显示装置 | |
| CN112397527B (zh) | 阵列基板及其制作方法 | |
| US11678530B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
| US20220102462A1 (en) | Display Substrate and Preparation Method Thereof, Bonding Method of Display Panel, and Display Apparatus | |
| CN113053913A (zh) | 阵列基板及显示面板 | |
| CN112968031A (zh) | 一种阵列基板及其制备方法与显示面板 | |
| CN114503274A (zh) | 显示基板及显示装置 | |
| CN106128960B (zh) | 薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| US12004376B2 (en) | Display motherboard, preparation method thereof, display substrate and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210629 |