CN113050383A - 一种光刻曝光方法、装置和光刻系统 - Google Patents
一种光刻曝光方法、装置和光刻系统 Download PDFInfo
- Publication number
- CN113050383A CN113050383A CN201911384018.5A CN201911384018A CN113050383A CN 113050383 A CN113050383 A CN 113050383A CN 201911384018 A CN201911384018 A CN 201911384018A CN 113050383 A CN113050383 A CN 113050383A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- circuit unit
- preset
- optimal
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明实施例公开了一种光刻曝光方法、装置和光刻系统。该光刻曝光方法,包括:获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置;按照预设的多种固定分组类型,分别对衬底上阵列排布的多个集成电路单元进行划分;计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;按照预设评价函数,确定最优的固定分组类型;根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光。本发明实施例解决了现有的光刻曝光方法光刻效率较低的问题,可以提高曝光效率,实现曝光良率和曝光效率的兼顾,有助于提升曝光制程的产率。
Description
技术领域
本发明实施例涉及光刻机领域,尤其涉及一种光刻曝光方法、装置和光刻系统。
背景技术
光刻工艺是利用光刻胶通过曝光、显影等步骤,将掩模版上的图形转移到晶片上,使晶片上具有想要制作的器件的光刻胶图形形貌,再通过化学或者物理方法,将图形结构转移到晶片上。在进行晶片的光刻时,需要先将晶片阵列排布在衬底上,再对位依次对各晶片进行曝光。然而,由于晶片在放置到衬底上时存在精度误差,故而使得晶片并未精确地放置到预设的位置,进而在进行曝光时会存在曝光误差。
现有的曝光方法是对阵列排布的晶片在曝光时依次进行曝光参数的调节,以弥补晶片位置不准确造成的曝光的误差。然而,对阵列排布的晶片依次进行曝光的过程大大降低了晶片的光刻效率,降低了芯片的制备产率。
发明内容
本发明提供一种光刻曝光方法、装置和光刻系统,以提高晶片的曝光效率,改善芯片产率。
第一方面,本发明实施例提供了一种光刻曝光方法,包括:
获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,所述集成电路单元阵列排布在所述衬底上;
按照预设的多种固定分组类型,分别对所述衬底上阵列排布的多个所述集成电路单元进行划分;其中,每种固定分组类型下,所有的集成电路单元形成相同的多个集成电路单元组合,每个集成电路单元组合中包括至少一个所述集成电路单元;
计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;其中,各所述集成电路单元按照所述掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;
按照预设评价函数,确定最优的固定分组类型;其中,所述预设评价函数的评价因子包括集成电路单元组合的合格率和对应的集成电路组合中的集成电路单元数量;
根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对所述衬底上的所述集成电路单元进行曝光。
第二方面,本发明实施例还提供了一种光刻曝光装置,包括:
对位标记获取模块,用于获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,所述集成电路单元阵列排布在所述衬底上;
分组划分模块,用于按照预设的多种固定分组类型,分别对所述衬底上阵列排布的多个所述集成电路单元进行划分;其中,每种固定分组类型下,所有的集成电路单元形成相同的多个集成电路单元组合,每个集成电路单元组合中包括至少一个所述集成电路单元;
合格率计算模块,用于计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;其中,各所述集成电路单元按照所述掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;
最优固定分组类型确定模块,用于按照预设评价函数,确定最优的固定分组类型;其中,所述预设评价函数的评价因子包括集成电路单元组合的合格率和对应的集成电路组合中的集成电路单元数量;
控制模块,用于根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对所述衬底上的所述集成电路单元进行曝光。
第三方面,本发明实施例还提供了一种光刻系统,包括如第二方面所述的光刻曝光装置,还包括图像采集装置和光刻机;
所述图像采集装置用于采集衬底上所有所述集成电路单元中所有对位标记的预设标记位置和实际标记位置,并将所述预设标记位置和实际标记位置传输给所述光刻曝光装置,所述集成电路单元阵列排布在所述衬底上;
所述光刻机用于根据所述图像采集装置的控制信号,对所述衬底上的所述集成电路单元进行曝光。
本发明实施例提供的光刻曝光方法、装置和光刻系统,通过首先获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,然后按照预设的多种固定分组类型,分别对衬底上阵列排布的多个集成电路单元进行划分;再计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;继而按照预设评价函数,确定最优的固定分组类型;最后根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光,解决了现有的光刻曝光方法光刻效率较低的问题,本发明实施例在曝光良率允许的范围内,可以提高曝光效率,实现了曝光良率和曝光效率的兼顾,有助于提升光刻曝光制程的产率。
附图说明
图1是本发明实施例提供的一种光刻曝光方法的流程图;
图2是本发明实施例提供的两种集成电路单元的结构示意图;
图3是本发明实施例提供的另一种光刻曝光方法的流程图;
图4是本发明实施例提供的预设标记位置和实际标记位置的掩模曝光调整结构示意图;
图5是本发明实施例提供的一种掩模版结构示意图;
图6是本发明实施例提供的几种固定分组类型的掩模曝光示意图;
图7是本发明实施例提供的一种光刻曝光装置的结构示意图;
图8是本发明实施例提供的一种光刻系统的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种光刻曝光方法的流程图,参考图1,该光刻曝光方法包括:
S110、获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,集成电路单元阵列排布在衬底上;
其中,集成电路单元是指需要通过光刻形成集成电路的单元,其可以是集成电路芯片,也可以是用于组合封装形成集成电路芯片的裸片,裸片则是指由晶圆分割后形成的需要光刻形成集成电路的晶粒。芯片和裸片在制备集成电路或封装线路的过程中需要通过光刻工艺来刻蚀线路图案。在对芯片或裸片进行批量光刻前,通常会将芯片或裸片阵列排布置于衬底上,光刻过程中依次对各个芯片或裸片进行曝光显影,将掩模图案形成在芯片或裸片上形成线路图案。芯片和裸片在光刻之前会形成有对位标记,以方便后续制程的对位操作。然而,在阵列排布芯片或裸片于衬底上时,由于工艺精度受限,芯片或裸片的实际放置位置与预设的放置位置会存在偏差。
该步骤实质是通过图像采集设备获取所有芯片或裸片图像的过程,通过图像分析后,可以确定各个芯片或裸片上的标记的实际位置。图2是本发明实施例提供的两种集成电路单元的结构示意图,如图2所示,其上通常设置有两个对位标记1,通过两个对位标记1可以确定该芯片或裸片的位移偏移量以及旋转偏移量,在实际曝光显影的过程中,可以根据检测到的位移偏移量和旋转偏移量来规划承载衬底的运动台的运动路径,通过运动台可以调整芯片或裸片相对掩模的位置,保证掩模曝光的对位。
S120、按照预设的多种固定分组类型,分别对衬底上阵列排布的多个集成电路单元进行划分;其中,每种固定分组类型下,所有的集成电路单元形成相同的多个集成电路单元组合,每个集成电路单元组合中包括至少一个集成电路单元;
该步骤实质是将衬底上阵列排布的多个集成电路单元进行划分的过程,并且可预先设置多种固定分组类型,例如以一行一列即一个集成电路单元为一个集成电路单元组合,将衬底上的集成电路单元分成多个集成电路单元组合;或者,以一行两列即两个集成电路单元为一个集成电路单元组合,将衬底上的集成电路单元分成多个集成电路单元组合;又或者,以两行一列即两个集成电路单元为一个集成电路单元组合,将衬底上的集成电路单元分成多个集成电路单元组合。显然,不同的固定分组类型下划分的集成电路单元组合均为同一种组合。需要说明的是,集成电路单元组合中集成电路单元的数量和排布方式需要在进行光刻曝光之前进行预先的设定,集成电路单元组合的划分用于在后续的光刻曝光时进行同时曝光显影,即采用具有集成电路单元组合中各集成电路单元光刻图案的同一掩模版进行曝光。
S130、计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;其中,各集成电路单元按照掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;
在上述步骤S120中按照不同的固定分组类型划分多个集成电路单元为多个组合后,每个集成电路单元组合中的集成电路单元均可能存在位置的偏移,因而在后续的同时曝光过程中,需要对各集成电路单元组合进行对应的掩模曝光条件进行调整,以保证各集成电路单元组合在进行曝光时,总的位置偏差最小。按照掩模曝光调整参数调整掩模曝光条件后,各个集成电路单元组合中所有对位标记的位置偏差之和最小。显然,即使每个集成电路单元组合可以进行掩模曝光条件的调整,其中的集成电路单元中仍会与预设的位置存在偏差,并且偏差程度可能仍不满足光刻要求。
基于此,该步骤需要对按照掩模曝光调整参数调整后的各集成电路单元组合是否满足光刻要求进行预先的计算,从而考察各种固定分组类型下各集成电路单元组合的位置偏差是否在光刻要求容许的范围内。进一步地,该步骤便可确定各个固定分组类型下,位置偏差在容许范围内的集成电路电路单元组合的比例。可以理解的是,集成电路单元组合中集成电路单元的数量越少,则按照掩模曝光调整参数调整后的对位标记偏差越小;而集成单元电路组合中集成电路单元的数量越多,则按照掩模曝光调整参数调整后的对位标记的偏差则偏大。该步骤并非确定各固定分组类型的合格率排序,而是确定具体的合格率值以供后续对各固定分组类型的评价。
S140、按照预设评价函数,确定最优的固定分组类型;其中,预设评价函数的评价因子包括集成电路单元组合的合格率和对应的集成电路单元组合中的集成电路单元数量;
集成电路单元组合的合格率可以代表光刻曝光后的集成电路单元良率,集成电路单元组合中的集成电路单元数量则表示一次性进行光刻曝光的集成电路单元的数量,也即代表了光刻曝光的产率。通过设置评价函数,可以通过兼顾集成电路曝光的良率和产率,提供最优的固定分组类型。
S150、根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光。
该步骤实质是在上步骤提供的最优固定分组类型的指导下进行光刻曝光的步骤。其中,需要对衬底上的芯片或裸片按照最优的固定分组类型进行划分,并对形成的集成电路单元组合按照最佳掩模曝光调整参数来设置和调整光刻曝光条件,以使得各集成电路单元组合中各对位标记的位置偏差之和最小。按照最佳的掩模曝光调整参数进行光刻曝光,一方面可以保证光刻过程一次性曝光一个集成电路单元组合中集成电路单元,从而提高光刻的良率,另一方面可以保证集成电路单元的光刻良率,减少废片的产生。
本发明实施例提供的光刻曝光方法,首先获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,然后按照预设的多种固定分组类型,分别对衬底上阵列排布的多个集成电路单元进行划分;再计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;继而按照预设评价函数,确定最优的固定分组类型;最后根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光。本发明实施例解决了现有的光刻曝光方法光刻效率较低的问题,在曝光良率允许的范围内,可以提高曝光效率,实现了曝光良率和曝光效率的兼顾,有助于提升光刻曝光制程的产率。
需要说明的是,本发明实施例提供的光刻曝光方法中,在对衬底上阵列排布的多个集成电路单元进行划分时,优选按照同一集成电路单元组合进行划分,从而在后续根据最优的固定分组类型进行曝光的过程中,可以按照对应的集成电路单元组合依次进行重复曝光过程。该曝光过程中只需对承载衬底的运动台进行移动对位,并且在初始时对掩模版的参数进行调整,在曝光过程中不需要进行过多调整,从而可以节省掩模版图形区切换的调整时间,提高曝光的效率。并且,现有的光刻曝光的分组及计算模式通常计算量过大,对计算机硬件设备的要求过高,而且也只能获得局部最优化的解,导致计算效率较低,曝光制程效率也存在局限。而本发明实施例的按照同一集成电路单元组合划分集成电路单元的分组模式,在进行掩模曝光调整参数的计算,以及按照掩模曝光调整参数调整后对各对位标记偏差的计算时,其计算量相对较少,在实现局部最优解的同时,可以减少计算时间,提高计算效率,进一步地改善曝光制程的效率。
如上实施例提供的光刻曝光控制方法中,在预先设置固定分组类型时,其中的集成电路单元组合可以是一行一列即一个集成电路单元;或者一行两列即两个集成电路单元;或者两行一列即两个集成电路单元;或者两行两列即四个集成电路单元;或者一行三列即三个集成电路单元;或者三行一列集成电路单元;或者三行三列集成电路单元;或者四行四列集成电路单元。当然,本领域技术人员可以根据具体的计算能力以及计算量,来尽可能多地设置多种固定分组类型,即多种集成电路单元组合。
具体地,本发明实施例针对步骤S130、计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率,还提供了一种光刻曝光控制方法。图3是本发明实施例提供的另一种光刻曝光方法的流程图,参考图3,该光刻曝光方法包括:
S110、获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,集成电路单元阵列排布在衬底上;
S120、按照预设的多种固定分组类型,分别对衬底上阵列排布的多个集成电路单元进行划分;其中,每种固定分组类型下,所有的集成电路单元形成相同的多个集成电路单元组合,每个集成电路单元组合中包括至少一个集成电路单元;
S131、计算各种固定分组类型下各集成电路单元组合的最佳的掩模曝光调整参数,以使各集成电路单元按照掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;其中,掩模曝光调整参数包括运动台位移量、运动台旋转量和曝光放大倍率;
此处,每个集成电路单元组合对应一个掩模曝光调整参数,也即在实际进行光刻曝光时,会根据掩模曝光调整参数调节曝光条件,从而使对应的集成电路单元组合中的各集成电路单元在曝光时与掩模的图案尽可能对位,缩小偏差。曝光的过程实质是光源光线通过掩模形成曝光图案,投影至集成电路单元的光刻胶层上的过程,此过程中曝光放大倍率以及运动台带动衬底进行的移动,决定了曝光的对位准确性。因此,掩模曝光调整参数应具有曝光的放大倍率参数和运动台移动参数,其中运动台移动参数则包括运动台位移量和运动台旋转量。
当然,由于存在多个集成电路单元的组合在对掩模和曝光条件进行调整时,每个集成电路单元的偏差并不一致,在调整曝光条件后仍存在一定的偏差,且存在一个集成电路单元的偏差最大。因此,掩模曝光调整参数存在最优解,即保证同一集成电路单元组合中的各集成电路单元的偏差之和最小。需要注意的是,每个集成电路单元中一般存在至少两个对位标记,故而在计算偏差时,应该包括该至少两个对位标记的偏差。
S132、计算各集成电路单元按照掩模曝光调整参数曝光后,各集成电路单元组合中,各对位标记的实际标记位置与对应的预设标记位置的偏差值;
该步骤只是预计算的过程,并非实际进行了掩模曝光参数的调整。并且,对集成电路单元的偏差计算,实质是对集成电路单元上各对位标记的偏差的计算。
S133、根据各偏差值,计算各种固定分组类型下集成电路单元组合的合格率;
如上步骤得出各集成电路单元的各对位标记的偏差后,可以通过判断各个偏差值是否在容许的范围内,来确定对应的集成电路单元组合是否合格,从而可以确定和计算每种固定分组类型下的集成电路单元组合的合格率。
S140、按照预设评价函数,确定最优的固定分组类型;其中,预设评价函数的评价因子包括集成电路单元组合的合格率和对应的集成电路单元组合中的集成电路单元数量;
S150、根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光。
进一步地,在实际的对位标记偏差计算过程中,需要进行对位标记位置的数值化,以便于进行计算。因此可选地,可设置步骤S231、计算各种固定分组类型下各集成电路单元组合的最佳的掩模曝光调整参数,具体包括:
S1311、在衬底上建立坐标系,记录各集成电路单元中,各对位标记的预设标记位置为(xnom_i,ynom_i),各对位标记的实际标记位置为(xi,yi),其中i=1,……,n,n为集成电路单元中对位标记的数量;
其中,通常的集成电路单元中设置有两个对位标记,即n一般取2。
其中,偏差量dx和dy值分别为预设标记位置(xnom_i,ynom_i)和实际标记位置(xi,yi)的差值,在进行掩模曝光调整参数计算时,需要考虑每个标记的偏差,因而需要以矩阵的形式设置偏差量。
S1313、按照掩模曝光调整公式以最小二乘法计算每一种固定分组类型下,各集成电路单元组合最小补偿偏差量的掩模曝光调整参数(M,R,Tx,Ty),其中,M为光刻机投影物镜的放大倍率,R为集成电路单元相对运动台的旋转量,Tx为集成电路单元相对运动台沿X方向的位移量,Ty为集成电路单元相对运动台沿Y方向的位移量。
该步骤中,掩模曝光调整公式实质是xnom_i×M×cos(R)-ynom_i×M×sin(R)+Tx=dxi和ynom_i×M×cos(R)+xnom_i×M×sin(R)+Ty=dyi的矩阵表示,其中i=1,……,n。图4是本发明实施例提供的预设标记位置和实际标记位置的掩模曝光调整结构示意图,下面参考图4,对该掩模曝光调整公式进行解释。其中,图4以运动台中心点即旋转中心点为坐标原点建立坐标系,并且,以四种掩模曝光调整方式进行分解解释。如a)图所示,集成电路单元2与预设位置存在水平向偏差时,则需要运动台进行X向位移移动Tx,以使实际标记位置到达预设标记位置。如b)图所示,集成电路单元2与预设位置存在Y向偏差时,则需要运动台进行Y向位移移动Ty,以使实际标记位置达到预设标记位置。如c)图所示,集成电路单元2与设置位置存在旋转偏差时,则需要运动台绕坐标原点进行旋转R,以使实际标记位置达到预设标记位置。具体地,实际标记位置(xi,yi)旋转R角度至预设标记位置(xnom_i,ynom_i)时,按照旋转公式,即可得xi=xnom_i×cos(R)-ynom_i×sin(R),yi=ynom_i×cos(R)+xnom_i×sin(R)。进一步地,如d)图所示,集成电路单元2的大小尺寸与预设的大小尺寸存在偏差时,则需要光刻机的投影物镜按照放大倍率M进行等比例放大。基于集成电路单元2的实际位置与预设位置存在以上四种偏差,可以通过优化获得总偏差最小的上述的四个掩模曝光调整参数。在实际的运动台和掩模调整过程中,需要先进行掩模放大倍率的调整,其次需要进行运动台的旋转调整,最后经过x向和y向的位移来达到预设的标记位置。因此可获得实际标记位置与预设标记位置的偏差调整公式,即掩模曝光调整公式:dxi=xnom_i×M×cos(R)-ynom_i×M×sin(R)+Tx,dyi=ynom_i×M×cos(R)+xnom_i×M×sin(R)+Ty。
在进行集成电路单元组合的合格率计算时,需要明确合格的集成电路单元组合,而曝光过程中,合格的集成电路单元组合即符合对位精度要求的集成电路单元组合。因此,需要对集成电路单元的对位精度进行预先设定,以保证集成电路的良率。具体地,步骤S233、根据各偏差值,计算各种固定分组类型下集成电路单元组合的合格率,包括:
S1331、将各集成电路单元组合中,各对位标记中最大的偏差值的绝对值与预设偏差阈值进行对比;
预设偏差阈值的设定,需要考虑实际曝光时,在此预设偏差阈值范围内的对位标记,能够满足曝光要求,即能否获得合格的光刻图案,保证集成电路单元的正常工作。该步骤实质需要进行两部分的对比过程,一是对比获得集成电路单元组合的所有对位标记中最大的偏差值。举例而言,当该集成电路单元组合包括两个集成电路单元,其该两个集成电路单元分别具有两个对位标记,则共计四个对位标记中,存在一个对位标记的偏差值最大。该过程实质是确定最大偏差值的对位标记的过程,也是确定最大偏差值的过程。当然,该偏差值并非实际标记位置和预设标记位置的偏差值,而是根据掩模曝光参数调整后的对位标记,与预设标记位置的偏差值。其二的对比过程则为判断是否超过预设偏差阈值的过程。
S1332、将各对位标记中最大的偏差值不超过预设偏差阈值对应的集成电路单元组合记为合格;
在各对位标记的偏差值中,最大的偏差值超过预设的偏差阈值,则说明该对位标记不符合对位要求,也即该对位标记所在的集成电路单元组合不合格。
S1333、统计各种固定分组类型下,集成电路单元组合的合格率。
不同的固定分组类型中,集成电路单元组合的合格率与集成电路单元组合中集成电路单元的数量呈负相关。表1是本发明实施例提供的各种固定分组类型的集成电路单元组合的合格率,由表可知,当集成电路单元为1个时,通过掩模曝光调整参数调整后,每个集成电路单元均可以获得准确的对位,则集成电路单元组合的合格率显然为100%。而当集成电路单元的数量越多时,通过掩模曝光调整参数调整后,存在越多的集成电路单元并不能获得准确的对位,而且偏差越大,因而使得集成电路单元组合的合格率也越低。
进一步地,在上述实施例的基础上,步骤S140、按照预设评价函数,确定最优的固定分组类型中,预设评价函数为g(x,y)=Ax+By,其中,x为合格集成电路单元组合的比例,y为集成电路单元组合中的集成电路单元数量,A为合格集成电路单元组合比例的因子系数,B为集成电路单元组合中的集成电路单元数量的因子系数。
其中,合格集成电路单元组合的比例x代表了光刻曝光的良率,而集成电路单元组合中集成电路单元数量y则代表了光刻曝光的产率。在进行评价函数的设置时,需要同时兼顾良率和产率,且需要根据实际对良率和产率的需求,来设定良率和产率的评价因子系数。
步骤S150、根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光,具体包括:
S151、根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成掩模版信息、掩模位置信息和掩模开口信息,同时生成运动台运动路径控制信息;
其中,掩模版信息、掩模位置信息和掩模开口信息均通过掩模曝光调整参数中的曝光放大倍率进行设置。具体地,在预设固定分组类型时,可预先对掩模版进行设计。图5是本发明实施例提供的一种掩模版结构示意图,参考图5,该掩模版中包括四个开口图形2,每个开口图形2对应一种固定分组类型下的集成电路单元组合的掩模图案,其中包括1×1、1×2、2×1和2×2四种集成电路单元组合,在进行掩模曝光时,可根据掩模版信息确定开口图形。并且通过掩模位置信息和掩模开口信息可以确定该掩模版开口图像的曝光放大倍率,从而对应曝光至集成电路单元组合上。运动台运动路径控制信息则包括运动台的位移量信息和旋转量信息。
S152、根据掩模版信息、掩模位置信息和掩模开口信息以及运动台运动路径控制信息,控制光刻机对衬底上的集成电路单元进行自动曝光。
在确定掩模版图形和放大倍率以及运动台的运动路径的基础上,光刻曝光过程需要依次对各个集成电路单元组合进行逐个曝光,该过程中只需配合曝光操作移动运动台,使其上的集成电路单元组合置于曝光场下即可。图6是本发明实施例提供的几种固定分组类型的掩模曝光示意图,参考图6,不同的固定分组类型中,集成电路单元组合不同,以图5所示的四个开口图形2分别进行分组曝光时,如图6的a)图的掩模曝光对应开口图形21,b)图的掩模曝光对应开口图形22,c)图的掩模曝光对应开口图形23,d图的掩模曝光对应开口图形24。
本发明实施例同样还提供了一种光刻曝光控制装置,图7是本发明实施例提供的一种光刻曝光装置的结构示意图,参考图7,该光刻曝光控制装置包括:
对位标记获取模块10,用于获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,集成电路单元阵列排布在衬底上;
分组划分模块20,用于按照预设的多种固定分组类型,分别对衬底上阵列排布的多个集成电路单元进行划分;其中,每种固定分组类型下,所有的集成电路单元形成相同的多个集成电路单元组合,每个集成电路单元组合中包括至少一个集成电路单元;
合格率计算模块30,用于计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;其中,各集成电路单元按照掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;
最优固定分组类型确定模块40,用于按照预设评价函数,确定最优的固定分组类型;其中,预设评价函数的评价因子包括集成电路单元组合的合格率和对应的集成电路单元组合中的集成电路单元数量;
控制模块50,用于根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光。
本发明实施例提供的光刻曝光控制装置,通过设置对位标记获取模块、分组划分模块、合格率计算模块、最优固定分组类型确定模块和控制模块,其中对位标记获取模块用于获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,分组划分模块用于按照预设的多种固定分组类型,分别对衬底上阵列排布的多个集成电路单元进行划分;合格率计算模块用于计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;最优固定分组类型确定模块用于按照预设评价函数,确定最优的固定分组类型;控制模块用于根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对衬底上的集成电路单元进行曝光,解决了现有的光刻曝光方法光刻效率较低的问题,本发明实施例提供的光刻曝光控制装置,在曝光良率允许的范围内,可以提高曝光效率,实现了曝光良率和曝光效率的兼顾,有助于提升光刻曝光制程的产率。
可选地,集成电路单元组合包括:一行一列、一行两列、两行一列、两行两列、一行三列、三行一列、三行三列、四行四列。集成电路单元包括裸片或芯片。
如上实施例中,最优固定分组类型确定模块40中预设有评价函数,所述预设评价函数g(x,y)=Ax+By,其中,x为合格集成电路单元组合的比例,y为集成电路单元组合中的集成电路单元数量,A为合格集成电路单元组合比例的因子系数,B为集成电路单元组合中的集成电路单元数量的因子系数。
具体地,继续参考图7,合格率计算模块30具体包括:掩模曝光调整参数计算单元31,用于计算各种固定分组类型下各集成电路单元组合的最佳的掩模曝光调整参数,以使各集成电路单元按照掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;其中,掩模曝光调整参数包括运动台位移量、运动台旋转量和曝光放大倍率;
偏差值计算单元32,用于计算各集成电路单元按照掩模曝光调整参数曝光后,各集成电路单元组合中,各对位标记的实际标记位置与对应的预设标记位置的偏差值;
合格率判定单元33,用于根据各偏差值,计算各种固定分组类型下集成电路单元组合的合格率。
其中,掩模曝光调整参数计算单元31具体用于在衬底上建立坐标系,记录各集成电路单元中,各对位标记的预设标记位置为(xnom_i,ynom_i),各对位标记的实际标记位置为(xi,yi),其中i=1,……,n,n为集成电路单元中对位标记的数量;
按照掩模曝光调整公式以最小二乘法计算每一种固定分组类型下,各集成电路单元组合最小补偿偏差量的掩模曝光调整参数(M,R,Tx,Ty),其中,M为光刻机投影物镜的放大倍率,R为集成电路单元相对于运动台的旋转量,Tx为集成电路单元相对于运动台沿X方向的位移量,Ty为集成电路单元相对于运动台沿Y方向的位移量。
合格率判定模块33具体用于将各集成电路单元组合中,各对位标记中最大的偏差值的绝对值与预设偏差阈值进行对比;
将各对位标记中最大的偏差值不超过预设偏差阈值对应的集成电路单元组合记为合格;
统计各种固定分组类型下,集成电路单元组合的合格率。
继续参考图7,控制模块50则包括运动台路径控制信息生成单元51,根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成掩模版信息、掩模位置信息和掩模开口信息,同时生成运动台运动路径控制信息;
控制单元52,用于根据掩模版信息、掩模位置信息和掩模开口信息以及运动台运动路径控制信息,控制光刻机对衬底上的集成电路单元进行自动曝光
本发明实施例还提供一种光刻系统,图8是本发明实施例提供的一种光刻系统的结构示意图,参考图8,该光刻系统包括如上实施例提供的任意一种光刻曝光控制装置100,还包括图像采集装置200和光刻机300;图像采集装置200用于采集衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,并将预设标记位置和实际标记位置传输给光刻曝光控制装置100,集成电路单元阵列排布在衬底上;光刻机300用于根据图像采集装置100的控制信号,对衬底上的集成电路单元进行曝光。
其中,图像采集装置200一般为摄像头,光刻曝光控制装置100可以是计算机或服务器。光刻曝光控制装置100分别与图像采集装置200和光刻机300连接,分别用于接收图像信息和发送控制信息。本发明实施例提供的光刻系统,由于采用上述实施例提供的光刻曝光控制装置,因而具备与上述光刻曝光控制装置相同的有益效果,此处不多赘述。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种光刻曝光方法,其特征在于,包括:
获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,所述集成电路单元阵列排布在所述衬底上;
按照预设的多种固定分组类型,分别对所述衬底上阵列排布的多个所述集成电路单元进行划分;其中,每种固定分组类型下,所有的集成电路单元形成相同的多个集成电路单元组合,每个集成电路单元组合中包括至少一个所述集成电路单元;
计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;其中,各所述集成电路单元按照所述掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;
按照预设评价函数,确定最优的固定分组类型;其中,所述预设评价函数的评价因子包括集成电路单元组合的合格率和对应的集成电路组合中的集成电路单元数量;
根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对所述衬底上的所述集成电路单元进行曝光。
2.根据权利要求1所述的光刻曝光方法,其特征在于,计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率,包括:
计算各种固定分组类型下各集成电路单元组合的最佳的掩模曝光调整参数,以使各所述集成电路单元按照所述掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;其中,所述掩模曝光调整参数包括运动台位移量、运动台旋转量和曝光放大倍率;
计算各所述集成电路单元按照所述掩模曝光调整参数曝光后,各集成电路单元组合中,各对位标记的实际标记位置与对应的预设标记位置的偏差值;
根据各所述偏差值,计算各种固定分组类型下集成电路单元组合的合格率。
3.根据权利要求2所述的光刻曝光方法,其特征在于,计算各种固定分组类型下各集成电路单元组合的最佳的掩模曝光调整参数,包括:
在所述衬底上建立坐标系,记录各所述集成电路单元中,各对位标记的预设标记位置为(xnom_i,ynom_i),各对位标记的实际标记位置为(xi,yi),其中i=1,……,n,n为集成电路单元中对位标记的数量;
4.根据权利要求2所述的光刻曝光方法,其特征在于,根据各所述偏差值,计算各种固定分组类型下所述集成电路单元组合的合格率,包括:
将各所述集成电路单元组合中,各对位标记中最大的偏差值的绝对值与预设偏差阈值进行对比;
将各对位标记中最大的偏差值不超过预设偏差阈值对应的集成电路单元组合记为合格;
统计各种固定分组类型下,集成电路单元组合的合格率。
5.根据权利要求1所述的光刻曝光方法,其特征在于,所述预设评价函数g(x,y)=Ax+By,其中,x为合格集成电路单元组合的比例,y为集成电路组合中的集成电路单元数量,A为合格集成电路单元组合比例的因子系数,B为集成电路组合中的集成电路单元数量的因子系数。
6.根据权利要求1所述的光刻曝光方法,其特征在于,根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对所述衬底上的所述集成电路单元进行曝光,包括:
根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成掩模版信息、掩模位置信息和掩模开口信息,同时生成运动台运动路径控制信息;
根据掩模版信息、掩模位置信息和掩模开口信息以及运动台运动路径控制信息,控制所述光刻机对所述衬底上的所述集成电路单元进行自动曝光。
7.根据权利要求1所述的光刻曝光方法,其特征在于,所述集成电路单元组合包括:一行一列、一行两列、两行一列、两行两列、一行三列、三行一列、三行三列、四行四列。
8.根据权利要求1所述的光刻曝光方法,其特征在于,所述集成电路单元包括裸片或芯片。
9.一种光刻曝光装置,其特征在于,包括:
对位标记获取模块,用于获取衬底上所有集成电路单元中所有对位标记的预设标记位置和实际标记位置,所述集成电路单元阵列排布在所述衬底上;
分组划分模块,用于按照预设的多种固定分组类型,分别对所述衬底上阵列排布的多个所述集成电路单元进行划分;其中,每种固定分组类型下,所有的集成电路单元形成相同的多个集成电路单元组合,每个集成电路单元组合中包括至少一个所述集成电路单元;
合格率计算模块,用于计算各种固定分组类型在最佳的掩模曝光调整参数下的集成电路单元组合的合格率;其中,各所述集成电路单元按照所述掩模曝光调整参数曝光后,所有对位标记的实际标记位置与对应的预设标记位置的总偏差最小;
最优固定分组类型确定模块,用于按照预设评价函数,确定最优的固定分组类型;其中,所述预设评价函数的评价因子包括集成电路单元组合的合格率和对应的集成电路组合中的集成电路单元数量;
控制模块,用于根据最优的固定分组类型以及各集成电路单元对应的最佳的掩模曝光调整参数,生成控制信号以控制光刻机对所述衬底上的所述集成电路单元进行曝光。
10.一种光刻系统,其特征在于,包括如权利要求9所述的光刻曝光装置,还包括图像采集装置和光刻机;
所述图像采集装置用于采集衬底上所有所述集成电路单元中所有对位标记的预设标记位置和实际标记位置,并将所述预设标记位置和实际标记位置传输给所述光刻曝光装置,所述集成电路单元阵列排布在所述衬底上;
所述光刻机用于根据所述图像采集装置的控制信号,对所述衬底上的所述集成电路单元进行曝光。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911384018.5A CN113050383B (zh) | 2019-12-28 | 2019-12-28 | 一种光刻曝光方法、装置和光刻系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911384018.5A CN113050383B (zh) | 2019-12-28 | 2019-12-28 | 一种光刻曝光方法、装置和光刻系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113050383A true CN113050383A (zh) | 2021-06-29 |
CN113050383B CN113050383B (zh) | 2021-12-14 |
Family
ID=76507459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911384018.5A Active CN113050383B (zh) | 2019-12-28 | 2019-12-28 | 一种光刻曝光方法、装置和光刻系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113050383B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030202182A1 (en) * | 2002-04-30 | 2003-10-30 | Canon Kabushiki Kaisha | Management system, apparatus, and method, exposure apparatus, and control method therefor |
JP2006332146A (ja) * | 2005-05-24 | 2006-12-07 | Nikon Corp | 調整方法 |
CN104898383A (zh) * | 2015-06-29 | 2015-09-09 | 上海华力微电子有限公司 | 双层套刻精度控制层次管理的方法、校准标记及测量系统 |
CN109976099A (zh) * | 2017-12-27 | 2019-07-05 | 长鑫存储技术有限公司 | 一种测量点的配置选择方法及装置 |
-
2019
- 2019-12-28 CN CN201911384018.5A patent/CN113050383B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030202182A1 (en) * | 2002-04-30 | 2003-10-30 | Canon Kabushiki Kaisha | Management system, apparatus, and method, exposure apparatus, and control method therefor |
JP2006332146A (ja) * | 2005-05-24 | 2006-12-07 | Nikon Corp | 調整方法 |
CN104898383A (zh) * | 2015-06-29 | 2015-09-09 | 上海华力微电子有限公司 | 双层套刻精度控制层次管理的方法、校准标记及测量系统 |
CN109976099A (zh) * | 2017-12-27 | 2019-07-05 | 长鑫存储技术有限公司 | 一种测量点的配置选择方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113050383B (zh) | 2021-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102046597B1 (ko) | 리소그래피 장치 교정 방법 | |
US7539552B2 (en) | Method and apparatus for implementing a universal coordinate system for metrology data | |
CN102939565A (zh) | 用于执行与管芯的图案对准的方法和装置 | |
JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
US20090186286A1 (en) | Method To Control Semiconductor Device Overlay Using Post Etch Image Metrology | |
US7244623B2 (en) | Method of manufacturing semiconductor device and apparatus of automatically adjusting semiconductor pattern | |
TWI742485B (zh) | 半導體裝置製造中的移位控制方法 | |
CN115769148A (zh) | 用于校正光刻过程中的套刻误差的系统和方法 | |
JPS6313329A (ja) | 露光方法 | |
US20200006102A1 (en) | Machine learning on overlay virtual metrology | |
CN109884862B (zh) | 三维存储器曝光系统中套刻偏差的补偿装置及方法 | |
TW202234181A (zh) | 管理重疊對準的方法及系統以及計算系統 | |
TW202004842A (zh) | 微影疊對校正以及微影製程 | |
US6238939B1 (en) | Method of quality control in semiconductor device fabrication | |
US9871001B2 (en) | Feeding overlay data of one layer to next layer for manufacturing integrated circuit | |
US6309944B1 (en) | Overlay matching method which eliminates alignment induced errors and optimizes lens matching | |
JPH09129551A (ja) | 半導体素子の微細パターンアライメント方法 | |
CN113050383B (zh) | 一种光刻曝光方法、装置和光刻系统 | |
CN115066657A (zh) | 用于控制制造过程的方法和关联设备 | |
EP3396457A1 (en) | Device manufacturing method | |
CN111505907B (zh) | 一种工件台定位误差的校准方法 | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
JPS5927525A (ja) | アライメント方法 | |
US9753373B2 (en) | Lithography system and semiconductor processing process | |
JP2003086483A (ja) | 位置合わせ方法および位置合わせ装置、並びに露光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |