CN113046799A - 一种芯片3d异质集成封装的tsv电镀溶液 - Google Patents
一种芯片3d异质集成封装的tsv电镀溶液 Download PDFInfo
- Publication number
- CN113046799A CN113046799A CN202110275869.7A CN202110275869A CN113046799A CN 113046799 A CN113046799 A CN 113046799A CN 202110275869 A CN202110275869 A CN 202110275869A CN 113046799 A CN113046799 A CN 113046799A
- Authority
- CN
- China
- Prior art keywords
- tsv
- electroplating solution
- hole
- filling
- electroplating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及半导体晶圆级封装技术领域,具体涉及一种芯片3D异质集成封装的TSV电镀溶液,该电镀液由硫酸铜、硫酸、以及氯离子配合CZ609A、CZ609B、CZ609C三种添加剂按一定比例混合均匀形成该TSV电镀溶液;该电镀溶液需在稳定的温度22‑28℃之间使用,并配合合适设备以及设定合适的电流密度参数最终实现孔内的无空洞填充即TSV完全填充。本发明该TSV电镀溶液具有性能稳定,使用寿命超长、适合多种孔型,最大使用深径比达15:1孔型并且特别对异质集成导致孔口收窄TSV孔型仍能实现完美填充等特点。
Description
技术领域
本发明涉及半导体晶圆级封装技术领域,具体涉及一种芯片3D异质集成封装的TSV电镀溶液。
背景技术
目前晶圆级先进封装的铜互联材料应用包括:3D封装的铜硅通孔(TSV)、铜柱(Pillar)、铜凸块(bump)铜重布线制程(RDL)等工艺等领域。超纯铜互连涂覆液及添加剂是8英寸以上晶圆、130纳米以下的高端芯片制造的大马士革铜互连(Damascene铜互连工艺)工艺的重要材料。
其中,TSV铜相对于传统二维的引线键合型芯片封装技术,贯穿硅晶圆通孔(Through Silicon Via-TSV)能够进行三维堆栈式封装方式,也就是将多个芯片朝上相互堆栈以形成降低空间阻碍之三维结构。此三维堆栈的芯片与短式含铜之TSV相互连接,因而产生更高的装置速度以及较低的功耗。对于目前消费类电子产品而言,三维堆栈之TSV提供了更高之功能密度,以及更小的封装机台占地面积。TSV被许多半导体厂和研究机构认为是最有前途的封装方法,世界上50%以上的厂商都参与3D TSV互连相关方面的研究。
TSV电镀填充是整个TSV工艺的难点,晶圆级3D封装中,一般会采用先曝光再用干法刻蚀在硅片上刻蚀出不同深度孔型、在进行阻挡层生长后进行PVD一层钛用于阻挡铜原子与硅片之间的迁移,最后PVD上一层铜钟子层后进入电镀填孔,在电镀制程完成TSV孔内的无空洞填充后进入下一道CMP减薄制程,由于在某些高频领域,例如5G由于其频率非常高,如果只用硅其抗击穿性能无法满足高频使用要求,因此在硅片上还会CVD生长一些抗冲击性能材料对芯片进行改性,例如在硅的表面生长一层二氧化硅或者氮化硅阻挡层用以提高芯片在高频条件下的使用寿命,由于此前说到TSV孔是采用干法蚀刻,不同材料之间由于蚀刻速率的差异,在干法刻蚀中会出现,阻挡层蚀刻速率小于硅单质层导致孔口收窄,这对于TSV电镀填充来说是致命的影响。目前国外一些芯片材料供应商已开发出适用于超级TSV填孔方面的电镀药水,例如罗门哈斯等,但其目前仅能实现100um深左右且深径比小于10:1的孔型并无法解决由于异质集成导致TSV孔口收窄仍能实现无空洞填充的问题。本专利的目的就是开发一种芯片3D异质集成封装的TSV电镀溶液实现深径比高达15:1并且孔口有收窄仍能实现孔内的无空洞填充。
发明内容
本发明要解决的问题是提供了一种芯片3D异质集成封装的TSV电镀溶液,本电镀溶液可实现深径比高达15:1并且孔口有收窄仍能实现孔内的无空洞填充的并具有性能稳定,使用寿命超长、适合多种孔型等特点。
为解决上述技术问题,本发明采用的技术方案为一种芯片3D异质集成封装的TSV电镀溶液,包括以下组成成分:
硫酸铜:200-250g/L;
硫酸:50-100g/L;
氯离子:80-110ppm;
CZ609A:8-15ml/L;
CZ609B:20-40ml/L;
CZ609C:8-15ml/L。
进一步的,包括以下组成成分:
硫酸铜:210-230g/L;
硫酸:60-80g/L;
氯离子:90-100ppm;
CZ609A:10-13ml/L;
CZ609B:25-35ml/L;
CZ609C:10-13ml/L。
进一步的,将上述的硫酸铜、硫酸、氯离子混合均匀后,待温度稳定至室温进行纯化后,将硫酸铜溶液及添加剂CZ609A、CZ609B、CZ609C加入至晶圆电镀机台中循环混合均匀。
进一步的,该电镀溶液需要在一定的设备参数条件下以及22-28℃并配合合适的电流密度下才能实现最佳效果。
进一步的,所述CZ609A为一种加速剂,加速低电势区铜离子填充,所述CZ609B为一种载运剂,可以有效的与CZ609A协同,实现CZ609A的加速性能,CZ609C是一种高性能吸附抑制剂可以有效抑制高电势区铜离子沉积速率,最终实现孔内沉积速率达到面铜15倍以上,实现TSV孔内完全填充,并且晶圆表面没有颗粒,极大的减轻后道CMP压力以及降低裂片风险。
与现有技术相比,本发明具有的优点和积极效果是:
1)该TSV电镀溶液具有性能稳定,在合适的设备参数以及电镀工艺参数下可以稳定量产30片8寸晶圆而无需补加添加剂(相同设备国外某厂家仅能稳定量产不到10片),使用寿命超长是指其使用时间可以长达30天中途不用更新槽液(国外某厂家在使用的第5天开始就需要更新部分槽液方能实现填孔效果)、适合多种孔型(在同样的开缸比例下仅需调整电镀工艺参数就可以实现多种不同深度不同直径孔型进行填充,减少因不同版型差异导致需要频繁更换槽液)等优点极大的减少客户频繁换槽带来的成本压力,以及废水处理的环保压力,极大的提高经济效益。
2)同时该电镀溶液实现深径比高达15:1并且孔口有收窄仍能实现孔内的无空洞填充,解决了行业中因异质集成导致的TSV孔深径比增大,同时因不同物质特性导致干法刻蚀不均匀产生的TSV孔口收窄使得孔内填充不完全的问题。
附图说明
图1为实施例一通孔填充中出现孔洞不良的示意图;
图2为实施例二通孔填充时按“类X”型生长模式完美填充的示意图;
图3为实施例1最终填充效果切片图;
图4为实施例2最终填充效果切片图。
具体实施方式
实施例1:
测试在创智科技垂直式晶圆电镀机台上实施,其中电镀配槽体积60L,循环量为15L/min,摇摆电机频率为16Hz。电镀工艺参数为经前处理后第一段0ASD电镀5min、第二段0.08ASD电镀10min、第三段0.16ASD电镀120min最终实现无空洞超级填充,结果见图3孔深130um,直径10um,深径比13:1,最窄处仅7um。
实施例2:
测试在创智科技垂直式晶圆电镀机台上实施,其中电镀配槽体积60L,循环量为15L/min,摇摆电机频率为16Hz。电镀工艺参数为经前处理后第一段0ASD电镀5min、第二段0.05ASD电镀10min、第三段0.18ASD电镀70min最终实现无空洞超级填充,结果见图4,孔深70um,直径5um,深径比14:1,最窄处仅3um。
以上对本发明的实施例进行了详细说明,但所述内容仅为本发明的较佳实施例,不能被认为用于限定本发明的实施范围。凡依本发明范围所作的均等变化与改进等,均应仍归属于本专利涵盖范围之内。
Claims (2)
1.一种芯片3D异质集成封装的TSV电镀溶液,其特征在于:包括以下组成成分:
硫酸铜:200-250g/L;
硫酸:50-100g/L;
氯离子:80-110ppm;
CZ609A:8-15ml/L;
CZ609B:20-40ml/L;
CZ609C:8-15ml/L。
2.根据权利要求1所述的一种芯片3D异质集成封装的TSV电镀溶液,其特征在于:包括以下组成成分:
硫酸铜:210-230g/L;
硫酸:60-80g/L;
氯离子:90-100ppm;
CZ609A:10-13ml/L;
CZ609B:25-35ml/L;
CZ609C:10-13ml/L。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110275869.7A CN113046799A (zh) | 2021-03-15 | 2021-03-15 | 一种芯片3d异质集成封装的tsv电镀溶液 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110275869.7A CN113046799A (zh) | 2021-03-15 | 2021-03-15 | 一种芯片3d异质集成封装的tsv电镀溶液 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113046799A true CN113046799A (zh) | 2021-06-29 |
Family
ID=76512305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110275869.7A Pending CN113046799A (zh) | 2021-03-15 | 2021-03-15 | 一种芯片3d异质集成封装的tsv电镀溶液 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113046799A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103361694A (zh) * | 2013-08-08 | 2013-10-23 | 上海新阳半导体材料股份有限公司 | 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法 |
CN103361681A (zh) * | 2013-08-08 | 2013-10-23 | 上海新阳半导体材料股份有限公司 | 能改变tsv微孔镀铜填充方式的添加剂c及包含其的电镀液 |
KR20150119987A (ko) * | 2014-04-16 | 2015-10-27 | 서울시립대학교 산학협력단 | Tsv 충전용 전해 구리 도금액 및 이를 이용한 tsv의 충전방법 |
CN110541179A (zh) * | 2019-09-23 | 2019-12-06 | 深圳市创智成功科技有限公司 | 用于晶圆级封装超级tsv铜互连材料的电镀铜溶液及电镀方法 |
CN111441071A (zh) * | 2020-05-14 | 2020-07-24 | 深圳市创智成功科技有限公司 | 用于玻璃通孔双面镀铜的电镀液及电镀方法 |
-
2021
- 2021-03-15 CN CN202110275869.7A patent/CN113046799A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103361694A (zh) * | 2013-08-08 | 2013-10-23 | 上海新阳半导体材料股份有限公司 | 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法 |
CN103361681A (zh) * | 2013-08-08 | 2013-10-23 | 上海新阳半导体材料股份有限公司 | 能改变tsv微孔镀铜填充方式的添加剂c及包含其的电镀液 |
KR20150119987A (ko) * | 2014-04-16 | 2015-10-27 | 서울시립대학교 산학협력단 | Tsv 충전용 전해 구리 도금액 및 이를 이용한 tsv의 충전방법 |
CN110541179A (zh) * | 2019-09-23 | 2019-12-06 | 深圳市创智成功科技有限公司 | 用于晶圆级封装超级tsv铜互连材料的电镀铜溶液及电镀方法 |
CN111441071A (zh) * | 2020-05-14 | 2020-07-24 | 深圳市创智成功科技有限公司 | 用于玻璃通孔双面镀铜的电镀液及电镀方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105937043B (zh) | 用于将铜电沉积到硅通孔内的镍和钴衬垫的预处理 | |
KR100654413B1 (ko) | 기판의 도금방법 | |
US10714436B2 (en) | Systems and methods for achieving uniformity across a redistribution layer | |
US20030119311A1 (en) | Planar metal electroprocessing | |
US20090139870A1 (en) | Plating apparatus and plating method | |
CN113454766A (zh) | 低温铜-铜直接接合 | |
US20170110370A1 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
TW201229308A (en) | Electroplating method | |
CN113930813B (zh) | 一种应用于晶圆级封装的电镀铜溶液及其电镀工艺 | |
CN104651893A (zh) | 用于电镀的碱预处理 | |
TW202229585A (zh) | 電鍍奈米雙晶及非奈米雙晶銅特徵部 | |
KR20130108978A (ko) | 구리 도금 조성물 및 이 조성물을 사용한 반도체 기판에서 공동을 충진하기 위한 공정 | |
KR102411777B1 (ko) | 재분배 층에 걸친 균일성을 달성하기 위한 시스템들 및 방법들 | |
CN113046799A (zh) | 一种芯片3d异质集成封装的tsv电镀溶液 | |
US20130249096A1 (en) | Through silicon via filling | |
KR101652134B1 (ko) | 루테늄의 무전해 증착을 위한 도금액 | |
TWI451006B (zh) | 導電性結構之形成方法、鍍覆裝置及鍍覆方法 | |
JP5419793B2 (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
US20220359415A1 (en) | Superconducting through substrate vias | |
US20190122890A1 (en) | Multibath plating of a single metal | |
JP4551206B2 (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
CN102903672A (zh) | 一种通孔结构的制作方法 | |
Malta et al. | Optimization of chemistry and process parameters for void-free copper electroplating of high aspect ratio through-silicon vias for 3D integration | |
US8062969B2 (en) | Methods of selectively growing nickel-containing materials | |
EP1432016B1 (en) | A plating-rinse-plating process for fabricating copper interconnects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210629 |
|
RJ01 | Rejection of invention patent application after publication |