CN113038269B - 一种图像数据处理系统及方法 - Google Patents

一种图像数据处理系统及方法 Download PDF

Info

Publication number
CN113038269B
CN113038269B CN202110267203.7A CN202110267203A CN113038269B CN 113038269 B CN113038269 B CN 113038269B CN 202110267203 A CN202110267203 A CN 202110267203A CN 113038269 B CN113038269 B CN 113038269B
Authority
CN
China
Prior art keywords
image data
video memory
memory space
coding format
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110267203.7A
Other languages
English (en)
Other versions
CN113038269A (zh
Inventor
施骏
周永超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202110267203.7A priority Critical patent/CN113038269B/zh
Publication of CN113038269A publication Critical patent/CN113038269A/zh
Application granted granted Critical
Publication of CN113038269B publication Critical patent/CN113038269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明涉及一种图像数据处理系统及方法，包括显存、显存控制模块以及图像处理模块，显存控制模块用于将第一显存空间中的第一编码格式的图像数据转换为第二编码格式的图像数据，并存储在第二显存空间中，以使得图像处理模块对第二显存空间中存储的第二编码格式的图像数据进行图像处理，并将处理后的第二编码格式的图像数据转换为第三编码格式的图像数据，并存储在第三显存空间中。本发明通过在显存中划分不同的显存空间，存储不同编码格式的图像数据，每个空间负责不同的图像处理环节，不仅可以简化图像处理模块，还可以降低高分辨率下图像在存储和输出时所带来的闪存容量和显存带宽的压力，从而用更少的设计资源和硬件成本实现高规格的信号源。

Description

一种图像数据处理系统及方法
技术领域
本发明涉及图像处理技术领域，尤其涉及一种图像数据处理系统及方法。
背景技术
显存(Video Memory)，又称帧缓存，其作用是用来存储显卡芯片处理过或者即将提取的渲染数据。如同计算机的内存一样，显存是用来存储要处理的图形信息的部件。在显示屏上看到的画面是由一个个的像素点构成的，而每个像素点都以4至32甚至64位的数据来控制它的亮度和色彩，这些数据必须通过显存来保存，再交由显示芯片和CPU调配，最后把运算结果转化为图形输出到显示器上。显存和主板内存一样，执行存贮的功能，但它存贮的对像是显卡输出到显示器上的每个像素的信息。显存是显卡非常重要的组成部分，显示芯片处理完数据后会将数据保存到显存中，然后由RAMDAC(数模转换器)从显存中读取出数据并将数字信号转换为模拟信号，最后由屏幕显示出来。
在设计用于显示屏测试的点灯信号源时，图像的存储、处理和输出往往是设计的核心内容。图像处理一般将每个像素分为红(以下用“R”指代)、绿(以下用“G”指代)、蓝(以下用“B”指代)、透明度(以下用“A”指代)四个分量。在处理8bit图像的时候，每个分量各占1个byte(8-bit)，四个分量刚好组成1个word(32-bit)。此时像素在显存中的存储和寻址比较规律也易于处理，或者说，此时每个像素的首地址均处于4-byte边界，这对图像的处理提供了极大的便利。
但是，对于需要10bit的图像信号源时，在处理10bit图像的时候，由于每个分量超出了1-byte大小，从易于处理的角度考虑，比较容易想到的是将每个分量扩充至2-byte(16-bit)大小，其中有效的信息占10-bit，剩余6-bit留空。而这种方案的缺点是，虽然简化了处理，但由于其存在大量的无效位，因此在存储的时候会占用额外的闪存空间，造成存储空间的浪费，并且在进行后级图像输出时，会占用额外的显存带宽，增加输出压力。
发明内容
有鉴于此，本发明提供一种图像数据处理系统及方法，不仅可以简化图像处理模块的设计，还可以降低高分辨率下图像在存储和输出时所带来的闪存容量和显存带宽的压力，从而用更少的设计资源和硬件成本实现更高规格的信号源。
为实现上述目的，本发明实施例第一方面提供一种图像数据处理系统，作为其中一种实施方式，所述图像数据处理系统包括显存、显存控制模块以及图像处理模块，所述显存控制模块和所述图像处理模块分别与所述显存连接；
所述显存包括第一显存空间、第二显存空间以及第三显存空间，所述第一显存空间用于存储第一编码格式的图像数据，所述第二显存空间用于存储第二编码格式的图像数据，所述第三显存空间用于存储第三编码格式的图像数据，所述第三编码格式的位数大于所述第一编码格式的位数，且小于所述第二编码格式的位数；
所述显存控制模块用于将所述第一显存空间中的所述第一编码格式的图像数据转换为所述第二编码格式的图像数据，并存储在所述第二显存空间中，以使得所述图像处理模块对所述第二显存空间中存储的所述第二编码格式的图像数据进行图像处理，并在所述图像处理模块进行图像处理得到处理后的第二编码格式的图像数据后，将所述处理后的第二编码格式的图像数据转换为所述第三编码格式的图像数据，并存储在所述第三显存空间中。
作为其中一种实施方式，所述显存控制模块还用于将所述第三编码格式的图像数据转换为所述第二编码格式的图像数据。
作为其中一种实施方式，所述显存控制模块还用于将所述第二编码格式的图像数据转换为所述第一编码格式的图像数据。
作为其中一种实施方式，所述第一显存空间、所述第二显存空间、所述第三显存空间中的至少一个为地址连续的显存空间。
作为其中一种实施方式，所述第一编码格式为8bit，所述第二编码格式为16bit，所述第三编码格式为10bit。
作为其中一种实施方式，所述图像处理模块包括图层混合模块和/或Pattern生成控制模块。
作为其中一种实施方式，所述图像数据处理系统还包括直接内存存取器，所述直接内存存取器连接外部闪存、所述第一显存空间和/或所述第三显存空间。
为实现上述目的，本发明实施例第二方面提供一种图像数据处理方法，作为其中一种实施方式，所述方法包括：
将显存设置为包括第一显存空间、第二显存空间以及第三显存空间，所述第一显存空间用于存储第一编码格式的图像数据，所述第二显存空间用于存储第二编码格式的图像数据，所述第三显存空间用于存储第三编码格式的图像数据，其中，所述第三编码格式的位数大于所述第一编码格式的位数，且小于所述第二编码格式的位数；
将所述第一显存空间中存储的所述第一编码格式的图像数据转换为所述第二编码格式的图像数据，并存储在所述第二显存空间中；
对所述第二显存空间中存储的所述第二编码格式的图像数据进行图像处理，以得到处理后的第二编码格式的图像数据；
将所述处理后的第二编码格式的图像数据转换为所述第三编码格式的图像数据，并存储在所述第三显存空间中。
作为其中一种实施方式，所述第一编码格式为8bit，所述第二编码格式为16bit，所述第三编码格式为10bit。
作为其中一种实施方式，所述方法还包括：将所述第三编码格式的图像数据转换为所述第二编码格式的图像数据，和/或将所述第二编码格式的图像数据转换为所述第一编码格式的图像数据。
综上，本发明通过设置显存、显存控制模块以及图像处理模块，显存控制模块和图像处理模块与显存连接；显存包括第一显存空间、第二显存空间以及第三显存空间，第一显存空间用于存储第一编码格式的图像数据，第二显存空间用于存储第二编码格式的图像数据，第三显存空间用于存储第三编码格式的图像数据，第三编码格式的位数大于第一编码格式的位数，且小于第二编码格式的位数；显存控制模块用于将第一显存空间中的第一编码格式的图像数据转换为第二编码格式的图像数据，并存储在第二显存空间中，以使得图像处理模块对第二显存空间中存储的第二编码格式的图像数据进行图像处理，并在图像处理模块进行图像处理得到处理后的第二编码格式的图像数据后，将处理后的第二编码格式的图像数据转换为第三编码格式的图像数据，并存储在第三显存空间中。因此，本发明通过在显存中划分不同的显存空间，存储不同编码格式的图像数据，每个空间负责不同的图像处理环节，不仅可以简化图像处理模块的设计，还可以降低高分辨率下图像在存储和输出时所带来的闪存容量和显存带宽的压力，从而用更少的设计资源和硬件成本实现更高规格的信号源。
附图说明
图1示出本发明一实施例提供的图像处理系统的结构框图。
图2示出本发明一实施例提供的图像处理系统的具体结构示意图。
图3示出本发明一实施例提供的8bit编码格式的图像数据示意图。
图4示出本发明一实施例提供的16bit编码格式的图像数据示意图。
图5示出本发明一实施例提供的10bit编码格式的图像数据示意图。
图6示出本发明一实施例提供的8bit转16bit编码格式的转换示意图。
图7示出本发明一实施例提供的16bit转8bit编码格式的转换示意图。
图8示出本发明一实施例提供的16bit转10bit编码格式的转换示意图。
图9示出本发明一实施例提供的10bit转16bit编码格式的转换示意图。
图10示出本发明一实施例提供的图像处理方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。在本专利说明书中“一个实施例”或“一实施方式”指的是结合实例中描述的特定特征、结构或特性包含于本发明的至少一个实施例中。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。
在进行具体实施例描述前，需要说明的是，本发明提供的图像数据处理系统可以集成于图像处理器(GPU,Graphics Processing Unit)中，GPU可经配置以执行图形运算或图像数据处理，例如，经从CPU或外部存储器获取的图像数据生成像素数据，与显存(GPU包括显存)交互以存储和更新图像数据，传递像素数据到显示设备。显存作为GPU的一部分，GPU可在不使用总线的情况下从显存中读取数据且可将数据处理后再写入显存中，也就是说GPU可以使用显存而不是外部闪存在本地处理数据。显存可包含一个或多个易失性或非易失性存储器或存储装置，例如，随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。在一些应用中，GPU可将最终完全形成的图像由显存存储在外部存储器中。显示设备可以从外部存储器中检索图像数据，且输出致使显示设备的像素照亮以显示图像数据的值。显示设备可以显示GPU产生的图像内容，其可以是液晶显示器、有机发光二极管显示器或阴极射线管显示器等。
基于前述描述，请参考图1，图1示出本发明一实施例提供的图像处理系统的结构框图。如图1所示，图像数据处理系统包括显存10、显存控制模块11以及图像处理模块12，显存控制模块11和图像处理模块12分别与显存10连接。
其中，显存10包括第一显存空间、第二显存空间以及第三显存空间，第一显存空间用于存储第一编码格式的图像数据，第二显存空间用于存储第二编码格式的图像数据，第三显存空间用于存储第三编码格式的图像数据，其中，第三编码格式的位数大于第一编码格式的位数，且小于第二编码格式的位数。
显存控制模块11用于将第一显存空间中的第一编码格式的图像数据转换为第二编码格式的图像数据，并存储在第二显存空间中，以使得图像处理模块12对第二显存空间中存储的第二编码格式的图像数据进行图像处理，并在图像处理模块12进行图像处理得到处理后的第二编码格式的图像数据后，将处理后的第二编码格式的图像数据转换为第三编码格式的图像数据，并存储在第三显存空间中。
具体地，通过将显存10划分为多个空间，例如本实例中的三个显存空间，每个显存空间负责图像数据处理过程中的一部分功能，例如第一显存空间用于暂存图像数据，第二显存空间用于进行图像数据的处理，第三显存空间用于对应后级读取及图像数据输出模块。实质上，由于不同的显存空间存储的是不同编码格式的图像数据，因此，本方案实质上是在需要输出特定编码格式的图像数据(像素数据)时，在图像数据的处理过程中，通过转换图像数据的编码格式，并充分利用不同编码格式的有益特性，从而用较少的设计资源和硬件成本实现高规格的图像信号源。具体原理在下文利用特定编码格式数据进行说明。
在一实施方式中，第一显存空间、第二显存空间和第三显存空间中的至少一个为地址连续的显存空间。
此处，需要说明的是，每个显存空间由显存地址进行划分，而每个显存空间与显存地址之间并无绝对对应关系，即可以指定任意的地址范围作为其中某一显存空间。并且不同的显存空间之间相互独立，即可以在同一时间在不同的空间内执行各自的操作。
在一实施方式中，显存控制模块11还用于第三编码格式的图像数据转换第二编码格式的图像数据，和/或显存控制模块11还用于将第二编码格式的图像数据转换为第一编码格式的图像数据。
具体地，由前述描述可知第三编码格式的图像数据是经过图像处理后，转换成的用于输出的特定编码格式，第二编码格式的图像数据是用于图像处理的图像数据格式，而第一编码格式的图像数据则是原始图像数据。本实施方式中通过利用显存控制模块11进行反向格式转换，可以实现最终图像数据的再次图像处理，以及特定编码格式的图像数据的存储。
在一实施方式中，图像数据处理系统还包括直接内存存取器13，直接内存存取器13连接外部闪存14、第一显存空间和/或第三显存空间。
具体地，请参考图2，图2示出本发明一实施例提供的图像处理系统的具体结构示意图。如图2所示，图像数据处理系统还包括直接内存存取器13，直接内存存取器13连接外部闪存14、第一显存空间和第三显存空间。即可以将第一显存空间的图像数据存储于外部闪存14，也可以将第三显存空间中的图像数据存储于外部闪存14。其中，直接内存存取器13(DMA，全称Direct Memory Access)可以将数据从一个地址空间复制到另一个地址空间，提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。通过直接内存存取器13连接外部闪存14、第一显存空间和第三显存空间，以位数低的编码格式的图像数据存储于外部闪存14，可以减轻外部闪存14的容量压力。
需要说明的是，图2中的双向箭头表示两个空间中的图像数据可以互相转换，即通过显存控制模块11实现不同编码格式的图像数据之间的转换。图2中的图像帧缓存读取模块15(Frame Reader)也可以包含于本实施例的图像处理系统中，其用于从第三显存空间读取第三编码格式的图像数据进行输出。
在一实施方式中，第一编码格式为8bit，第二编码格式为16bit，第三编码格式为10bit。
具体地，请参考图3至图5，图3示出本发明一实施例提供的8bit编码格式的图像数据示意图。图4示出本发明一实施例提供的16bit编码格式的图像数据示意图。图5示出本发明一实施例提供的10bit编码格式的图像数据示意图。如图3所示，8bit编码格式下，图像数据中，每个像素数据占用3-byte的显存空间，每个颜色分量(如blue，green，red)各占1-byte(8bit)的显存空间。常见的图片种类一般都是以8bit格式进行编码(如24位BMP位图)。在各类信号源的设计中，图片一般存储在外部闪存14中(如Nand Flash)，闪存和显存通过硬件进行数据交互。8bit编码格式的数据具有紧凑排列的特性，使得图像数据在闪存中的空间利用率可以达到最优化，同时也可缩短图像数据的存储(显存至闪存)和加载(闪存至显存)时间。并且由于第一显存空间内的图像数据不参与图像处理操作，因此每个像素数据不带透明度分量。
如图4所示，第二显存空间中每个像素占用8-byte显存空间，每个颜色分量(如blue，green，red)各占2-byte，其中每个分量的低10-bit有效，高6-bit留空(如图4中的NU)，数据为非紧凑排列。非紧凑排列的编码格式会带来一些数据容量和带宽的多余消耗，但在本实施例中第二显存空间的数据不参与同对容量敏感的外部闪存14之间的数据交互，也不直接衔接对带宽敏感的后级帧读取和输出模块，从而可以很大程度上减轻这一负面影响。并且第二显存空间规律的数据编码方式(16bit)(每个像素的首地址均处于8-byte边界)极大地简化了各类图像处理操作的实现方式，如Pattern生成算法的实现、图层混合算法的实现以及在片上系统中对像素的寻址等。由于第二显存空间的图像数据需要参与图像处理操作，因此每个像素数据带透明度分量(如，alpha)。
如图5所示，第三显存空间中，每个像素占用4-byte显存空间，每个颜色分量各占1.25-byte，每个像素数据的最高2-bit留空，数据接近紧凑排列。第三显存空间的图像数据的编码格式完整地保留了10bit图像的信息(16bit编码格式中的10-bit有效位)，同时几乎紧凑的排列方式有效地利用了显存与输出模块之间的带宽。因此，第三显存空间用来对接后级帧读取和输出模块，同时也可与外部闪存14进行数据交互，用以存储完整10bit编码格式的图像信息。由于这一空间图像数据不参与图像处理操作，因此每个像素数据不带透明度分量。
显存控制模块11用于实现各编码格式的图像数据的转换，具体地，请参考图6至图9，图6示出本发明一实施例提供的8bit转16bit编码格式的转换示意图。图7示出本发明一实施例提供的16bit转8bit编码格式的转换示意图。图8示出本发明一实施例提供的16bit转10bit编码格式的转换示意图。图9示出本发明一实施例提供的10bit转16bit编码格式的转换示意图。需要说明的是，图6至图9中的阴影部分表示转移的数据(相应地址内的数据)，不同的线条形状用于更好地区分图中数据的转移。
如图6所示，8bit编码格式的像素数据转换为16bit编码格式的像素数据，通过将RGB三个分量的每一分量的图像数据由低位向高位移动2-bit，由1-byte大小扩充至2-byte大小，然后向每个分量的低2-bit以及高6-bit填充“0”，最后添加2-byte的静态透明度分量。其中低位和高位表示显存空间的地址增加方向，图中的数字表示数据位，而不是表示具体数据值，具体数据值以二进制数据进行表示。如图6所示，转换之后RGB分量虽然各自由8bit扩充至10bit，但仍然只携带了原先8bit图像的信息，所增加的静态透明度分量可以携带10bit信息。该转换的主要目的是将原先存储在外部闪存14中的8bit图像经过转换后参与至10bit的图像处理当中，比如在图片上叠加Pattern图层、Pattern上叠加图片图层等。
如图7所示，16bit编码格式的像素数据转换为8bit编码格式的像素数据，通过将RGB三个分量的每一分量的图像数据由高位向低位移动2-bit，同时丢弃移出的低2-bit以及6-bit留空位，由2-byte大小缩减至1-byte大小，最后移除2-byte透明度分量。该转换会导致RGB分量所包含的部分图像信息的损失，同时会损失透明度信息，其主要目的是将在第二显存空间进行图像处理完成后的10bit图像还原为8bit格式的图像数据，以存储至外部闪存14中。
如图8所示，16bit编码格式的像素数据转换为10bit编码格式的像素数据，通过将RGB三个分量的每一分量的图像数据由2-byte缩减至1.25-byte(10-bit)大小，完全保留10-bit数据的同时移除6-bit留空位，最后移除2-byte透明度分量。转换之后RGB分量所包含的信息量没有变化，但会损失透明度信息。该转换的主要目的是将图像处理完成后的10bit图像经过转换用于后级图像输出或用于存储至外部闪存14(当需求存储10bit图像时，通过DMA存储于外部闪存14)。
如图9所示，10bit编码格式的像素数据转换为16bit编码格式的像素数据，通过将RGB三个分量的每一分量的图像数据由1.25-byte(10-bit)扩充至2-byte大小，完全保留10-bit数据的同时向每个分量的高6-bit填充“0”，最后添加2-byte静态透明度分量。转换之后RGB分量所包含的信息量没有变化，所增加的静态透明度分量可以携带10bit信息。该转换的主要目的是使位于输出显存(第三显存空间)的图像数据经过转换可以重新参与图像处理，或使外部闪存14中所存储的10bit编码格式的图像经过转换后参与至图像处理。
因此，在需要输出特定编码格式的图像数据(像素数据)时，在图像数据的处理过程中，通过转换图像数据的编码格式，在不同的显存空间中执行对各个编码格式的图像数据的操作，充分利用不同编码格式的有益特性，从而用较少的设计资源和硬件成本实现高规格的图像信号源。
在一实施方式中，所述图像处理模块12包括图层混合模块和/或Pattern生成控制模块。
具体地，图层混合模块用于执行图层混合算法，Pattern生成控制模块用于执行Pattern生成算法。
综上所述，本发明实施例提供的图像处理系统，通过设置显存、显存控制模块以及图像处理模块，显存控制模块和图像处理模块与显存连接；显存包括第一显存空间、第二显存空间以及第三显存空间，第一显存空间用于存储第一编码格式的图像数据，第二显存空间用于存储第二编码格式的图像数据，第三显存空间用于存储第三编码格式的图像数据，第三编码格式的位数大于第一编码格式的位数，且小于第二编码格式的位数；显存控制模块用于将第一显存空间中的第一编码格式的图像数据转换为第二编码格式的图像数据，并存储在第二显存空间中，以使得图像处理模块对第二显存空间中存储的第二编码格式的图像数据进行图像处理，并在图像处理模块进行图像处理得到处理后的第二编码格式的图像数据后，将处理后的第二编码格式的图像数据转换为第三编码格式的图像数据，并存储在第三显存空间中。因此，本发明通过在显存中划分不同的显存空间，存储不同编码格式的图像数据，每个空间负责不同的图像处理环节，不仅可以简化图像处理模块的设计，还可以降低高分辨率下图像在存储和输出时所带来的闪存容量和显存带宽的压力，从而用更少的设计资源和硬件成本实现更高规格的信号源。
本申请还提供一种图像处理方法，该方法应用但不限于上述任一实施方式描述的图像处理系统。请参考图10，图10示出本发明一实施例提供的图像处理方法的流程示意图。如图10所示，该方法包括：
步骤S1：将显存设置为包括第一显存空间、第二显存空间以及第三显存空间，第一显存空间用于存储第一编码格式的图像数据，第二显存空间用于存储第二编码格式的图像数据，第三显存空间用于存储第三编码格式的图像数据，其中，第三编码格式的位数大于第一编码格式的位数，且小于第二编码格式的位数。
步骤S2：将第一显存空间中存储的第一编码格式的图像数据转换为第二编码格式的图像数据，并存储在第二显存空间中。
步骤S3：对第二显存空间中存储的第二编码格式的图像数据进行图像处理，以得到处理后的第二编码格式的图像数据。
步骤S4：将处理后的第二编码格式的图像数据转换为第三编码格式的图像数据，并存储在第三显存空间中。
在一实施方式中，第一编码格式为8bit，第二编码格式为16bit，第三编码格式为10bit。
在一实施方式中，该方法还包括：将第三编码格式的图像数据转换为第二编码格式的图像数据，和/或将第二编码格式的图像数据转换为第一编码格式的图像数据。
在一实施方式中，第一显存空间、第二显存空间和第三显存空间中的至少一个为地址连续的显存空间。
在一实施方式中，步骤S3中对第二显存空间中存储的第二编码格式的图像数据进行图像处理包括：对第二显存空间中存储的第二编码格式的图像数据进行图像混合算法处理和/或Pattern生成算法处理。
在一实施方式中，该方法还包括，将第一显存空间和/或第三显存空间中的图像数据存储于外部闪存中。
具体地，本实施例的图像处理方法的具体描述请参考前述图像处理系统的相关描述，此处不再进行赘述。
因此，本发明实施例提供的图像处理方法，通过在显存中划分不同的显存空间，存储不同编码格式的图像数据，每个空间负责不同的图像处理环节，不仅可以简化图像处理模块的设计，还可以降低高分辨率下图像在存储和输出时所带来的闪存容量和显存带宽的压力，从而用更少的设计资源和硬件成本实现更高规格的信号源。
以上结合附图详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

1.一种图像数据处理系统，其特征在于，包括显存、显存控制模块以及图像处理模块，所述显存控制模块和所述图像处理模块分别与所述显存连接；
所述显存包括第一显存空间、第二显存空间以及第三显存空间，所述第一显存空间用于存储第一编码格式的图像数据，所述第一编码格式的图像数据不参与图像处理操作而不带透明度分量，并作为暂存图像数据；所述第二显存空间用于存储第二编码格式的图像数据，所述第二编码格式的图像数据参与图像处理操作而带透明度分量；所述第三显存空间用于存储第三编码格式的图像数据，所述第三编码格式的图像数据不参与图像处理操作而不带透明度分量，并用于后级读取及图像数据输出模块；所述第三编码格式的位数大于所述第一编码格式的位数，且小于所述第二编码格式的位数；
所述显存控制模块用于将所述第一显存空间中的所述第一编码格式的图像数据转换为所述第二编码格式的图像数据，并存储在所述第二显存空间中，以使得所述图像处理模块对所述第二显存空间中存储的所述第二编码格式的图像数据进行图像处理，并在所述图像处理模块进行图像处理得到处理后的第二编码格式的图像数据后，将所述处理后的第二编码格式的图像数据转换为所述第三编码格式的图像数据，并存储在所述第三显存空间中。
2.根据权利要求1所述的图像数据处理系统，其特征在于，所述显存控制模块还用于将所述第三编码格式的图像数据转换为所述第二编码格式的图像数据。
3.根据权利要求1或2所述的图像数据处理系统，其特征在于，所述显存控制模块还用于将所述第二编码格式的图像数据转换为所述第一编码格式的图像数据。
4.根据权利要求1或2所述的图像数据处理系统，其特征在于，所述第一显存空间、所述第二显存空间和所述第三显存空间中的至少一个为地址连续的显存空间。
5.根据权利要求1或2所述的图像数据处理系统，其特征在于，所述第一编码格式为8bit，所述第二编码格式为16bit，所述第三编码格式为10bit。
6.根据权利要求1或2所述的图像数据处理系统，其特征在于，所述图像处理模块包括图层混合模块和/或Pattern生成控制模块。
7.根据权利要求1或2所述的图像数据处理系统，其特征在于，所述图像数据处理系统还包括直接内存存取器，所述直接内存存取器连接外部闪存、所述第一显存空间和/或所述第三显存空间。
8.一种图像数据处理方法，其特征在于，所述方法包括：
将显存设置为包括第一显存空间、第二显存空间以及第三显存空间，所述第一显存空间用于存储第一编码格式的图像数据，所述第一编码格式的图像数据不参与图像处理操作而不带透明度分量，并作为暂存图像数据；所述第二显存空间用于存储第二编码格式的图像数据，所述第二编码格式的图像数据参与图像处理操作而带透明度分量；所述第三显存空间用于存储第三编码格式的图像数据，所述第三编码格式的图像数据不参与图像处理操作而不带透明度分量，并用于后级读取及图像数据输出模块；其中，所述第三编码格式的位数大于所述第一编码格式的位数，且小于所述第二编码格式的位数；
将所述第一显存空间中存储的所述第一编码格式的图像数据转换为所述第二编码格式的图像数据，并存储在所述第二显存空间中；
对所述第二显存空间中存储的所述第二编码格式的图像数据进行图像处理，以得到处理后的第二编码格式的图像数据；
将所述处理后的第二编码格式的图像数据转换为所述第三编码格式的图像数据，并存储在所述第三显存空间中。
9.根据权利要求8所述的图像数据处理方法，其特征在于，所述第一编码格式为8bit，所述第二编码格式为16bit，所述第三编码格式为10bit。
10.根据权利要求8或9所述的图像数据处理方法，其特征在于，所述方法还包括：
将所述第三编码格式的图像数据转换为所述第二编码格式的图像数据，和/或将所述第二编码格式的图像数据转换为所述第一编码格式的图像数据。
CN202110267203.7A 2021-03-11 2021-03-11 一种图像数据处理系统及方法 Active CN113038269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110267203.7A CN113038269B (zh) 2021-03-11 2021-03-11 一种图像数据处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110267203.7A CN113038269B (zh) 2021-03-11 2021-03-11 一种图像数据处理系统及方法

Publications (2)

Publication Number Publication Date
CN113038269A CN113038269A (zh) 2021-06-25
CN113038269B true CN113038269B (zh) 2023-01-24

Family

ID=76469742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110267203.7A Active CN113038269B (zh) 2021-03-11 2021-03-11 一种图像数据处理系统及方法

Country Status (1)

Country Link
CN (1) CN113038269B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301003C (zh) * 2004-11-16 2007-02-14 浙江大学 用于压缩16位彩色图像的颜色空间变换的方法
JP2008021228A (ja) * 2006-07-14 2008-01-31 Renesas Technology Corp データ処理装置
CN105611211B (zh) * 2015-12-22 2019-04-16 广东威创视讯科技股份有限公司 视频格式切换器及显示装置
CN110636305B (zh) * 2019-09-26 2023-04-28 华为技术有限公司 图像渲染和编码方法及相关装置

Also Published As

Publication number Publication date
CN113038269A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
JP2610095B2 (ja) イメージ表示装置及び方法
US5559954A (en) Method & apparatus for displaying pixels from a multi-format frame buffer
US6825847B1 (en) System and method for real-time compression of pixel colors
US4991122A (en) Weighted mapping of color value information onto a display screen
JPH05298454A (ja) カラー・ピクセル表示の変換装置および出力ディスプレイ装置
JPH0222957B2 (zh)
US5446482A (en) Flexible graphics interface device switch selectable big and little endian modes, systems and methods
US20050024380A1 (en) Method for reducing random access memory of IC in display devices
US20030234795A1 (en) Apparatus and method for converting of pixels from YUV format to RGB format using color look-up tables
US5659673A (en) Image processing apparatus
US5461680A (en) Method and apparatus for converting image data between bit-plane and multi-bit pixel data formats
US20060140036A1 (en) Memory controller, display controller, and memory control method
CN113038269B (zh) 一种图像数据处理系统及方法
EP0360530A2 (en) Programmable multi-format display controller
JP2003224862A (ja) グラフィックコントローラ及び表示メモリ容量低減方式
US5900887A (en) Multiplexed wide interface to SGRAM on a graphics controller for complex-pattern fills without color and mask registers
CN113746484B (zh) 数据压缩与解压缩方法、装置、设备和介质
JPH0292A (ja) カラー画像の量子化用デイスプレイ装置
US7460718B2 (en) Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory
KR20080043996A (ko) 서브픽셀 렌더링과 데이터 압축을 이용한 디스플레이드라이버 장치 및 그 제어방법
CN114493983A (zh) 字符数据的压缩方法、装置、存储介质及电子设备
EP0662679A1 (en) Apparatus for reformatting pixel data
US11954028B2 (en) Accessing encoded blocks of data
US8064709B2 (en) Method and apparatus for buffering output pixel data of a joint photographic experts group image
US6744439B1 (en) Reconfigurable color converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant