CN113031691A - 一种宽输入宽输出耗尽管基准电压源 - Google Patents

一种宽输入宽输出耗尽管基准电压源 Download PDF

Info

Publication number
CN113031691A
CN113031691A CN202110275334.XA CN202110275334A CN113031691A CN 113031691 A CN113031691 A CN 113031691A CN 202110275334 A CN202110275334 A CN 202110275334A CN 113031691 A CN113031691 A CN 113031691A
Authority
CN
China
Prior art keywords
type nmos
tube
reference voltage
depletion
enhancement type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110275334.XA
Other languages
English (en)
Other versions
CN113031691B (zh
Inventor
黄九洲
夏炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Siguo Microelectronics Co ltd
Original Assignee
Jiangsu Siguo Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Siguo Microelectronics Co ltd filed Critical Jiangsu Siguo Microelectronics Co ltd
Priority to CN202110275334.XA priority Critical patent/CN113031691B/zh
Publication of CN113031691A publication Critical patent/CN113031691A/zh
Application granted granted Critical
Publication of CN113031691B publication Critical patent/CN113031691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种宽输入宽输出耗尽管基准电压源，包括基准电压产生支路、输出支路以及控制支路；所述基准电压产生支路具有第一耗尽型NMOS管、第二耗尽型NMOS管以及第一增强型NMOS管，所述控制支路具有第二增强型NMOS管、第一分压电阻、第二分压电阻、第三耗尽型NMOS管以及第一PMOS管，所述输出支路具有第二PMOS管以及第一电容。本发明可以根据应用需要增大或减小输出电压，其工作电压范围广泛，满足了各种集成电路的工作需求。

Description

一种宽输入宽输出耗尽管基准电压源
技术领域
本发明属于模拟集成电路领域，特别涉及了一种耗尽管基准电路。
背景技术
基准电压源作为IC设计中重要的单元电路，被广泛应用于各种模拟集成电路、数字集成电路和数模混合集成电路中。耗尽管基准电压源相比传统的带隙基准具有结构简单、功耗低、噪声低、PSRR高等优点，被越来越广泛应用于各种集成电路中，尤其是电源管理电路中。
传统的耗尽管基准电压源如图1所示，包括耗尽管DN0、增强型NMOS管N0。耗尽管DN0的漏极连接电源VIN，DN0的栅极跟源极与增强型NMOS管N0的栅极跟漏极连接到一起构成耗尽管基准产生电路的输出Vref，增强型NMOS管N0的源端连接接地。耗尽管基准电压源的输出电压Vref如式(1)所示：
Figure BDA0002976404450000011
式(1)中KDN0是耗尽管DN0的W/L，KN0是增强型NMOS管N0的W/L，VTN是增强型NMOS管N0的阈值电压，VTD是耗尽管DN0的阈值电压，且为负值，由于增强型NMOS及耗尽型NMOS的阈值电压同为负温度系数，选取合适的宽长比W/L，两者之差即可抵消温度系数，得到零温度系数的基准电压Vref。
上述传统耗尽管基准电压源的Vref值由工艺决定，VTN跟VTD决定了零温度系数的Vref值，这是个固定值没法根据应用需要增大或减小，而且其工作电压范围最高只能到5V。对于电源管理电路的2V～40V甚至更高电压的宽输入范围应用需求，传统耗尽管基准电压源不满足要求，需要新设计宽输入宽输出的基准电压源来解决问题。
发明内容
为解决上述问题，本发明提供了一种宽输入宽输出耗尽管基准电压源。
为实现上述目的，本发明的技术方案为：
一种宽输入宽输出耗尽管基准电压源，包括：
基准电压产生支路，用于产生第一基准电压；以及
输出支路，用于输出第二基准电压；
控制支路，用于接收由基准电压产生支路产生的第一基准电压，并控制输出支路输出第二基准电压；
所述基准电压产生支路具有第一耗尽型NMOS管、第二耗尽型NMOS管以及第一增强型NMOS管，所述控制支路具有第二增强型NMOS管、第一分压电阻、第二分压电阻、第三耗尽型NMOS管以及第一PMOS管，所述输出支路具有第二PMOS管以及第一电容；
所述第二耗尽型NMOS管的漏极接电源，其栅源短接之后连接到第一耗尽型NMOS管的漏极，所述第一耗尽型NMOS管的栅源短接之后连接到第一增强型NMOS管的漏极，所述第一增强型NMOS管的源极接地；
所述第一增强型NMOS管的漏极连接到第二增强型NMOS管的栅极，所述第二增强型NMOS管的源极接地，其漏极连接到第三耗尽型NMOS管的源极，所述第三耗尽型NMOS管的栅极连接第二耗尽型NMOS管的栅极，其漏极连接到第一PMOS管的漏极，所述第一PMOS管的源极接电源，其栅漏短接之后连接到第二PMOS管的栅极，所述第二PMOS管的源极接电源，其漏极连接第二分压电阻的一端，所述第二分压电阻的另一端连接第一分压电阻的一端，所述第一分压电阻的另一端接地，所述第一增强型NMOS管的栅极连接到第一分压电阻与第二分压电阻的公共端，所述第二PMOS管的漏极输出第二基准电压。
进一步的，还包括补偿支路，所述补偿支路一端连接到第一增强型NMOS管的漏极，另一端连接到第一增强型NMOS管的源极。
进一步的，所述补偿支路包括第零电阻和第零电容，所述第零电阻一端接第一增强型NMOS管的漏极，另一端接第零电容的正极板，所述第零电容的负极板接第一增强型NMOS管的源极。
进一步的，所述第一基准电压经所述第一分压电阻、第二分压电阻控制第一增强型NMOS管的栅极以产生第二基准电压，所述第二基准电压对地接第一电容。
进一步的，所述第二耗尽型NMOS管与第三耗尽型NMOS管为高压耗尽管，所述第一耗尽型NMOS管为低压耗尽管，所述第一增强型NMOS管与第二增强型NMOS管为低压增强型NMOS管，所述第一PMOS管为低压PMOS管，所述第二PMOS管为高压PMOS管。
更进一步的，所述第二PMOS管的漏极与第二分压电阻之间设有若干个相互串联的调压电阻，每个所述调压电阻通过熔丝短接。
与现有技术相比，本发明的有益效果在于：
本发明提出的一种宽输入宽输出耗尽管基准电压源，其基准电压产生支路不直接输出目标基准电压，而是将输出支路的第一基准电压经过分压电阻、的反馈电压来控制第一增强型NMOS管的栅极，通过第一增强型NMOS管的漏极输出至第二增强型NMOS管的栅极来调整控制支路的电流，控制支路的电流经过第一PMOS管镜像到第二PMOS管，最终控制第二PMOS管的电流来调节第二基准电压即目标基准电压的电压值，使目标基准电压稳定在目标值；本发明仅需3个高压器件(第二耗尽型NMOS管、第三耗尽型NMOS管以及第二PMOS管)即可实现2V～40V工作电压范围，以及1V～5V的基准电压输出。
附图说明
图1是传统耗尽管基准电压源电路图；
图2是本发明提出的宽输入宽输出耗尽管基准电压源电路图；
图3是本发明提出的可修调宽输入宽输出耗尽管基准电压源电路图。
具体实施方式
以下将结合附图，对本发明的技术方案进行详细说明。
本发明设计了一种宽输入宽输出耗尽管基准电路，如图2所示，包括基准电压产生支路，控制支路以及输出支路。
基准电压产生支路包括第二耗尽型NMOS管DN2与第一耗尽型NMOS管DN1以及第一增强型NMOS管N1；第二耗尽型NMOS管DN2的漏极接电源，其栅源短接连接到第一耗尽型NMOS管DN1的漏极，第一耗尽型NMOS管DN1栅源短接连接到N1的漏极，第一增强型NMOS管N1源极接地，其栅极连接到第一分压电阻R1、第二分压电阻R2之间；
第一增强型NMOS管N1的漏极对地接第零电阻R0以及第零电容C0，并连接到第二增强型NMOS管N2的栅极，第二增强型NMOS管N2的源极接地，其漏极连接到第三耗尽型NMOS管DN3的源极；
第三耗尽型NMOS管DN3的栅极连接第二耗尽型NMOS管DN2的栅极，第三耗尽型NMOS管DN3的漏极连接到第一PMOS管P1的漏极，第一PMOS管P1的源极接电源，第一PMOS管P1的栅漏短接连接到第二PMOS管P2的栅极，第二PMOS管P2的源极接电源，其漏极连接第二分压电阻R2；第二分压电阻R2连接电阻第一分压电阻R1，第一分压电阻R1的另一端接地，第二PMOS管P2的漏极输出第二基准电压Vref，第二基准电压Vref对地接一个第一电容C1。
在本实施例中，基准电压产生支路的第二耗尽型NMOS管DN2为高压耗尽管，其漏极接电源，电源电压可以高到其最高耐压值。
基准电压产生支路不直接输出基准电压，而是将输出支路的第二基准电压Vref电压经过分压电阻第一分压电阻R1、第二分压电阻R2的第一基准电压Vfb来控制第一增强型NMOS管N1的栅极，通过第一增强型NMOS管N1的漏极输出控制控制支路N2的栅极来调整控制支路的电流，控制支路的电流经过第一PMOS管P1镜像到第二PMOS管P2，最终控制输出支路的第二PMOS管P2的电流来调节第二基准电压Vref电压值，使第二基准电压Vref稳定在目标值：
Figure BDA0002976404450000041
而第一基准电压Vfb值由基准电压产生支路的第一耗尽型NMOS管DN1与第一增强型NMOS管N1的参数决定：
由于第二耗尽型NMOS管DN2的电流IDN2等于第一增强型NMOS管N1的电流IN1，可以得到：
Figure BDA0002976404450000051
由式(3)可以得到：
Figure BDA0002976404450000052
式(4)中KDN1是耗尽管DN1的W/L，KN1是第一增强型NMOS管N1的W/L，VTN是第一增强型NMOS管N1的阈值电压，VTD是第一耗尽型NMOS管DN1的阈值电压，且为负值，由于增强型NMOS管与耗尽型NMOS管的阈值电压同为负温度系数，选取合适的宽长比W/L，两者之差即可抵消温度系数，得到零温度系数的第一基准电压Vfb。
将式(4)代入式(2)，得到：
Figure BDA0002976404450000053
调整式(5)中第一分压电阻R1、第二分压电阻R2的大小可以得到想要的第二基准电压Vref的值。
在本实施例中，优选地，第二耗尽型NMOS管DN2与第三耗尽型NMOS管DN3为同样的高压耗尽管，第一耗尽型NMOS管DN1为低压耗尽管，第一增强型NMOS管N1与第二增强型NMOS管N2为低压增强型NMOS管，第一PMOS管P1为低压PMOS管，第二PMOS管P2为高压PMOS管，第零电阻R0与第零电容C0作为补偿支路，第一电容C1为第二基准电压Vref电压的滤波电容。
如图3所示，本实施例提供本发明的宽输入宽输出耗尽管基准电路的另一种实施方式，在图2所示电路的基础上，在第二PMOS管P2的漏极与第二分压电阻R2之间增加调压电阻Rt1、……、Rtn，增加的调压电阻Rt1至Rtn通过熔丝短接，可以根据需要烧断对应的熔丝，将第二基准电压Vref值调整到目标值。
实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (6)

1.一种宽输入宽输出耗尽管基准电压源，其特征在于，包括：
基准电压产生支路，用于产生第一基准电压；以及
输出支路，用于输出第二基准电压；
控制支路，用于接收由基准电压产生支路产生的第一基准电压，并控制输出支路输出第二基准电压；
所述基准电压产生支路具有第一耗尽型NMOS管（DN1）、第二耗尽型NMOS管（DN2）以及第一增强型NMOS管（N1），所述控制支路具有第二增强型NMOS管（N2）、第一分压电阻（R1）、第二分压电阻（R2）、第三耗尽型NMOS管（DN3）以及第一PMOS管（P1），所述输出支路具有第二PMOS管（P2）以及第一电容（C1）；
所述第二耗尽型NMOS管（DN2）的漏极接电源，其栅源短接之后连接到第一耗尽型NMOS管（DN1）的漏极，所述第一耗尽型NMOS管（DN1）的栅源短接之后连接到第一增强型NMOS管（N1）的漏极，所述第一增强型NMOS管（N1）的源极接地；
所述第一增强型NMOS管（N1）的漏极连接到第二增强型NMOS管（N2）的栅极，所述第二增强型NMOS管（N2）的源极接地，其漏极连接到第三耗尽型NMOS管（DN3）的源极，所述第三耗尽型NMOS管（DN3）的栅极连接第二耗尽型NMOS管（DN2）的栅极，其漏极连接到第一PMOS管（P1）的漏极，所述第一PMOS管（P1）的源极接电源，其栅漏短接之后连接到第二PMOS管（P2）的栅极，所述第二PMOS管（P2）的源极接电源，其漏极连接第二分压电阻（R2）的一端，所述第二分压电阻（R2）的另一端连接第一分压电阻（R1）的一端，所述第一分压电阻（R1）的另一端接地，所述第一增强型NMOS管（N1）的栅极连接到第一分压电阻（R1）与第二分压电阻（R2）的公共端，所述第二PMOS管（P2）的漏极输出第二基准电压。
2.根据权利要求1所述的宽输入宽输出耗尽管基准电压源，其特征在于：还包括补偿支路，所述补偿支路一端连接到第一增强型NMOS管（N1）的漏极，另一端连接到第一增强型NMOS管（N1）的源极。
3.根据权利要求 2 所述的宽输入宽输出耗尽管基准电压源，其特征在于：所述补偿支路包括第零电阻（R0）和第零电容（C0），所述第零电阻（R0）一端接第一增强型NMOS管（N1）的漏极，另一端接第零电容（C0）的正极板，所述第零电容（C0）的负极板接第一增强型NMOS管（N1）的源极。
4.根据权利要求1所述的宽输入宽输出耗尽管基准电压源，其特征在于：所述第一基准电压经所述第一分压电阻（R1）、第二分压电阻（R2）控制第一增强型NMOS管（N1）的栅极以产生第二基准电压，所述第二基准电压对地接第一电容（C1）。
5.根据权利要求1所述的宽输入宽输出耗尽管基准电压源，其特征在于：所述第二耗尽型NMOS管（DN2）与第三耗尽型NMOS管（DN3）为高压耗尽管，所述第一耗尽型NMOS管（DN1）为低压耗尽管，所述第一增强型NMOS管（N1）与第二增强型NMOS管（N2）为低压增强型NMOS管，所述第一PMOS管（P1）为低压PMOS管，所述第二PMOS管（P2）为高压PMOS管。
6.根据权利要求1所述的宽输入宽输出耗尽管基准电压源，其特征在于：所述第二PMOS管（P2）的漏极与第二分压电阻（R2）之间设有若干个相互串联的调压电阻，每个所述调压电阻通过熔丝短接。
CN202110275334.XA 2021-03-15 2021-03-15 一种宽输入宽输出耗尽管基准电压源 Active CN113031691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110275334.XA CN113031691B (zh) 2021-03-15 2021-03-15 一种宽输入宽输出耗尽管基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110275334.XA CN113031691B (zh) 2021-03-15 2021-03-15 一种宽输入宽输出耗尽管基准电压源

Publications (2)

Publication Number Publication Date
CN113031691A true CN113031691A (zh) 2021-06-25
CN113031691B CN113031691B (zh) 2022-08-16

Family

ID=76468966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110275334.XA Active CN113031691B (zh) 2021-03-15 2021-03-15 一种宽输入宽输出耗尽管基准电压源

Country Status (1)

Country Link
CN (1) CN113031691B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113296571A (zh) * 2021-07-27 2021-08-24 上海南麟集成电路有限公司 基准电压源电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104049668A (zh) * 2014-07-11 2014-09-17 南京芯力微电子有限公司 低压差线性稳压器
CN205405320U (zh) * 2016-03-02 2016-07-27 上海南麟电子股份有限公司 一种带阻抗调节的耗尽管基准电路
CN106681418A (zh) * 2015-11-10 2017-05-17 无锡华润矽科微电子有限公司 具有宽输入电压范围和可调阈值电压的输入电路
CN210691138U (zh) * 2019-12-19 2020-06-05 江苏悦腾半导体科技有限公司 线性稳压器电路
CN210895158U (zh) * 2019-12-30 2020-06-30 中国电子科技集团公司第二十四研究所 E/d nmos基准电压源及低压差电压调整器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104049668A (zh) * 2014-07-11 2014-09-17 南京芯力微电子有限公司 低压差线性稳压器
CN106681418A (zh) * 2015-11-10 2017-05-17 无锡华润矽科微电子有限公司 具有宽输入电压范围和可调阈值电压的输入电路
CN205405320U (zh) * 2016-03-02 2016-07-27 上海南麟电子股份有限公司 一种带阻抗调节的耗尽管基准电路
CN210691138U (zh) * 2019-12-19 2020-06-05 江苏悦腾半导体科技有限公司 线性稳压器电路
CN210895158U (zh) * 2019-12-30 2020-06-30 中国电子科技集团公司第二十四研究所 E/d nmos基准电压源及低压差电压调整器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113296571A (zh) * 2021-07-27 2021-08-24 上海南麟集成电路有限公司 基准电压源电路

Also Published As

Publication number Publication date
CN113031691B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
CN105468075A (zh) 负压电荷泵反馈电路
CN210691138U (zh) 线性稳压器电路
US20080180073A1 (en) Power supply with high efficiency and low noise
US8836303B2 (en) Active leakage consuming module for LDO regulator
CN105468076A (zh) 全cmos基准电流源
CN104090619A (zh) 高工作稳定性的数模混合电路基准源
JP2019135610A (ja) 過電流制限回路、過電流制限方法及び電源回路
CN113031691B (zh) 一种宽输入宽输出耗尽管基准电压源
CN104076861A (zh) 改良型数模混合电路的带隙基准源
CN108052153A (zh) 新型cmos结构的ldo线性稳压器
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN207731181U (zh) 新型cmos结构的ldo线性稳压器
CN112000166B (zh) 电压调节器
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
CN111443753B (zh) 一种带软启动的耗尽管基准电路
CN110389614B (zh) 高效低压差稳压器
KR102227203B1 (ko) Sr 래치 스위치를 이용한 ldo 레귤레이터
CN104090620A (zh) 高带宽的数模混合电路基准源
CN104090617A (zh) 改良型数模混合电路的低压差线性稳压源
CN104076858A (zh) 改良型数模混合芯片
CN116225140A (zh) 低温漂宽温度范围的高电源抑制带隙基准电压源
CN113126683A (zh) E/d nmos基准电压源及低压差电压调整器
CN104090618A (zh) 数模混合电路的低压差线性稳压源
CN210895158U (zh) E/d nmos基准电压源及低压差电压调整器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant