CN113013049B - 半导体制程及其制程设备与控制装置 - Google Patents

半导体制程及其制程设备与控制装置 Download PDF

Info

Publication number
CN113013049B
CN113013049B CN202110205689.1A CN202110205689A CN113013049B CN 113013049 B CN113013049 B CN 113013049B CN 202110205689 A CN202110205689 A CN 202110205689A CN 113013049 B CN113013049 B CN 113013049B
Authority
CN
China
Prior art keywords
wafer
surface topography
uncorrectable error
information
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110205689.1A
Other languages
English (en)
Other versions
CN113013049A (zh
Inventor
魏莹璐
雷鸣
林生元
黃泰维
陈晓葳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202110205689.1A priority Critical patent/CN113013049B/zh
Publication of CN113013049A publication Critical patent/CN113013049A/zh
Application granted granted Critical
Publication of CN113013049B publication Critical patent/CN113013049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体制程及其制程设备与控制装置。其中半导体制程包括：对第一晶圆进行第一制程步骤；在完成所述第一制程步骤后，依据所述第一晶圆的实际表面形貌信息获取第一不可校正误差信息；以及，依据所述第一不可校正误差信息来调整所述第一制程步骤的制程参数。本发明还提出适用此半导体制程的制程设备与控制装置。本发明有助于减少制程步骤后续产生的不可校正误差，实时反馈制程误差，实现半导体制程的在线实时监测，有效提高制程良率。

Description

半导体制程及其制程设备与控制装置
技术领域
本发明实施例涉及一种半导体制程及其制程设备与控制装置，尤其涉及一种通过反馈不可校正误差来调整制程参数，以提高制程良率的半导体制程及其制程设备与控制装置。
背景技术
在半导体制程中，由各种可能因素所引起的晶圆不平坦会导致晶圆表面形貌的缺陷。此问题在晶圆边缘更为严重，而可能在晶圆后段制程(Back End Of Line,BEOL)的步骤发生问题。例如可能在化学机械研磨(Chemical-Mechanical Polishing,CMP)步骤发生研磨不足(under-polish)或研磨过量(over-polish)，从而导致后续的微影制程发生离焦(defocus)的问题。因此，对于晶圆边缘的表面形貌进行监测与改良有助于提高晶圆的制程良率。然而，现行检测技术存在覆盖率不足、灵敏度与取样效率(capture rate)低落以及反馈时间过长等问题。
发明内容
本发明实施例提供一种半导体制程，包括：对第一晶圆进行第一制程步骤；在完成所述第一制程步骤后，依据所述第一晶圆的实际表面形貌(topography)信息获取第一不可校正误差(Non-correctable Error,NCE)信息；以及，依据所述第一不可校正误差信息来调整所述第一制程步骤的制程参数(recipe)。
本发明实施例还提供一种半导体制程的控制装置，包括输入/输出单元、存储单元以及处理器。所述输入/输出单元被设置成接收在晶圆完成制程步骤后所获取的所述晶圆的实际表面形貌信息。所述存储单元被设置成存储所述制程步骤的制程参数。此外，所述处理器耦接到所述输入/输出单元以及所述存储单元。所述处理器被设置成依据所述实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异来获取不可校正误差信息，并且依据所述不可校正误差信息来调整所述制程步骤的制程参数。
本发明实施例又提供一种半导体制程设备，包括制程装置、检测装置以及控制装置。所述制程装置被设置成对晶圆进行制程步骤。所述检测装置被设置成在完成所述制程步骤后，获取所述晶圆的实际表面形貌信息。所述控制装置包括输入/输出单元、存储单元以及处理器。所述输入/输出单元被设置成接收所述实际表面形貌信息。所述存储单元被设置成存储所述制程步骤的制程参数。此外，所述处理器耦接所述输入/输出单元以及所述存储单元。所述处理器被设置成依据所述实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异来获取不可校正误差信息，并且依据所述不可校正误差信息来调整所述制程步骤的制程参数。
基于上述，本发明实施例通过检测制程步骤所形成的晶圆表面形貌来获取不可校正误差信息，并且将所述不可校正误差信息反馈至检测制程，用以实时调整制程步骤的制程参数。如此，有助于减少所述制程步骤后续产生的不可校正误差，实时反馈制程误差，实现半导体制程的在线(inline)实时监测，而能有效提高制程良率。另一方面，通过检测晶圆表面形貌所获取的不可校正误差信息可涵盖绝大部分的晶圆表面，并且具有良好的检测覆盖率、灵敏度以及取样效率。
为让本发明实施例的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依据本发明的一实施例的半导体制程设备的方框图；
图2是依据本发明的一实施例的控制装置的方框图；
图3是依据本发明的一实施例的半导体制程的流程图；
图4显示依据本发明的一实施例在半导体制程中进行在线实时监测与回馈的步骤；
图5进一步显示图4的步骤420的具体流程；
图6显示依据本发明另一实施例的半导体制程的步骤；
图7显示依据本发明又一实施例的半导体制程的步骤。
附图标记：
100：半导体制程设备
110：制程装置
120：检测装置
130：控制装置
132：输入/输出单元
134：存储单元
134a：制程参数
134b：实际表面形貌信息
136：处理器
138：总线
310～360、410～430、510～520、610、710～730：步骤
具体实施方式
以下发明内容提供用于实施所提供的标的的不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本发明为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本发明在各种实例中可使用相同的组件符号和/或字母来指代相同或类似的部件。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。
另外，为了易于描述，附图中所显示的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所显示的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语可被相应地作出解释。
另外，下文所揭示的实施例并无必要说明所有出现于结构中的组件或特征。举例而言，单个组件的多个型态可能于附图中省略，而单个组件的说明将足以传达多个实施例中的不同样态。此外，此处所讨论的方法实施例可依照特定的顺序进行；然而，其他实施例亦可依照任何一种符合逻辑的顺序进行。
图1是依据本发明的一实施例的半导体制程设备的方框图。如1所示，半导体制程设备100包括制程装置110、检测装置120以及控制装置130。所述制程装置110被设置成对晶圆进行制程步骤。所述检测装置120被设置成在完成所述制程步骤后，获取所述晶圆的实际表面形貌信息。所述控制装置130则依据所述晶圆的实际表面形貌信息来获取不可校正误差信息，并且依据所获取的不可校正误差信息来调整所述制程步骤的制程参数。
更具体而言，本实施例的制程装置110例如是用于薄膜沉积、化学机械研磨或微影(lithography)等诸多半导体制程步骤中的至少一个，用以执行各种半导体结构制造和微影步骤，包括涂布(coating)、校准、曝光(exposure)、烘烤(baking)、显影(developing)、图案化(patterning)、研磨(polish)等各种处理或测量装置。换言之，此处所提到的晶圆例如是具有基本半导体(例如，晶硅、多晶硅、非晶硅、锗和钻石)、化合物半导体(例如，碳化硅和镓砷)、合金半导体(例如，硅锗、磷砷化镓、砷化铟铝、磷化铝镓和磷化镓铟)、或其任意组合的半导体晶圆(或晶圆)。此外，随着制程步骤的进行，所述晶圆上可能已经形成有完整或部分的半导体组件结构。
此外，所述不可校正误差信息例如包含所述晶圆上的一或多个不可校正误差的位置和程度。举例而言，不可校正误差的程度例如是在所述晶圆的同一位置上的实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异。以化学机械研磨步骤或微影步骤中的曝光动作为例，所述制程参数例如是制程装置相对于晶圆的扫描设定参数，例如承载晶圆的载台相对于研磨工具或曝光光源进行平移、旋转或俯仰动作的移动参数。
在本实施例中，可通过检测装置120扫描所述晶圆，以获取所述晶圆的实际表面形貌信息。所述检测装置120可包括成像组件，例如激光光源或其他波长的光源，用以投射特定波长的光束到晶圆表面的不同位置的上方或下方。接着，依据光束从晶圆表面的不同位置反射回来所花费的时间或反射特性，如反射光的强度，可决定晶圆在各个位置上的高度。
又，在某些实施例中，可发射第一光束至晶圆上的第一位置，以测量晶圆在第一位置的高度，并且调整光源的焦点，将光束聚焦在晶圆上的第二位置，以测量晶圆在第二位置的高度。此动作可被持续进行，直到晶圆上有足够多位置的高度被决定为止。在某些实施例中，可能对两万个以上的位置进行前述动作，以决定各个位置的高度。藉此，可得到晶圆的实际表面形貌信息。并且，比较晶圆的实际表面形貌信息与得自于所述制程参数的预期表面形貌信息，以获取晶圆整体的不可校正误差信息。
图2是依据本发明的一实施例的前述控制装置130的方框图。如图2所示，控制装置130包括输入/输出单元132、存储单元134以及处理器136。所述输入/输出单元132可通过总线(Bus)138接收来自检测装置120的所述实际表面形貌信息。所述存储单元134连接总线138，并且被设置成存储所述制程步骤的制程参数134a，例如制程装置相对于晶圆的扫描设定参数。在某些实施例中，存储单元134还可被设置成存储输入/输出单元132所接收的实际表面形貌信息134b。实际上，存储单元134可为任何可能的型态，例如计算机可读取媒体，包括：软盘、硬盘、磁带、任意磁性媒介、CD-ROM、任意光学媒介、打孔卡(punch card)、纸胶带、任意具有孔洞的物理媒介、随机存取内存、可程序化只读存储器、抹除式可程序化只读存储器、闪现抹除式可程序化只读存储器、任意内存芯片或盒式磁带、载波、或其他可被计算机读取的任意媒体。
所述处理器136例如是微处理器、专用集成电路或其他适当的逻辑组件，并且通过总线138耦接输入/输出单元132以及所述存储单元134，以依据所述实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异来获取不可校正误差信息，并且依据所述不可校正误差信息输出控制信号至制程装置110，来调整所述制程步骤的制程参数。
图3是依据本发明的一实施例的一种半导体制程的流程图，其中列举晶圆后段制程中的几个常见的步骤，以说明本发明实施例实现在线实时监测的方法。当然，所述多个步骤在其他实施例中可能依照其他顺序进行，或者有部分步骤被省略，又或者插入其他步骤。
如图3所示，晶圆后段制程可能进行例如铜金属或其他材料的薄膜沉积310、研磨320(如化学机械研磨)、微影330、蚀刻350以及清洗360等步骤。此外，例如在微影330之后，可对晶圆进行检测340，其中例如通过前述检测装置120测量晶圆完成微影330之后的实际表面形貌信息。并且，依据实际表面形貌信息来获取不可校正误差信息，以将不可校正误差信息反馈至先前的例如研磨320或微影330等步骤，藉以调整所述制程步骤的制程参数。此时，图1所示的制程装置110例如是进行研磨320或微影330等步骤的装置，而被调整的所述制程参数例如是制程装置相对于晶圆的扫描设定参数，例如承载晶圆的载台相对于研磨工具或曝光光源进行平移、旋转或俯仰动作的移动参数。
通过前述方法，可以优化制程装置的制程参数，使得下一个晶圆在进行此制程步骤后能得到更接近预期表面形貌的实际表面形貌，并且降低不可校正误差。
图4显示通过例如半导体制程设备100在例如图3所示的半导体制程中进行在线实时监测与回馈的步骤。首先，如步骤410所示，对晶圆进行第一制程步骤。在此，第一制程步骤例如是图3所示的研磨320或微影330等步骤。
接着，在完成所述第一制程步骤后，如步骤420所示，依据所述晶圆的实际表面形貌信息获取第一不可校正误差信息。图5进一步显示此步骤的具体流程。如步骤510所示，例如是通过如图1所示的所述检测装置120扫描所述晶圆，以获取所述晶圆的实际表面形貌信息。此时，如图2所示的控制装置130可以通过输入/输出单元132接收来自检测装置120的实际表面形貌信息，并且将其存储在存储单元134中。之后，进行步骤520，如图2所示的处理器136可依据所述实际表面形貌信息与预先存储于存储单元的制程参数所得到的预期表面形貌信息之间的差异来获取第一不可校正误差信息。
之后，如图4的步骤430所示，依据第一不可校正误差信息来调整所述第一制程步骤的制程参数。此时，处理器136可依据第一不可校正误差信息输出控制信号至制程装置110，来调整所述第一制程步骤的制程参数。例如是，调整制程装置110相对于晶圆的扫描设定参数，例如承载晶圆的载台相对于研磨工具或曝光光源进行平移、旋转或俯仰动作的移动参数。
图6显示依据本发明另一实施例的半导体制程的步骤。如图6所示，在完成图4所示的在线实时监测与回馈的步骤410～430之后，第一制程步骤的制程参数已经被调整。之后，可如步骤610所示，依据调整后的制程参数对后续进入制程装置110的另一晶圆来进行第一制程步骤。如此，可使得所述另一晶圆在进行此制程步骤后能得到更接近预期表面形貌的实际表面形貌，并且降低不可校正误差。
图7显示依据本发明又一实施例的半导体制程的步骤。如图7所示，在完成图4所示的在线实时监测与回馈的步骤410～430之后或同时，可如步骤710所示，对晶圆进行后续的第二制程步骤。在此，也可以选择以相同的方法对第二制程步骤进行在线实时监测与回馈。也就是说，如步骤720所示，在完成所述第二制程步骤后，依据所述晶圆的实际表面形貌信息获取第二不可校正误差信息。并且，如步骤730所示，依据第二不可校正误差信息来调整第二制程步骤的制程参数。步骤720与步骤730的具体作法可参照前述对于步骤420与步骤430的说明，于此不再赘述。
换言之，此处所揭示的实施例是列举一系列半导体制程步骤中的几个步骤进行说明。实际上，可适用于本发明实施例的技术方案的制程步骤不限于此。此领域普通技术人员在参酌本发明实施例后，当可选择将本发明实施例的技术方案应用于特定或甚至所有可能的半导体制程步骤，以实时反馈制程结果并回头调整先前制程步骤的制程参数，实现对半导体制程的全程或特定步骤的在线实时监测，提高制程良率。
综上所述，本发明实施例通过检测制程步骤所形成的晶圆表面形貌来获取不可校正误差信息，并且将所述不可校正误差信息反馈至检测制程，用以实时调整制程步骤的制程参数。由于对于不可校正误差的检测可以覆盖绝大部分的晶圆表面，进行比已知检测工具更大面积的检测，因此可以提供良好的检测覆盖率。此外，对于不可校正误差的检测也比已知检测工具所进行的检测具有更好的灵敏度以及取样效率。
另外，由于本发明实施例是在半导体制程步骤之间通过不可校正误差来进行实时反馈与调整制程参数，因此能实现半导体制程的在线(inline)实时监测。相较于已知在制程末段进行的检测，需耗费一个月甚至更久的时间才能将制程误差反馈至制程步骤，本发明实施例的技术方案能够通过实时监测将制程误差快速反馈至前段制程，而能有效提高制程良率。
本发明的一实施例提出一种半导体制程，包括：对第一晶圆进行第一制程步骤；在完成所述第一制程步骤后，依据所述第一晶圆的实际表面形貌信息获取第一不可校正误差信息；以及，依据所述第一不可校正误差信息来调整所述第一制程步骤的制程参数。
本发明的另一实施例提出一种半导体制程的控制装置，其包括输入/输出单元、存储单元以及处理器。所述输入/输出单元被设置成接收在晶圆完成制程步骤后所获取的所述晶圆的实际表面形貌信息。所述存储单元被设置成存储所述制程步骤的制程参数。此外，所述处理器耦接到所述输入/输出单元以及所述存储单元。所述处理器被设置成依据所述实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异来获取不可校正误差信息，并且依据所述不可校正误差信息来调整所述制程步骤的制程参数。
本发明的另一实施例提出一种半导体制程设备，其包括制程装置、检测装置以及控制装置。所述制程装置被设置成对晶圆进行制程步骤。所述检测装置被设置成在完成所述制程步骤后，获取所述晶圆的实际表面形貌信息。所述控制装置包括输入/输出单元、存储单元以及处理器。所述输入/输出单元被设置成接收所述实际表面形貌信息。所述存储单元被设置成存储所述制程步骤的制程参数。此外，所述处理器耦接所述输入/输出单元以及所述存储单元。所述处理器被设置成依据所述实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异来获取不可校正误差信息，并且依据所述不可校正误差信息来调整所述制程步骤的制程参数。
以上概述了数个实施例的特征，使本领域普通技术人员可更佳了解本发明实施例的态样。本领域普通技术人员应理解，其可轻易地使用本发明实施例作为设计或修改其他制程与结构的依据，以实行本文所介绍的实施例的相同目的和/或达到相同优点。本领域普通技术人员还应理解，这种等效的配置并不背离本发明实施例的精神与范畴，且本领域普通技术人员在不背离本发明实施例的精神与范畴的情况下可对本文做出各种改变、置换以及变更。

Claims (10)

1.一种半导体制程，其特征在于，包括：
对第一晶圆进行第一制程步骤；
在完成所述第一制程步骤后，依据所述第一晶圆的实际表面形貌信息获取第一不可校正误差信息；以及
依据所述第一不可校正误差信息来调整所述第一制程步骤的制程参数，所述制程参数包括承载所述第一晶圆的载台相对于制程装置的移动参数，
其中获取所述第一不可校正误差信息的步骤包括：扫描所述第一晶圆以获取所述第一晶圆的所述实际表面形貌信息；以所述第一制程步骤的所述制程参数取得预期表面形貌信息；以及比较所述实际表面形貌信息与所述预期表面形貌信息的差异，获取所述第一不可校正误差信息。
2.根据权利要求1所述的半导体制程，其特征在于，还包括：
依据调整后的所述制程参数来对第二晶圆进行所述第一制程步骤。
3.根据权利要求1所述的半导体制程，其特征在于，还包括：
对所述第一晶圆进行不同于所述第一制程步骤的第二制程步骤；
在完成所述第二制程步骤后，依据所述第一晶圆的实际表面形貌信息获取第二不可校正误差信息；以及
依据所述第二不可校正误差信息来调整所述第二制程步骤的制程参数。
4.根据权利要求1所述的半导体制程，其特征在于，所述制程参数包括承载所述第一晶圆的所述载台相对于曝光光源进行平移、旋转或俯仰动作的移动参数。
5.根据权利要求1所述的半导体制程，其特征在于，所述制程参数包括承载所述第一晶圆的所述载台相对于研磨工具进行平移、旋转或俯仰动作的移动参数。
6.一种半导体制程的控制装置，其特征在于，包括：
输入/输出单元，被设置成接收在晶圆完成制程步骤后所获取的所述晶圆的实际表面形貌信息；
存储单元，被设置成存储所述制程步骤的制程参数；以及
处理器，耦接到所述输入/输出单元以及所述存储单元，所述处理器被设置成比较所述实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异来获取不可校正误差信息，并且依据所述不可校正误差信息来调整所述制程步骤的制程参数，其中所述制程参数包括承载所述晶圆的载台相对于制程装置的移动参数。
7.根据权利要求6所述的半导体制程的控制装置，其特征在于，所述控制装置耦接到制程装置，用以对所述晶圆进行所述制程步骤。
8.一种半导体制程设备，其特征在于，包括：
制程装置，被设置成对晶圆进行制程步骤；
检测装置，被设置成在完成所述制程步骤后，获取所述晶圆的实际表面形貌信息；
控制装置，包括：
输入/输出单元，被设置成接收所述实际表面形貌信息；
存储单元，被设置成存储所述制程步骤的制程参数；以及
处理器，耦接所述输入/输出单元以及所述存储单元，所述处理器被设置成比较所述实际表面形貌信息与得自于所述制程参数的预期表面形貌信息的差异来获取不可校正误差信息，并且依据所述不可校正误差信息来调整所述制程步骤的制程参数，其中所述制程参数包括承载所述晶圆的载台相对于制程装置的移动参数。
9.根据权利要求8所述的半导体制程设备，其特征在于，所述输入/输出单元通过总线接收来自所述检测装置的所述实际表面形貌信息。
10.根据权利要求8所述的半导体制程设备，其特征在于，所述检测装置包括成像组件。
CN202110205689.1A 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置 Active CN113013049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110205689.1A CN113013049B (zh) 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110205689.1A CN113013049B (zh) 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置
CN201610289162.0A CN107346749A (zh) 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610289162.0A Division CN107346749A (zh) 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置

Publications (2)

Publication Number Publication Date
CN113013049A CN113013049A (zh) 2021-06-22
CN113013049B true CN113013049B (zh) 2023-04-07

Family

ID=60252992

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610289162.0A Pending CN107346749A (zh) 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置
CN202110205689.1A Active CN113013049B (zh) 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610289162.0A Pending CN107346749A (zh) 2016-05-04 2016-05-04 半导体制程及其制程设备与控制装置

Country Status (1)

Country Link
CN (2) CN107346749A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110044295B (zh) * 2017-11-30 2021-12-03 台湾积体电路制造股份有限公司 扫描及分析表面的方法、其检查系统及计算机可读媒体
CN111190393B (zh) * 2018-11-14 2021-07-23 长鑫存储技术有限公司 半导体制程自动化控制方法及装置
CN113035757A (zh) * 2021-03-25 2021-06-25 江苏中科新源半导体科技有限公司 一种半导体蚀刻的液体增压系统的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163199A2 (de) * 1984-05-29 1985-12-04 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Ermittlung von Deckungsfehlern zwischen nacheinander fotolithografisch auf eine Halbleiterscheibe zu übertragenden Strukturen
KR950001923A (ko) * 1993-06-21 1995-01-04 가나이 쯔또무 반도체 집적회로장치의 제조방법 및 제조장치
CN102956521A (zh) * 2011-08-17 2013-03-06 台湾积体电路制造股份有限公司 用于在cmp加工中实时差错检测的装置和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316829B2 (ja) * 1989-09-22 2002-08-19 株式会社日立製作所 比較検査方法とその装置
US6248602B1 (en) * 1999-11-01 2001-06-19 Amd, Inc. Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
DE10037243C2 (de) * 2000-07-31 2002-06-20 Infineon Technologies Ag Regelsystem für photolithographische Prozesse
US20020192966A1 (en) * 2001-06-19 2002-12-19 Shanmugasundram Arulkumar P. In situ sensor based control of semiconductor processing procedure
TW569085B (en) * 2002-09-12 2004-01-01 Taiwan Semiconductor Mfg Adjusting method of semiconductor machine and method of using the same to adjust semiconductor lithography machine
US7265382B2 (en) * 2002-11-12 2007-09-04 Applied Materials, Inc. Method and apparatus employing integrated metrology for improved dielectric etch efficiency
TWI222663B (en) * 2003-05-21 2004-10-21 Taiwan Semiconductor Mfg Method and system for deviation parts predication of semiconductor device and storage medium
US20060043071A1 (en) * 2004-09-02 2006-03-02 Liang-Lun Lee System and method for process control using in-situ thickness measurement
US20060240651A1 (en) * 2005-04-26 2006-10-26 Varian Semiconductor Equipment Associates, Inc. Methods and apparatus for adjusting ion implant parameters for improved process control
US7144297B2 (en) * 2005-05-03 2006-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to enable accurate wafer prediction
JP4741408B2 (ja) * 2006-04-27 2011-08-03 株式会社荏原製作所 試料パターン検査装置におけるｘｙ座標補正装置及び方法
JP2011222636A (ja) * 2010-04-07 2011-11-04 Hitachi High-Technologies Corp 検査装置，検査方法、及び欠陥座標補正方法
US20120053723A1 (en) * 2010-08-30 2012-03-01 Matthias Richter Method of Controlling a Process and Process Control System
TW201324600A (zh) * 2011-12-09 2013-06-16 United Microelectronics Corp 化學機械研磨製程及化學機械研磨系統
US10274838B2 (en) * 2013-03-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for performing lithography process in semiconductor device fabrication
US10576603B2 (en) * 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163199A2 (de) * 1984-05-29 1985-12-04 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Ermittlung von Deckungsfehlern zwischen nacheinander fotolithografisch auf eine Halbleiterscheibe zu übertragenden Strukturen
KR950001923A (ko) * 1993-06-21 1995-01-04 가나이 쯔또무 반도체 집적회로장치의 제조방법 및 제조장치
CN102956521A (zh) * 2011-08-17 2013-03-06 台湾积体电路制造股份有限公司 用于在cmp加工中实时差错检测的装置和方法

Also Published As

Publication number Publication date
CN113013049A (zh) 2021-06-22
CN107346749A (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
TWI805868B (zh) 使用以深度學習為基礎之缺陷偵測及分類方案用於像素位準影像量化
JP5416329B2 (ja) 一体型計測を使用して誘電体エッチング効率を改善する方法及び装置
US7417724B1 (en) Wafer inspection systems and methods for analyzing inspection data
JP4578435B2 (ja) 特徴付け方法、プロセス操作を特徴付ける方法、及びデバイス製造方法
TWI807100B (zh) 透過生成對抗網路之超解析度缺陷視察影像生成
JP5911489B2 (ja) プロセスツール修正値を提供するための方法およびシステム
US6292260B1 (en) System and method of optically inspecting surface structures on an object
US20220252507A1 (en) Substrate processing apparatus, substrate inspecting method, and storage medium
CN113013049B (zh) 半导体制程及其制程设备与控制装置
US11668558B2 (en) Thickness estimation method and processing control method
US10503087B2 (en) Methods for controlling lithographic apparatus, lithographic apparatus and device manufacturing method
TW202013082A (zh) 整合式掃描式電子顯微鏡及用於先進製程控制之光學分析技術
TWI760523B (zh) 用於偵測一缺陷之方法、非暫時性電腦可讀媒體及系統
JP2005057222A (ja) マーク検出装置、マーク検出方法、マーク検出プログラム、露光装置、デバイスの製造方法、及び、デバイス
TWI640051B (zh) 半導體製程及其製程設備與控制裝置
US10957608B2 (en) Guided scanning electron microscopy metrology based on wafer topography
US20240046446A1 (en) Methods to automatically adjust one or more parameters of a camera system for optimal 3d reconstruction of features formed within/on a semiconductor substrate
TW200412612A (en) Method and system for optimizing parameter value in exposure apparatus, and exposure apparatus and method
US11016399B2 (en) Method for controlling a manufacturing apparatus and associated apparatuses
KR20210000317A (ko) 디자인 정렬 개선을 위한 타겟 선택 개선
CN114946016B (zh) 用于晶片缺陷检测的投影及距离切割算法
KR20190134168A (ko) 기판 검사 방법, 기판 처리 방법 및 이를 수행하기 위한 기판 처리 시스템
US11330164B2 (en) Determining focus settings for specimen scans
US20210389685A1 (en) Lithography system and method
WO2024144971A1 (en) Pattern segmentation for nuisance suppression

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant