CN112994452A - 一种带有模式切换的升降压变换器控制电路 - Google Patents

一种带有模式切换的升降压变换器控制电路 Download PDF

Info

Publication number
CN112994452A
CN112994452A CN202110451038.0A CN202110451038A CN112994452A CN 112994452 A CN112994452 A CN 112994452A CN 202110451038 A CN202110451038 A CN 202110451038A CN 112994452 A CN112994452 A CN 112994452A
Authority
CN
China
Prior art keywords
switch
tube
signal
gate
buck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110451038.0A
Other languages
English (en)
Other versions
CN112994452B (zh
Inventor
耿翔
卞坚坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Southchip Semiconductor Technology Co Ltd
Original Assignee
Southchip Semiconductor Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southchip Semiconductor Technology Shanghai Co Ltd filed Critical Southchip Semiconductor Technology Shanghai Co Ltd
Priority to CN202110451038.0A priority Critical patent/CN112994452B/zh
Publication of CN112994452A publication Critical patent/CN112994452A/zh
Application granted granted Critical
Publication of CN112994452B publication Critical patent/CN112994452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种带有模式切换的升降压变换器控制电路，第一差分处理模块根据升降压变换器输出信号的采样值与参考电压的差值产生输出信号；双轨电流采样模块采样第一差分处理模块的输出信号和第一开关节点处的信号并输出给第二差分处理模块；第二差分处理模块根据第一差分处理模块输出信号和第一开关节点处信号的采样值的差值产生输出信号，并分别与降压斜坡信号和升压斜坡信号比较获得升压控制和降压控制的脉宽调制信号，其中斜坡信号产生模块用于产生有交叠区间的降压斜坡信号和升压斜坡信号；最后由逻辑控制模块产生升降压变换器中四个开关管的控制信号，控制升降压变换器工作在对应工作模式下；实施例还提出了进入和退出升降压工作区间的前馈补偿方案。

Description

一种带有模式切换的升降压变换器控制电路
技术领域
本发明属于平均电流模式的升降压电路控制技术领域，涉及一种升降压变换器的控制电路和控制方法，能够实现模式切换和前馈补偿。
背景技术
如图1所示开关管S1-S4、电感L和输出电容COUT构成一个升降压变换器，升降压变换器用于将输入电压VIN转换为输出电压VOUT，包括升压模式、降压模式和升降压模式。具体来说，升降压变换器根据两个斜坡信号Ramp-Buck和Ramp-Boost产生对应的脉冲宽度调制信号PWM_Buck和PWM_Boost，用于控制开关管S1-S4，在降压操作中，输入电压VIN高于输出电压VOUT，开关管S1、S3导通，S2、S4断开，电感L存储能量；在升压操作中，输入电压VIN低于输出电压VOUT，开关管S2、S4导通，S1、S3断开时，电感L存储的能量被提供至负载。当输入电压VIN在接近输出电压VOUT的范围内时，降压和升压模式之间发生变化，为了避免斜坡信号之间的间隙导致脉冲宽度调制中断，传统方法是在两个斜坡信号之间提供重叠，由于斜坡信号重叠，转换器功率级中的开关在降压模式和升压模式下运行。
现有的技术中，大部分的升降压电路并没有特意处理升降压模式下的控制方法，一部分让升压电路和降压电路在同一周期进行工作，还有一部分不控制地让升压电路和降压电路交替工作，但是其纹波和效率都较低。美国专利US7518346B2公开了一种升降压变换器，通过向斜坡发生器提供斜坡移位信号来调整两个斜坡信号，使得两个斜坡信号出现交叠，减少两个斜坡信号之间的间隙，但该方法通过对斜坡信号进行移位，不能保证两个斜坡信号肯定有交叠。基于此，需要提出一种能够保证两个斜坡信号肯定有交叠的升降压变换器的控制方法。
发明内容
针对传统升降压变换器中升压斜坡信号Ramp-Boost和降压斜坡信号Ramp-Buck之间的间隙导致工作模式不确定的问题，本发明提出一种升降压变换器的控制电路，结合本发明的控制方法能够实现升降压变换器的升压工作模式、降压工作模式和升降压工作模式之间的稳定切换，另外还提出了对应的前馈补偿方案，能够减小纹波和降低功率损耗。
本发明的技术方案为：
一种带有模式切换的升降压变换器控制电路，所述升降压变换器包括第一开关管、第二开关管、第三开关管、第四开关管和电感，第一开关管和第二开关管串联接在所述升降压变换器的输入信号和地电平之间，其连接点作为第一开关节点并连接电感的一端；第三开关管和第四开关管串联接在所述升降压变换器的输出信号和地电平之间，其连接点作为第二开关节点并连接电感的另一端；
所述升降压变换器的控制电路包括第一差分处理模块、第二差分处理模块、双轨电流采样模块、第一比较器、第二比较器、斜坡信号产生模块和逻辑控制模块；
所述第一差分处理模块用于采样所述升降压变换器输出信号并根据采样获得的电压与参考电压的差值产生所述第一差分处理模块的输出信号；所述双轨电流采样模块用于获取所述第一差分处理模块输出信号的采样值和所述第一开关节点处信号的采样值；所述第二差分处理模块用于根据所述第一差分处理模块输出信号的采样值和所述第一开关节点处信号的采样值的差值产生所述第二差分处理模块的输出信号；
所述斜坡信号产生模块包括升压斜坡信号产生单元、降压斜坡信号产生单元、第三比较器和逻辑单元，所述降压斜坡信号产生单元用于产生与所述升降压变换器的输入信号成正比的降压斜坡信号，所述升压斜坡信号产生单元用于产生与所述升降压变换器的输出信号之和成正比的升压斜坡信号；第三比较器用于比较所述降压斜坡信号和所述升压斜坡信号，其比较结果输出给所述逻辑单元；所述逻辑单元用于在所述第三比较器比较出所述降压斜坡信号和所述升压斜坡信号相等时产生有效状态的第一控制信号，所述第一控制信号的有效状态维持设定时间后变为无效状态同时产生一个脉冲信号作为所述时钟信号；
所述第一比较器用于比较所述降压斜坡信号和所述第二差分处理模块的输出信号，并根据比较结果产生降压控制的脉宽调制信号；所述第二比较器用于比较所述升压斜坡信号和所述第二差分处理模块的输出信号，并根据比较结果产生升压控制的脉宽调制信号；
所述逻辑控制模块包括模式信号产生单元和开关逻辑控制单元；所述模式信号产生单元包括两个延迟比较器，第一延迟比较器用于比较所述升压控制的脉宽调制信号和所述第一控制信号之间的延迟是否大于所述第一延迟比较器的设定值，若是则产生第一状态的第一延迟比较结果，否则产生第二状态的第一延迟比较结果；第二延迟比较器用于比较所述降压控制的脉宽调制信号和所述第一控制信号之间的延迟是否大于所述第二延迟比较器的设定值，若是则产生第二状态的第二延迟比较结果，否则产生第一状态的第二延迟比较结果；所述模式信号产生单元用于在所述时钟信号的控制下根据所述第一延迟比较结果和所述第二延迟比较结果产生并控制升压模式控制信号和降压模式控制信号，所述升压模式控制信号和降压模式控制信号互为反相，当所述第一延迟比较结果为第一状态或所述第二延迟比较结果为第二状态时，在所述时钟信号的下个周期将所述升压模式控制信号和降压模式控制信号的状态保持；当所述第一延迟比较结果为第二状态或所述第二延迟比较结果为第一状态时，在所述时钟信号的下个周期将所述升压模式控制信号和降压模式控制信号的状态翻转；
所述开关逻辑控制单元用于在所述升压模式控制信号有效时输出第一开关控制信号，在所述降压模式控制信号有效时输出第二开关控制信号，其中所述时钟信号的上升沿控制所述第一开关控制信号和所述第二开关控制信号翻高，所述升压控制的脉宽调制信号控制所述第一开关控制信号翻低，所述降压控制的脉宽调制信号控制所述第二开关控制信号翻低；所述开关逻辑控制单元根据所述第一开关控制信号或所述第二开关控制信号产生所述升降压变换器中第一开关管、第二开关管、第三开关管、第四开关管的控制信号，从而控制所述升降压变换器工作在对应工作模式下。
具体的，所述降压斜坡信号产生单元包括第一电容、第一开关、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻和第二电阻，其中第一电阻和第二电阻的阻值相等；第一NMOS管的栅漏短接并连接第二NMOS管和第五NMOS管的栅极以及第一电阻的一端，其源极连接第二NMOS管、第三NMOS管和第五NMOS管的源极并接地；第一电阻的另一端连接所述升降压变换器的输入信号；第一PMOS管的栅漏短接并连接第二PMOS管的栅极和第二NMOS管的漏极，其源极连接第二PMOS管、第三PMOS管和第四PMOS管的源极并连接电源电压；第四NMOS管的栅极连接第二PMOS管的漏极和第三NMOS管的漏极，其漏极连接第四PMOS管的栅极、第五NMOS管的漏极以及第三PMOS管的栅极和漏极，其源极连接第三NMOS管的栅极并通过第二电阻后接地；第四PMOS管的漏极输出降压斜坡信号并通过第一电容后接地；第一开关接在第四PMOS管的漏极和地电平之间，由时钟信号控制；
所述升压斜坡信号产生单元包括第一分压网络、第二分压网络、第一运算放大器、第二电容、第二开关、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第三电阻和第四电阻，其中第三电阻和第四电阻的阻值相等；第六NMOS管的栅漏短接并连接第七NMOS管和第十二NMOS管的栅极以及第三电阻的一端，其源极连接第七NMOS管、第八NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管的源极并接地；第三电阻的另一端连接所述升降压变换器的输入信号；第五PMOS管的栅漏短接并连接第六PMOS管的栅极和第七NMOS管的漏极，其源极连接第六PMOS管、第七PMOS管和第八PMOS管的源极并连接电源电压；第九NMOS管的栅极连接第六PMOS管的漏极和第八NMOS管的漏极，其漏极连接第八PMOS管的栅极、第十二NMOS管的漏极以及第七PMOS管的栅极和漏极，其源极连接第八NMOS管的栅极并通过第四电阻后接地；第十一NMOS管的栅极连接第十NMOS管的栅极和漏极以及第八PMOS管的漏极，其漏极输出升压斜坡信号并通过第二电容后连接第一运算放大器的负向输入端和输出端；所述第一分压网络用于获取所述升降压变换器输入信号的分压值并输出至第一运算放大器的正向输入端，所述第二分压网络用于获取所述升降压变换器输出信号的分压值并输出至第一运算放大器的正向输入端；第二开关接在第十一NMOS管的漏极和第一运算放大器的输出端之间，由所述时钟信号控制；仅在所述时钟信号的脉冲产生时将所述第一开关和第二开关闭合。
具体的，所述双轨电流采样模块包括第三开关、第四开关、第五开关、第六开关、第一采样电阻、第二采样电阻、第三采样电阻、第四采样电阻、第二运算放大器、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第九PMOS管、第十PMOS管、第一采样管、第二采样管和第三采样管，
第一采样管、第二采样管和第三采样管串联并接在第二运算放大器的正向输入端和地电平之间，第一采样管、第二采样管和第三采样管都为NMOS管，其栅极都连接电源电压；
第十三NMOS管的栅极连接所述第一差分处理模块的输出信号，其源极通过第四采样电阻后接地，其漏极连接第十四NMOS管的栅极和漏极以及第十五NMOS管的栅极；
第十五NMOS管的漏极连接第二运算放大器的正向输入端，其源极连接第十四NMOS管的源极并连接电源电压；
第十六NMOS管的栅极连接第二运算放大器的输出端，其源极连接第二运算放大器的负向输入端并通过第一采样电阻后接地，其漏极连接第九PMOS管的栅极和漏极以及第十PMOS管的栅极；
第十PMOS管的源极连接第九PMOS管的源极、第二采样电阻的一端和第五开关的一端并输出所述第一差分处理模块输出信号的第一采样值，其漏极连接第三采样电阻的一端并输出所述第一差分处理模块输出信号的第二采样值；
第二采样电阻的另一端连接所述升降压变换器的输入信号；
第三采样电阻的另一端一方面通过第三开关后连接地电平，另一方面通过第四开关后连接所述第一开关节点；
第六开关的一端连接所述第一开关节点，其另一端连接第五开关的另一端并输出所述第一开关节点处信号的第一采样值；
所述第一开关节点处信号的第二采样值始终为地电平；
所述升降压变换器中第一开关管控制信号用于控制第六开关，第一开关管控制信号的反相信号用于控制第五开关；所述升降压变换器中第二开关管控制信号用于控制第四开关，第二开关管控制信号的反相信号用于控制第三开关。
具体的，所述双轨电流采样模块包括第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第四采样电阻、第十三NMOS管、第九PMOS管、第十PMOS管、第四采样管和第五采样管，
第十三NMOS管的栅极连接所述第一差分处理模块的输出信号，其源极通过第四采样电阻后接地，其漏极连接第九PMOS管的栅极和漏极以及第十PMOS管的栅极；
第四采样管的栅极连接所述升降压变换器中第一开关管控制信号，其漏极连接第七开关的一端和所述升降压变换器的输入信号，其源极连接第九PMOS管的源极、第十PMOS管的源极、第五开关的一端和第七开关的另一端并输出所述第一差分处理模块输出信号的第一采样值；
第五采样管的栅极连接所述升降压变换器中第二开关管控制信号，其漏极连接第十PMOS管的漏极并输出所述第一差分处理模块输出信号的第二采样值，其源极一方面通过第三开关后连接地电平，另一方面通过第四开关后连接所述第一开关节点；
第八开关接在第五采样管的源极和漏极之间；
第六开关的一端连接所述第一开关节点，其另一端连接第五开关的另一端并输出所述第一开关节点处信号的第一采样值；
所述第一开关节点处信号的第二采样值始终为地电平；
所述升降压变换器中第一开关管控制信号用于控制第六开关，第一开关管控制信号的反相信号用于控制第五开关和第七开关；所述升降压变换器中第二开关管控制信号用于控制第四开关，第二开关管控制信号的反相信号用于控制第三开关和第八开关。
具体的，所述第二差分处理模块包括第二跨导放大器、第二积分电容和第二积分电阻，
第二跨导放大器的正向输入端连接所述第一差分处理模块输出信号的第一采样值和所述第一差分处理模块输出信号的第二采样值，其负向输入端连接所述第一开关节点处信号的第一采样值和所述第一开关节点处信号的第二采样值，其输出端连接所述第二差分处理模块的输出端并依次通过第二积分电阻和第二积分电容后接地。
具体的，在所述第二跨导放大器输出端和所述第二差分处理模块的输出端之间还设置有第九开关、第十开关、第十一开关、第五电阻、第六电阻、第七电阻、第十七NMOS管、第四非门、第五非门、第一D触发器、第二D触发器、延迟单元、异或门、第一与门和第二与门，其中第五电阻的阻值大于第六电阻的阻值，第六电阻的阻值大于第七电阻的阻值；
第十七NMOS管的栅极连接所述第二跨导放大器的输出端，其漏极连接电源电压，其源极连接所述第二差分处理模块的输出端；
第五电阻的一端连接所述第二差分处理模块的输出端，另一端通过第九开关后接地；
第六电阻的一端连接所述第二差分处理模块的输出端，另一端通过第十开关后接地；
第七电阻的一端连接所述第二差分处理模块的输出端，另一端通过第十一开关后接地；
第四非门的输入端连接所述时钟信号，其输出端连接第一D触发器和第二D触发器的时钟端；
第一D触发器的数据输入端连接所述降压模式控制信号，其输出端连接异或门的第一输入端和所述延迟单元的输入端；
第二D触发器的数据输入端连接所述延迟单元的输出端，其输出端连接异或门的第二输入端；
第五非门的输入端连接异或门的输出端和第十开关的控制端，其输出端连接第一与门的第一输入端和第二与门的第一输入端；
第一与门的第二输入端连接所述升压模式控制信号，其输出端连接第十一开关的控制端；
第二与门的第一输入端连接所述降压模式控制信号，其输出端连接第九开关的控制端。
具体的，所述模式信号产生单元中的第一延迟比较器包括第三D触发器、第八电阻、第三电容、第十八NMOS管、第十九NMOS管、第二十NMOS管、第十一PMOS管和第六非门，第十一PMOS管的栅极连接第十八NMOS管和第十九NMOS管的栅极以及所述升压控制的脉宽调制信号，其漏极连接第十九NMOS管的漏极和第六非门的输入端并分别通过第八电阻后连接第十八NMOS管的漏极和通过第三电容后接地，其源极连接电源电压；第二十NMOS管的源极连接第十八NMOS管的源极并接地，其漏极连接第十九NMOS管的源极，其栅极连接第三D触发器的输出端并产生所述第一延迟比较结果；第三D触发器的数据输入端连接第六非门的输出端，其时钟端连接所述第一控制信号；
所述模式信号产生单元中的第二延迟比较器包括第四D触发器、第九电阻、第四电容、第二十一NMOS管、第二十二NMOS管、第二十三NMOS管、第十二PMOS管、第七非门和缓冲器，第十二PMOS管的栅极连接第二十一NMOS管和第二十二NMOS管的栅极以及所述降压控制的脉宽调制信号，其漏极连接第二十二NMOS管的漏极和缓冲器的输入端并分别通过第九电阻后连接第二十一NMOS管的漏极和通过第四电容后接地，其源极连接电源电压；第二十三NMOS管的源极连接第二十一NMOS管的源极并接地，其漏极连接第二十二NMOS管的源极，其栅极连接第七非门的输出端；第四D触发器的数据输入端连接缓冲器的输出端，其时钟端连接所述第一控制信号，其输出端连接第七非门的输入端并产生所述第二延迟比较结果。
具体的，所述模式信号产生单元还包括二选一多路选择器、第五D触发器和第八非门，二选一多路选择器的两个输入端分别连接所述第一延迟比较结果和第二延迟比较结果，其输出端连接第五D触发器的数据输入端；第五D触发器的时钟端连接所述时钟信号，其反相输出端连接第八非门的输入端和所述二选一多路选择器的控制端并输出所述降压模式控制信号，第八非门的输出端输出所述升压模式控制信号。
具体的，所述开关逻辑控制单元包括第一非门、第二非门、第三非门、第一或非门、第二或非门、第一或门、第二或门、第一与非门、第二与非门、第三与非门、第四与非门和开关控制单元，
第一或非门的两个输入端分别连接所述降压控制的脉宽调制信号和所述第一控制信号，其输出端连接第一或门的第一输入端；第一非门的输入端连接所述降压模式控制信号，其输出端连接第一或门的第二输入端；
第二或非门的两个输入端分别连接所述升压控制的脉宽调制信号和所述第一控制信号，其输出端连接第二或门的第一输入端；第二非门的输入端连接所述升压模式控制信号，其输出端连接第二或门的第二输入端；
第三非门的输入端连接所述时钟信号，其输出端连接第二与非门的第一输入端和第三与非门的第一输入端；
第一与非门的第一输入端连接第一或门的输出端，其第二输入端连接第二与非门的输出端并产生所述第一开关控制信号，其输出端连接第二与非门的第二输入端；
第四与非门的第一输入端连接第二或门的输出端，其第二输入端连接第三与非门的输出端并产生所述第二开关控制信号，其输出端连接第三与非门的第二输入端。
具体的，所述第一差分处理模块包括第一分压电阻、第二分压电阻、第一跨导放大器、第一积分电容和第一积分电阻，第一分压电阻和第二分压电阻串联并接在所述升降压变换器输出信号和地电平之间，其串联点连接第一跨导放大器的负向输入端；第一跨导放大器的正向输入端连接所述参考电压，其输出端作为所述第一差分处理模块的输出端并依次通过第一积分电阻和第一积分电容后接地。
本发明的有益效果为：
本发明提出了一种升降压变换器的控制电路，能够实现升降压变换器的工作模式切换，且本发明提出的斜坡信号产生模块能够保证降压斜坡信号Ramp_Buck和升压斜坡信号Ramp_Boost一定会有交叠部分，从而保证了升降压工作区间的存在。
另外本发明针对进入和退出升降压工作模式的前馈补偿方法，能够在升降压变换器从降压工作模式切换到升降压工作模式、以及从升降压工作模式切换到升压工作模式的时候，令第二差分处理模块的输出信号CompC自动跌落DV，达到补偿的目的。
实施例给出了两种双轨电流采样模块的实现结构用于对第一差分处理模块的输出信号CompV和第一开关节点SW1处信号进行采样，可根据对速度和精度的需求选择对应的结构。
附图说明
下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1是本发明提出的一种带有模式切换的升降压变换器控制电路的拓扑结构图。
图2是本发明提出的一种带有模式切换的升降压变换器控制电路在实施例中斜坡信号产生模块的一种具体实现电路图。
图3 是图2所示斜坡信号产生模块中一些关键节点的纹波示意图。
图4 是本发明提出的一种带有模式切换的升降压变换器控制电路在实施例中双轨电流采样模块的一种具体实现电路图。
图5是本发明提出的一种带有模式切换的升降压变换器控制电路在实施例中双轨电流采样模块的另一种具体实现电路图。
图6 是本发明提出的一种带有模式切换的升降压变换器控制电路在实施例中开关逻辑控制单元的一种具体实现电路图。
图7 是本发明提出的一种带有模式切换的升降压变换器控制电路控制升降压变换器在降压（Buck）工作模式下的控制波形图。
图8是本发明提出的一种带有模式切换的升降压变换器控制电路控制升降压变换器在降压（Boost）工作模式下的控制波形图。
图9是本发明提出的一种带有模式切换的升降压变换器控制电路在实施例中模式信号产生单元的一种具体实现电路图。
图10本发明提出的一种带有模式切换的升降压变换器控制电路实现升降压控制时的控制波形图。
图11是本发明提出的一种带有模式切换的升降压变换器控制电路在实施例中实现前馈补偿的具体实现电路图。
具体实施方式
下面结合附图和具体实施例详细描述本发明的技术方案。
下面所述实施例中的具体细节，如实施例中的具体电路结构和这些电路元件的具体参数，都用于对本发明的实施例提供更好的理解，其中第一、第二用于区分而非用于限定，如信号的第一状态和第二状态。本技术领域的技术人员可以理解，即使在缺少一些细节或采用其他方法、元件、材料等结合的情况下，本发明的实施例也可以被实现。
如图1所示，升降压变换器包括第一开关管S1、第二开关管S2、第三开关管S3、第四开关管S4和电感L，第一开关管S1和第二开关管S2串联并接在升降压变换器的输入信号VIN和地电平之间，其连接点作为第一开关节点SW1并连接电感L的一端；第三开关K3管和第四开关K4管串联并接在升降压变换器的输出信号VOUT和地电平之间，其连接点作为第二开关节点SW2并连接电感L的另一端。本发明提出的控制电路用于产生第一开关管S1、第二开关管S2、第三开关管S3、第四开关管S4的控制信号HG1、LG2、LG3、HG4，通过控制四个开关管的导通状态实现升降压变换器工作模式的切换。
如图1所示，本发明提出的控制电路包括第一差分处理模块、第二差分处理模块、双轨电流采样模块X3、第一比较器Comp1、第二比较器Comp2、斜坡信号产生模块X1和逻辑控制模块X2，第一差分处理模块用于采样升降压变换器输出信号VOUT，并根据升降压变换器输出信号的采样电压FB与参考电压VREF的差值产生第一差分处理模块的输出信号CompV。
如图1所示给出了第一差分处理模块的一种具体实现电路，包括第一分压电阻Rfb1、第二分压电阻Rfb2、第一跨导放大器GMV、第一积分电容Ccv和第一积分电阻Rcv，第一分压电阻Rfb1和第二分压电阻Rfb2串联并接在升降压变换器输出信号VOUT和地电平之间，其串联点连接第一跨导放大器GMV的负向输入端；第一跨导放大器GMV的正向输入端连接参考电压VREF，其输出端作为第一差分处理模块的输出端并依次通过第一积分电阻Rcv和第一积分电容Ccv后接地。
本实施例提出的第一差分处理模块的工作原理为：第一分压电阻Rfb1和第二分压电阻Rfb2作为反馈分压电阻将升降压变换器输出信号VOUT反馈回第一跨导放大器GMV中与参考电压VREF进行比较，跨导放大器用于将输入差分电压转换为输出差分电流，第一跨导放大器GMV是电压环跨导放大器，其输出的差分电流通过第一积分电容Ccv和第一积分电阻Rcv构成的积分电路转化成第一差分处理模块的输出信号CompV。
双轨电流采样模块（X2）用于获取第一差分处理模块输出信号CompV的采样值，和获取第一开关节点SW1处信号的采样值；如图4和图5分别给出双轨电流采样模块（X2）的两种实现结构。
如图4所示，双轨电流采样模块（X2）的实现结构一中包括第三开关K3、第四开关K4、第五开关K5、第六开关K6、第七开关K7、第八开关K8、第四采样电阻Rs4Rs4、第十三NMOS管MN13、第九PMOS管MP9、第十PMOS管MP10、第四采样管Ms_HS和第五采样管Ms_LS，第十三NMOS管MN13的栅极连接第一差分处理模块的输出信号CompV，其源极通过第四采样电阻Rs4后接地，其漏极连接第九PMOS管MP9的栅极和漏极以及第十PMOS管MP10的栅极；第四采样管Ms_HS的栅极连接升降压变换器中第一开关管控制信号HG1，其漏极连接第七开关K7的一端和升降压变换器的输入信号VIN，其源极连接第九PMOS管MP9的源极、第十PMOS管MP10的源极、第五开关K5的一端和第七开关K7的另一端并输出第一差分处理模块输出信号的第一采样值CompC_HS；第五采样管Ms_LS的栅极连接升降压变换器中第二开关管控制信号LG2，其漏极连接第十PMOS管MP10的漏极并输出第一差分处理模块输出信号的第二采样值CompC_LS，其源极一方面通过第三开关K3后连接地电平，另一方面通过第四开关K4后连接第一开关节点SW1；第八开关K8接在第五采样管Ms_LS的源极和漏极之间；第六开关K6的一端连接第一开关节点SW1，其另一端连接第五开关K5的另一端并输出第一开关节点SW1处信号的第一采样值Sns_HS；第一开关节点SW1处信号的第二采样值Sns_LS始终为地电平；升降压变换器中第一开关管控制信号HG1用于控制第六开关K6，第一开关管控制信号HG1的反相信号用于控制第五开关K5和第七开关K7；升降压变换器中第二开关管控制信号LG2用于控制第四开关K4，第二开关管控制信号LG2的反相信号用于控制第三开关K3和第八开关K8。
图4所示的双轨电流采样模块（X2）实现结构一中，第四采样管Ms_HS和第五采样管Ms_LS位于采样域，图5所示双轨电流采样模块（X2）的实现结构二令采样管位于低压电源域。如图5所示，双轨电流采样模块（X2）的实现结构二包括第三开关K3、第四开关K4、第五开关K5、第六开关K6、第一采样电阻Rs1、第二采样电阻Rs2、第三采样电阻Rs3、第四采样电阻Rs4、第二运算放大器、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第九PMOS管MP9、第十PMOS管MP10、第一采样管M4s1、第二采样管M4s2和第三采样管M4s3，本实施例中选择三个采样管，采样管的数量也可以取其他值。第一采样管M4s1、第二采样管M4s2和第三采样管M4s3串联并接在第二运算放大器的正向输入端和地电平之间，本实施例中第一采样管M4s1、第二采样管M4s2和第三采样管M4s3都为NMOS管，其栅极都连接电源电压VDD；第十三NMOS管MN13的栅极连接第一差分处理模块的输出信号CompV，其源极通过第四采样电阻Rs4后接地，其漏极连接第十四NMOS管MN14的栅极和漏极以及第十五NMOS管MN15的栅极；第十五NMOS管MN15的漏极连接第二运算放大器的正向输入端，其源极连接第十四NMOS管MN14的源极并连接电源电压VDD；第十六NMOS管MN16的栅极连接第二运算放大器的输出端，其源极连接第二运算放大器的负向输入端并通过第一采样电阻Rs1后接地，其漏极连接第九PMOS管MP9的栅极和漏极以及第十PMOS管MP10的栅极；第十PMOS管MP10的源极连接第九PMOS管MP9的源极、第二采样电阻Rs2的一端和第五开关K5的一端并输出第一差分处理模块输出信号的第一采样值CompC_HS，其漏极连接第三采样电阻Rs3的一端并输出第一差分处理模块输出信号的第二采样值CompC_LS；第二采样电阻Rs2的另一端连接升降压变换器的输入信号VIN；第三采样电阻Rs3的另一端一方面通过第三开关K3后连接地电平，另一方面通过第四开关K4后连接第一开关节点SW1；第六开关K6的一端连接第一开关节点SW1，其另一端连接第五开关K5的另一端并输出第一开关节点SW1处信号的第一采样值Sns_HS；第一开关节点SW1处信号的第二采样值Sns_LS始终为地电平；升降压变换器中第一开关管控制信号HG1用于控制第六开关K6，第一开关管控制信号HG1的反相信号用于控制第五开关K5；升降压变换器中第二开关管控制信号LG2用于控制第四开关K4，第二开关管控制信号LG2的反相信号用于控制第三开关K3。
图4 和图5所示的两种双轨电流采样模块（X2）的实现结构区别主要在于将采样管SenseFETs 是放置于低压电源域还是采样域，电源电压VDD是低压电源域的系统电源。图4所示将采样管放置于采样域的结构一的好处是采样速度比较快，但是缺点是采样比较的精度受到驱动电压和电源电压差别的影响，图5所示将采样管放置于低压电源域的结构二的好处是采样比较的精度较高，但是速度比较慢。以图5所示结构二为例，双轨电流采样模块（X2）在第一开关管控制信号HG1打开，第二开关管控制信号LG2关断的时候，
CompC_HS =IMN16*Rs2，Sns_HS=SW1
CompC_LS=Sns_LS=0
而第一开关管控制信号HG1关断，第二开关管控制信号LG2打开的时候，
CompC _HS=Sns_HS=VIN
CompC _LS=IMP10*Rs3+SW1，Sns_LS=0
其中IMN16是第十六NMOS管MN16的漏电流，IMP10是第十PMOS管MP10的漏电流。这样就实现了在第一开关管控制信号HG1、第二开关管控制信号LG2分别开启的时候，将升降压变换器的电感电流的值采样出来，双轨电流采样模块（X2）的四个输出CompC_HS、CompC_LS、Sns_HS、Sns_LS输出到第二差分处理模块中进行处理。
第二差分处理模块用于根据第一差分处理模块输出信号的采样值和第一开关节点SW1处信号的采样值的差值产生第二差分处理模块的输出信号；如图1所示给出了第二差分处理模块的一种实现电路，包括第二跨导放大器GMC、第二积分电容Ccc和第二积分电阻Rcc，第二跨导放大器GMC的正向输入端连接第一差分处理模块输出信号的第一采样值CompC_HS和第一差分处理模块输出信号的第二采样值CompC_LS，其负向输入端连接第一开关节点SW1处信号的第一采样值Sns_HS和第一开关节点SW1处信号的第二采样值Sns_LS，其输出端连接第二差分处理模块的输出端并依次通过第二积分电阻Rcc和第二积分电容Ccc后接地。第二跨导放大器GMC是电流环跨导放大器，用于比较双轨电流采样模块（X2）的四个输出CompC_HS、CompC_LS、Sns_HS、Sns_LS的差异获得差分电流，再将该差分电流通过第二积分电阻Rcc和第二积分电容Ccc组成的积分电路进行积分获得第二差分处理模块的输出信号CompC。
第一比较器用于比较降压斜坡信号Ramp_Buck和第二差分处理模块的输出信号CompC，并根据比较结果产生降压控制的脉宽调制信号PWM_Buck；第二比较器用于比较升压斜坡信号Ramp_Boost和第二差分处理模块的输出信号CompC，并根据比较结果产生升压控制的脉宽调制信号PWM_Boost。
降压斜坡信号Ramp_Buck和升压斜坡信号Ramp_Boost由斜坡信号产生模块（X1）产生，如图2所示，斜坡信号产生模块包括升压斜坡信号产生单元、降压斜坡信号产生单元、第三比较器和逻辑单元，降压斜坡信号产生单元包括第一电容C1、第一开关K1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电阻R1和第二电阻R2，第一NMOS管MN1的栅漏短接并连接第二NMOS管MN2和第五NMOS管MN5的栅极以及第一电阻R1的一端，其源极连接第二NMOS管MN2、第三NMOS管MN3和第五NMOS管MN5的源极并接地；第一电阻R1的另一端连接升降压变换器的输入信号VIN；第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的栅极和第二NMOS管MN2的漏极，其源极连接第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4的源极并连接电源电压；第四NMOS管MN4的栅极连接第二PMOS管MP2的漏极和第三NMOS管MN3的漏极，其漏极连接第四PMOS管MP4的栅极、第五NMOS管MN5的漏极以及第三PMOS管MP3的栅极和漏极，其源极连接第三NMOS管MN3的栅极并通过第二电阻R2后接地；第四PMOS管MP4的漏极输出降压斜坡信号Ramp_Buck并通过第一电容C1后接地；第一开关K1接在第四PMOS管MP4的漏极和地电平之间，由时钟信号CLK控制。
升压斜坡信号产生单元包括第一分压网络、第二分压网络、第一运算放大器、第二电容C2、第二开关K2、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第三电阻R3和第四电阻R4，第六NMOS管MN6的栅漏短接并连接第七NMOS管MN7和第十二NMOS管MN12的栅极以及第三电阻R3的一端，其源极连接第七NMOS管MN7、第八NMOS管MN8、第十NMOS管MN10、第十一NMOS管MN11和第十二NMOS管MN12的源极并接地；第三电阻R3的另一端连接升降压变换器的输入信号VIN；第五PMOS管MP5的栅漏短接并连接第六PMOS管MP6的栅极和第七NMOS管MN7的漏极，其源极连接第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的源极并连接电源电压；第九NMOS管MN9的栅极连接第六PMOS管MP6的漏极和第八NMOS管MN8的漏极，其漏极连接第八PMOS管MP8的栅极、第十二NMOS管MN12的漏极以及第七PMOS管MP7的栅极和漏极，其源极连接第八NMOS管MN8的栅极并通过第四电阻R4后接地；第十一NMOS管MN11的栅极连接第十NMOS管MN10的栅极和漏极以及第八PMOS管MP8的漏极，其漏极输出升压斜坡信号Ramp_Boost并通过第二电容C2后连接第一运算放大器的负向输入端和输出端；第一分压网络用于获取升降压变换器输入信号VIN的分压值并输出至第一运算放大器的正向输入端，第二分压网络用于获取升降压变换器输出信号VOUT的分压值并输出至第一运算放大器的正向输入端；第二开关K2接在第十一NMOS管MN11的漏极和第一运算放大器的输出端之间，由时钟信号CLK控制。
第三比较器用于比较降压斜坡信号Ramp_Buck和升压斜坡信号Ramp_Boost，其比较结果输出给逻辑单元；逻辑单元用于在第一比较器比较出降压斜坡信号Ramp_Buck和升压斜坡信号Ramp_Boost相等时产生有效状态的第一控制信号MaxD，第一控制信号MaxD的有效状态维持设定时间后变为无效状态同时产生一个脉冲信号作为时钟信号CLK；第一开关K1和第二开关K2仅在时钟信号CLK的脉冲产生时闭合，其余时间断开。
升压斜坡信号产生单元是升压斜坡信号Ramp_Boost的充电电路，降压斜坡信号产生单元是降压斜坡信号Ramp_Buck的充电电路，如图3所示升压斜坡信号Ramp_Boost的斜率为VIN/(R3*C2)，第三电阻R3和第四电阻R4的阻值相等，降压斜坡信号Ramp_Buck的斜率为VIN/(R1*C1)，第一电阻R1和第二电阻R2的阻值相等。当降压斜坡信号Ramp_Buck和升压斜坡信号Ramp_Boost相交时，触发第三比较器输出翻转，通过逻辑处理会分别按时序依次产生第一控制信号MaxD和时钟信号CLK，第一控制信号MaxD保证了降压斜坡信号Ramp_Buck和升压斜坡信号Ramp_Boost一定会有交叠部分，保证了Buck-Boost区间的存在。第一控制信号MaxD之后时钟信号CLK脉冲产生，随即打开第一开关K1和第二开关K2，让降压斜坡信号Ramp_Buck等于零，升压斜坡信号Ramp_Boost等于第一运算放大器的输出端信号RampH=(VIN+VOUT)/K，其中K值由第一分压网络和第二分压网络的分压比决定。
升压斜坡信号Ramp_Boost和降压斜坡信号Ramp_Buck分别与第二差分处理模块的输出信号CompC进行比较后产生升压控制的脉宽调制信号PWM_Boost和降压控制的脉宽调制信号PWM_Buck，逻辑控制模块（X2）根据升压控制的脉宽调制信号PWM_Boost和降压控制的脉宽调制信号PWM_Buck产生升降压变换器中四个开关管S1-S4的控制信号。
逻辑控制模块（X2）包括模式信号产生单元和开关逻辑控制单元，其中模式信号产生单元包括两个延迟比较器，第一延迟比较器用于比较升压控制的脉宽调制信号PWM_Boost和第一控制信号MaxD之间的延迟是否大于第一延迟比较器的设定值，若是则产生第一状态的第一延迟比较结果Bstraw，否则产生第二状态的第一延迟比较结果Bstraw。第二延迟比较器用于比较降压控制的脉宽调制信号PWM_Buck和第一控制信号MaxD之间的延迟是否大于第二延迟比较器的设定值，若是则产生第二状态的第二延迟比较结果xBckraw，否则产生第一状态的第二延迟比较结果xBckraw。
如图9所示给出了模式信号产生单元中两个延迟比较器的一种具体实现电路，第一延迟比较器包括第三D触发器、第八电阻R8、第三电容C3、第十八NMOS管MN18、第十九NMOS管MN19、第二十NMOS管MN20、第十一PMOS管MP11和第六非门INV6，第十一PMOS管MP11的栅极连接第十八NMOS管MN18和第十九NMOS管MN19的栅极以及升压控制的脉宽调制信号PWM_Boost，其漏极连接第十九NMOS管MN19的漏极和第六非门INV6的输入端并分别通过第八电阻R8后连接第十八NMOS管MN18的漏极和通过第三电容C3后接地，其源极连接电源电压；第二十NMOS管MN20的源极连接第十八NMOS管MN18的源极并接地，其漏极连接第十九NMOS管MN19的源极，其栅极连接第三D触发器的输出端并产生第一延迟比较结果Bstraw；第三D触发器的数据输入端连接第六非门INV6的输出端，其时钟端连接第一控制信号MaxD。
如图9所示，第二延迟比较器包括第四D触发器、第九电阻R9、第四电容C4、第二十一NMOS管MN21、第二十二NMOS管MN22、第二十三NMOS管MN23、第十二PMOS管MP12、第七非门INV7和缓冲器U6，第十二PMOS管MP12的栅极连接第二十一NMOS管MN21和第二十二NMOS管MN22的栅极以及降压控制的脉宽调制信号PWM_Buck，其漏极连接第二十二NMOS管MN22的漏极和缓冲器U6的输入端并分别通过第九电阻R9后连接第二十一NMOS管MN21的漏极和通过第四电容C4后接地，其源极连接电源电压；第二十三NMOS管MN23的源极连接第二十一NMOS管MN21的源极并接地，其漏极连接第二十二NMOS管MN22的源极，其栅极连接第七非门INV7的输出端；第四D触发器的数据输入端连接缓冲器U6的输出端，其时钟端连接第一控制信号MaxD，其输出端连接第七非门INV7的输入端并产生第二延迟比较结果xBckraw。
在获得第一延迟比较结果Bstraw和第二延迟比较结果xBckraw之后，模式信号产生单元用于根据第一延迟比较结果Bstraw和第二延迟比较结果xBckraw产生升压模式控制信号BoostMode和降压模式控制信号BuckMode，升压模式控制信号BoostMode和降压模式控制信号BuckMode互为反相，即当升压模式控制信号BoostMode有效时降压模式控制信号BuckMode无效，当升压模式控制信号BoostMode无效时降压模式控制信号BuckMode有效。模式信号产生单元在时钟信号CLK的控制下更新升压模式控制信号BoostMode和降压模式控制信号BuckMode的状态，具体为：当第一延迟比较结果Bstraw为第一状态或第二延迟比较结果xBckraw为第二状态时，在时钟信号CLK的下个周期将升压模式控制信号BoostMode和降压模式控制信号BuckMode的状态保持；当第一延迟比较结果Bstraw为第二状态或第二延迟比较结果xBckraw为第一状态时，在时钟信号CLK的下个周期将升压模式控制信号BoostMode和降压模式控制信号BuckMode的状态翻转。其中第一延迟比较结果Bstraw和第二延迟比较结果xBckraw的第一状态可以是高电平，也可以是低电平，逻辑控制对应更改即可。图9所示的实施例中两个延迟比较器产生的第一延迟比较结果Bstraw和第二延迟比较结果xBckraw的第一状态就是高电平，第二状态是低电平。
如图9所示还给出了信号产生单元根据第一延迟比较结果Bstraw和第二延迟比较结果xBckraw产生升压模式控制信号BoostMode和降压模式控制信号BuckMode的一种具体实现结构，包括二选一多路选择器、第五D触发器和第八非门INV8，二选一多路选择器的两个输入端分别连接第一延迟比较结果Bstraw和第二延迟比较结果xBckraw，其输出端连接第五D触发器的数据输入端；第五D触发器的时钟端连接时钟信号CLK，其反相输出端连接第八非门INV8的输入端和二选一多路选择器的控制端并输出降压模式控制信号BuckMode，第八非门INV8的输出端输出升压模式控制信号BoostMode。
从图9可以看出，工作在升降压工作模式（Buck-Boost）的升降压转换器，在升降压区间(VIN~=VOUT)内的对应控制为：
第一延迟比较器比较PWM_Boost和MaxD之间的延迟是否大于设定值（该设定值由第一延迟比较器中的R8/C3决定），第二延迟比较器比较PWM_Buck和MaxD之间的延迟是否大于设定值（该设定值由第二延迟比较器中的R9/C4决定），其具体Buck-Boost控制的波形如图10所示。
当PWM_Boost和MaxD之间的延迟大于设定值或PWM_Buck和MaxD之间的延迟大于设定值时，第一延迟比较结果Bstraw在第一控制信号MaxD有效时会为第一状态（本实施例令第一状态为高电平），如果此时是BoostMode，那么下个周期会保持在BoostMode；第二延迟比较结果xBckraw在第一控制信号MaxD有效时会为第二状态（本实施例令第一状态为地电平0），如果此时是BuckMode，那么下个周期会保持在BuckMode。
当PWM_Boost和MaxD之间的延迟小于设定值或PWM_Buck和MaxD之间的延迟小于设定值时，第一延迟比较结果Bstraw在第一控制信号MaxD有效时会为第二状态即地电平，如果此时是BoostMode，那么下个周期会保持在BuckMode；第二延迟比较结果xBckraw在第一控制信号MaxD有效时会为第一状态即高电平，如果此时是BuckMode，那么下个周期会保持在BoostMode。
产生升压模式控制信号BoostMode和降压模式控制信号BuckMode后，结合开关逻辑控制单元产生升降压变换器中四个开关管S1-S4的控制信号。如图6所示给出了开关逻辑控制单元的一种实现电路，包括第一非门INV1、第二非门INV2、第三非门INV3、第一或非门NOR1、第二或非门NOR2、第一或门OR1、第二或门OR2、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4和开关控制单元，第一或非门NOR1的两个输入端分别连接降压控制的脉宽调制信号PWM_Buck和第一控制信号MaxD，其输出端连接第一或门OR1的第一输入端；第一非门INV1的输入端连接降压模式控制信号BuckMode，其输出端连接第一或门OR1的第二输入端；第二或非门NOR2的两个输入端分别连接升压控制的脉宽调制信号PWM_Boost和第一控制信号MaxD，其输出端连接第二或门OR2的第一输入端；第二非门INV2的输入端连接升压模式控制信号BoostMode，其输出端连接第二或门OR2的第二输入端；第三非门INV3的输入端连接时钟信号CLK，其输出端连接第二与非门NAND2的第一输入端和第三与非门NAND3的第一输入端；第一与非门NAND1的第一输入端连接第一或门OR1的输出端，其第二输入端连接第二与非门NAND2的输出端并产生第一开关控制信号Boost_off，其输出端连接第二与非门NAND2的第二输入端；第四与非门NAND4的第一输入端连接第二或门OR2的输出端，其第二输入端连接第三与非门NAND3的输出端并产生第二开关控制信号Buck_on，其输出端连接第三与非门NAND3的第二输入端。
本实施例的开关逻辑控制单元的工作过程为：
结合图6 所述的BUCK_BOOST的主控制逻辑可以看出，第一开关控制信号Boost_off和第二开关控制信号Buck_on的时序控制为：时钟信号CLK的上升沿控制第一开关控制信号Boost_off和第二开关控制信号Buck_on翻高，降压控制的脉宽调制信号PWM_Buck控制第一开关控制信号Boost_off翻低，升压控制的脉宽调制信号PWM_Boost控制第二开关控制信号Buck_on翻低。
然后由第一与非门NAND1和第二与非门NAND2构成一个S-R触发器，第三与非门NAND3和第四与非门NAND4也构成一个S-R触发器，根据升压模式控制信号BoostMode和降压模式控制信号BuckMode控制哪一个S-R触发器在本周期起作用从而将第一开关控制信号Boost_off或第二开关控制信号Buck_on输出由用于产生开关管S1-S4的控制信号。
在降压模式控制信号BuckMode有效时第一与非门NAND1和第二与非门NAND2构成的S-R触发器将第一开关控制信号Boost_off输出；在升压模式控制信号BoostMode有效时第三与非门NAND3和第四与非门NAND4构成的S-R触发器将第二开关控制信号Buck_on输出。
最后由开关逻辑控制单元根据第一开关控制信号Boost_off或第二开关控制信号Buck_on产生升降压变换器中第一开关管S1、第二开关管S2、第三开关管S3、第四开关管S4的控制信号，从而控制升降压变换器工作在对应工作模式下。
结合图10可以看出，本发明在升压斜坡信号Ramp_Boost和降压斜坡信号Ramp_Buck相交后按时序依次产生第一控制信号MaxD和时钟信号CLK，由于第一控制信号MaxD的存在，保证了在时钟信号CLK让降压斜坡信号Ramp_Buck和升压斜坡信号Ramp_Boost复位之前，两个斜坡信号Ramp_Boost和Ramp_Buck之间肯定会存在交叠，这样一定会有升降压工作区间Buck_Boost存在。针对升降压变换器在实际工作时从BuckMode进入到Buck-BoostMode，以及从Buck-Boost Mode退出到Boost Mode的情况，一些实施例中还提出了进入和退出Buck-BoostMode的对应前馈补偿方案，在第二跨导放大器GMC输出端和第二差分处理模块的输出端之间设置了前馈补偿结构。
如图11所示，前馈补偿结构包括第九开关K9、第十开关K10、第十一开关K11、第五电阻R5、第六电阻R6、第七电阻R7、第十七NMOS管MN17、第四非门INV4、第五非门INV5、第一D触发器、第二D触发器、延迟单元、异或门、第一与门AND1和第二与门AND2，其中第五电阻R5的阻值大于第六电阻R6的阻值，第六电阻R6的阻值大于第七电阻R7的阻值；第十七NMOS管MN17的栅极连接第二跨导放大器GMC的输出端，其漏极连接电源电压，其源极连接第二差分处理模块的输出端；第五电阻R5的一端连接第二差分处理模块的输出端，另一端通过第九开关K9后接地；第六电阻R6的一端连接第二差分处理模块的输出端，另一端通过第十开关K10后接地；第七电阻R7的一端连接第二差分处理模块的输出端，另一端通过第十一开关K11后接地；第四非门INV4的输入端连接时钟信号CLK，其输出端连接第一D触发器和第二D触发器的时钟端；第一D触发器的数据输入端连接降压模式控制信号BuckMode，其输出端连接异或门的第一输入端和延迟单元的输入端；第二D触发器的数据输入端连接延迟单元的输出端，其输出端连接异或门的第二输入端；第五非门INV5的输入端连接异或门的输出端和第十开关K10的控制端，其输出端连接第一与门AND1的第一输入端和第二与门AND2的第一输入端；第一与门AND1的第二输入端连接升压模式控制信号BoostMode，其输出端连接第十一开关K11的控制端；第二与门AND2的第一输入端连接降压模式控制信号BuckMode，其输出端连接第九开关K9的控制端。
采用如图11所示的带有前馈补偿的第二差分处理模块结构时，在升降压变换器从降压工作模式BuckMode变到升降压工作模式Buck-BoostMode的时候，第九开关K9会关断，第十开关K10会打开，并且由于第五电阻R5的阻值大于第六电阻R6的阻值，所以第二差分处理模块的输出信号CompC会自动跌落DV，DV由第五电阻R5、第六电阻R6、第七电阻R7的阻值决定，同样当升降压变换器从升降压工作模式Buck-Boost Mode 切换到升压工作模式Boost Mode的时候，同样第十开关K10会断开，第十一开关K11会打开，由于第六电阻R6的阻值大于第七电阻R7的阻值，所以第二差分处理模块的输出信号CompC 会自动跌落DV，从而达到补偿的目的。
综上所述，本发明提出了一种带有模式切换的升降压变换器控制电路，如图1所示，四个开关管S1、S2、S3、S4、以及电感L和输出电容COUT构成了一个基本的升降压结构。两个反馈分压电阻Rfb1和Rfb2将升降压变换器的输出电压VOUT反馈回第一差分处理模块中的第一跨导放大器GMV与参考电压VREF进行比较产生差分电流。第一跨导放大器GMV输出的差分电流通过第一积分电阻Rcv和第一积分电容Ccv构成的积分电路转化成第一差分处理模块的输出信号CompV并输入到双轨电流采样模块（X3）中。双轨电流采样模块（X3）是一个双轨V2I电流控制电路，通过将输入的电压转换为电流进行控制，双轨电流采样模块（X3）的输入信号是第一差分处理模块的输出信号CompV和第一开关节点SW1处信号，一方面将电压环的CompV转化到high-side和low-side得到信号CompC_HS和CompC_LS，另一方面分别在第一开关管S1开启的时候和第二开关管S2开启的时候对第一开关节点SW1进行采样获得信号Sns_HS和Sns_LS。双轨电流采样模块（X3）的四个输出CompC_HS、CompC_LS、Sns_HS、Sns_LS输出到第二差分处理模块的电流环EA即第二跨导放大器GMC中，第二跨导放大器GMC比较这四个输入信号并且将差分电流通过第二积分电阻Rcc和第二积分电容Ccc构成的积分电路转成第二差分处理模块的输出信号CompC。第二差分处理模块的输出信号CompC分别通过第一比较器Comp1和第二比较器Comp2与斜坡信号产生模块（X1）产生的两个斜坡信号Ramp-Buck和Ramp-Boost比较得到对应的脉宽调制信号PWM_Buck和PWM_Boost。两个脉宽调制信号PWM_Buck和PWM_Boost再与斜坡信号产生模块（X1）产生的第一控制信号MaxD和时钟信号CLK一起送到逻辑控制模块（X2）中实现Buck-Boost的区域控制，得到四个开关管S1、S2、S3、S4的控制信号，从而达到控制升降压的作用。
上述实施例给出了各个模块的一些实现结构，但本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (10)

1.一种带有模式切换的升降压变换器控制电路，所述升降压变换器包括第一开关管、第二开关管、第三开关管、第四开关管和电感，第一开关管和第二开关管串联接在所述升降压变换器的输入信号和地电平之间，其连接点作为第一开关节点并连接电感的一端；第三开关管和第四开关管串联接在所述升降压变换器的输出信号和地电平之间，其连接点作为第二开关节点并连接电感的另一端；
其特征在于，所述升降压变换器的控制电路包括第一差分处理模块、第二差分处理模块、双轨电流采样模块、第一比较器、第二比较器、斜坡信号产生模块和逻辑控制模块；所述第一差分处理模块用于采样所述升降压变换器输出信号并根据采样获得的电压与参考电压的差值产生所述第一差分处理模块的输出信号；所述双轨电流采样模块用于获取所述第一差分处理模块输出信号的采样值和所述第一开关节点处信号的采样值；所述第二差分处理模块用于根据所述第一差分处理模块输出信号的采样值和所述第一开关节点处信号的采样值的差值产生所述第二差分处理模块的输出信号；
所述斜坡信号产生模块包括升压斜坡信号产生单元、降压斜坡信号产生单元、第三比较器和逻辑单元，所述降压斜坡信号产生单元用于产生与所述升降压变换器的输入信号成正比的降压斜坡信号，所述升压斜坡信号产生单元用于产生与所述升降压变换器的输出信号之和成正比的升压斜坡信号；第三比较器用于比较所述降压斜坡信号和所述升压斜坡信号，其比较结果输出给所述逻辑单元；所述逻辑单元用于在所述第三比较器比较出所述降压斜坡信号和所述升压斜坡信号相等时产生有效状态的第一控制信号，所述第一控制信号的有效状态维持设定时间后变为无效状态同时产生一个脉冲信号作为所述时钟信号；
所述第一比较器用于比较所述降压斜坡信号和所述第二差分处理模块的输出信号，并根据比较结果产生降压控制的脉宽调制信号；所述第二比较器用于比较所述升压斜坡信号和所述第二差分处理模块的输出信号，并根据比较结果产生升压控制的脉宽调制信号；
所述逻辑控制模块包括模式信号产生单元和开关逻辑控制单元；所述模式信号产生单元包括两个延迟比较器，第一延迟比较器用于比较所述升压控制的脉宽调制信号和所述第一控制信号之间的延迟是否大于所述第一延迟比较器的设定值，若是则产生第一状态的第一延迟比较结果，否则产生第二状态的第一延迟比较结果；第二延迟比较器用于比较所述降压控制的脉宽调制信号和所述第一控制信号之间的延迟是否大于所述第二延迟比较器的设定值，若是则产生第二状态的第二延迟比较结果，否则产生第一状态的第二延迟比较结果；所述模式信号产生单元用于在所述时钟信号的控制下根据所述第一延迟比较结果和所述第二延迟比较结果产生并控制升压模式控制信号和降压模式控制信号，所述升压模式控制信号和降压模式控制信号互为反相，当所述第一延迟比较结果为第一状态或所述第二延迟比较结果为第二状态时，在所述时钟信号的下个周期将所述升压模式控制信号和降压模式控制信号的状态保持；当所述第一延迟比较结果为第二状态或所述第二延迟比较结果为第一状态时，在所述时钟信号的下个周期将所述升压模式控制信号和降压模式控制信号的状态翻转；
所述开关逻辑控制单元用于在所述升压模式控制信号有效时输出第一开关控制信号，在所述降压模式控制信号有效时输出第二开关控制信号，其中所述时钟信号的上升沿控制所述第一开关控制信号和所述第二开关控制信号翻高，所述升压控制的脉宽调制信号控制所述第一开关控制信号翻低，所述降压控制的脉宽调制信号控制所述第二开关控制信号翻低；所述开关逻辑控制单元根据所述第一开关控制信号或所述第二开关控制信号产生所述升降压变换器中第一开关管、第二开关管、第三开关管、第四开关管的控制信号，从而控制所述升降压变换器工作在对应工作模式下。
2.根据权利要求1所述的带有模式切换的升降压变换器控制电路，其特征在于，所述降压斜坡信号产生单元包括第一电容、第一开关、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻和第二电阻，其中第一电阻和第二电阻的阻值相等；第一NMOS管的栅漏短接并连接第二NMOS管和第五NMOS管的栅极以及第一电阻的一端，其源极连接第二NMOS管、第三NMOS管和第五NMOS管的源极并接地；第一电阻的另一端连接所述升降压变换器的输入信号；第一PMOS管的栅漏短接并连接第二PMOS管的栅极和第二NMOS管的漏极，其源极连接第二PMOS管、第三PMOS管和第四PMOS管的源极并连接电源电压；第四NMOS管的栅极连接第二PMOS管的漏极和第三NMOS管的漏极，其漏极连接第四PMOS管的栅极、第五NMOS管的漏极以及第三PMOS管的栅极和漏极，其源极连接第三NMOS管的栅极并通过第二电阻后接地；第四PMOS管的漏极输出降压斜坡信号并通过第一电容后接地；第一开关接在第四PMOS管的漏极和地电平之间，由时钟信号控制；
所述升压斜坡信号产生单元包括第一分压网络、第二分压网络、第一运算放大器、第二电容、第二开关、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第三电阻和第四电阻，其中第三电阻和第四电阻的阻值相等；第六NMOS管的栅漏短接并连接第七NMOS管和第十二NMOS管的栅极以及第三电阻的一端，其源极连接第七NMOS管、第八NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管的源极并接地；第三电阻的另一端连接所述升降压变换器的输入信号；第五PMOS管的栅漏短接并连接第六PMOS管的栅极和第七NMOS管的漏极，其源极连接第六PMOS管、第七PMOS管和第八PMOS管的源极并连接电源电压；第九NMOS管的栅极连接第六PMOS管的漏极和第八NMOS管的漏极，其漏极连接第八PMOS管的栅极、第十二NMOS管的漏极以及第七PMOS管的栅极和漏极，其源极连接第八NMOS管的栅极并通过第四电阻后接地；第十一NMOS管的栅极连接第十NMOS管的栅极和漏极以及第八PMOS管的漏极，其漏极输出升压斜坡信号并通过第二电容后连接第一运算放大器的负向输入端和输出端；所述第一分压网络用于获取所述升降压变换器输入信号的分压值并输出至第一运算放大器的正向输入端，所述第二分压网络用于获取所述升降压变换器输出信号的分压值并输出至第一运算放大器的正向输入端；第二开关接在第十一NMOS管的漏极和第一运算放大器的输出端之间，由所述时钟信号控制；仅在所述时钟信号的脉冲产生时将所述第一开关和第二开关闭合。
3.根据权利要求1所述的带有模式切换的升降压变换器控制电路，其特征在于，所述双轨电流采样模块包括第三开关、第四开关、第五开关、第六开关、第一采样电阻、第二采样电阻、第三采样电阻、第四采样电阻、第二运算放大器、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第九PMOS管、第十PMOS管、第一采样管、第二采样管和第三采样管，
第一采样管、第二采样管和第三采样管串联并接在第二运算放大器的正向输入端和地电平之间，第一采样管、第二采样管和第三采样管都为NMOS管，其栅极都连接电源电压；
第十三NMOS管的栅极连接所述第一差分处理模块的输出信号，其源极通过第四采样电阻后接地，其漏极连接第十四NMOS管的栅极和漏极以及第十五NMOS管的栅极；
第十五NMOS管的漏极连接第二运算放大器的正向输入端，其源极连接第十四NMOS管的源极并连接电源电压；
第十六NMOS管的栅极连接第二运算放大器的输出端，其源极连接第二运算放大器的负向输入端并通过第一采样电阻后接地，其漏极连接第九PMOS管的栅极和漏极以及第十PMOS管的栅极；
第十PMOS管的源极连接第九PMOS管的源极、第二采样电阻的一端和第五开关的一端并输出所述第一差分处理模块输出信号的第一采样值，其漏极连接第三采样电阻的一端并输出所述第一差分处理模块输出信号的第二采样值；
第二采样电阻的另一端连接所述升降压变换器的输入信号；
第三采样电阻的另一端一方面通过第三开关后连接地电平，另一方面通过第四开关后连接所述第一开关节点；
第六开关的一端连接所述第一开关节点，其另一端连接第五开关的另一端并输出所述第一开关节点处信号的第一采样值；
所述第一开关节点处信号的第二采样值始终为地电平；
所述升降压变换器中第一开关管控制信号用于控制第六开关，第一开关管控制信号的反相信号用于控制第五开关；所述升降压变换器中第二开关管控制信号用于控制第四开关，第二开关管控制信号的反相信号用于控制第三开关。
4.根据权利要求1所述的带有模式切换的升降压变换器控制电路，其特征在于，所述双轨电流采样模块包括第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第四采样电阻、第十三NMOS管、第九PMOS管、第十PMOS管、第四采样管和第五采样管，
第十三NMOS管的栅极连接所述第一差分处理模块的输出信号，其源极通过第四采样电阻后接地，其漏极连接第九PMOS管的栅极和漏极以及第十PMOS管的栅极；
第四采样管的栅极连接所述升降压变换器中第一开关管控制信号，其漏极连接第七开关的一端和所述升降压变换器的输入信号，其源极连接第九PMOS管的源极、第十PMOS管的源极、第五开关的一端和第七开关的另一端并输出所述第一差分处理模块输出信号的第一采样值；
第五采样管的栅极连接所述升降压变换器中第二开关管控制信号，其漏极连接第十PMOS管的漏极并输出所述第一差分处理模块输出信号的第二采样值，其源极一方面通过第三开关后连接地电平，另一方面通过第四开关后连接所述第一开关节点；
第八开关接在第五采样管的源极和漏极之间；
第六开关的一端连接所述第一开关节点，其另一端连接第五开关的另一端并输出所述第一开关节点处信号的第一采样值；
所述第一开关节点处信号的第二采样值始终为地电平；
所述升降压变换器中第一开关管控制信号用于控制第六开关，第一开关管控制信号的反相信号用于控制第五开关和第七开关；所述升降压变换器中第二开关管控制信号用于控制第四开关，第二开关管控制信号的反相信号用于控制第三开关和第八开关。
5.根据权利要求1-4任一项所述的带有模式切换的升降压变换器控制电路，其特征在于，所述第二差分处理模块包括第二跨导放大器、第二积分电容和第二积分电阻，
第二跨导放大器的正向输入端连接所述第一差分处理模块输出信号的第一采样值和所述第一差分处理模块输出信号的第二采样值，其负向输入端连接所述第一开关节点处信号的第一采样值和所述第一开关节点处信号的第二采样值，其输出端连接所述第二差分处理模块的输出端并依次通过第二积分电阻和第二积分电容后接地。
6.根据权利要求5所述的带有模式切换的升降压变换器控制电路，其特征在于，在所述第二跨导放大器输出端和所述第二差分处理模块的输出端之间还设置有第九开关、第十开关、第十一开关、第五电阻、第六电阻、第七电阻、第十七NMOS管、第四非门、第五非门、第一D触发器、第二D触发器、延迟单元、异或门、第一与门和第二与门，其中第五电阻的阻值大于第六电阻的阻值，第六电阻的阻值大于第七电阻的阻值；
第十七NMOS管的栅极连接所述第二跨导放大器的输出端，其漏极连接电源电压，其源极连接所述第二差分处理模块的输出端；
第五电阻的一端连接所述第二差分处理模块的输出端，另一端通过第九开关后接地；
第六电阻的一端连接所述第二差分处理模块的输出端，另一端通过第十开关后接地；
第七电阻的一端连接所述第二差分处理模块的输出端，另一端通过第十一开关后接地；
第四非门的输入端连接所述时钟信号，其输出端连接第一D触发器和第二D触发器的时钟端；
第一D触发器的数据输入端连接所述降压模式控制信号，其输出端连接异或门的第一输入端和所述延迟单元的输入端；
第二D触发器的数据输入端连接所述延迟单元的输出端，其输出端连接异或门的第二输入端；
第五非门的输入端连接异或门的输出端和第十开关的控制端，其输出端连接第一与门的第一输入端和第二与门的第一输入端；
第一与门的第二输入端连接所述升压模式控制信号，其输出端连接第十一开关的控制端；
第二与门的第一输入端连接所述降压模式控制信号，其输出端连接第九开关的控制端。
7.根据权利要求1或6所述的带有模式切换的升降压变换器控制电路，其特征在于，所述模式信号产生单元中的第一延迟比较器包括第三D触发器、第八电阻、第三电容、第十八NMOS管、第十九NMOS管、第二十NMOS管、第十一PMOS管和第六非门，第十一PMOS管的栅极连接第十八NMOS管和第十九NMOS管的栅极以及所述升压控制的脉宽调制信号，其漏极连接第十九NMOS管的漏极和第六非门的输入端并分别通过第八电阻后连接第十八NMOS管的漏极和通过第三电容后接地，其源极连接电源电压；第二十NMOS管的源极连接第十八NMOS管的源极并接地，其漏极连接第十九NMOS管的源极，其栅极连接第三D触发器的输出端并产生所述第一延迟比较结果；第三D触发器的数据输入端连接第六非门的输出端，其时钟端连接所述第一控制信号；
所述模式信号产生单元中的第二延迟比较器包括第四D触发器、第九电阻、第四电容、第二十一NMOS管、第二十二NMOS管、第二十三NMOS管、第十二PMOS管、第七非门和缓冲器，第十二PMOS管的栅极连接第二十一NMOS管和第二十二NMOS管的栅极以及所述降压控制的脉宽调制信号，其漏极连接第二十二NMOS管的漏极和缓冲器的输入端并分别通过第九电阻后连接第二十一NMOS管的漏极和通过第四电容后接地，其源极连接电源电压；第二十三NMOS管的源极连接第二十一NMOS管的源极并接地，其漏极连接第二十二NMOS管的源极，其栅极连接第七非门的输出端；第四D触发器的数据输入端连接缓冲器的输出端，其时钟端连接所述第一控制信号，其输出端连接第七非门的输入端并产生所述第二延迟比较结果。
8.根据权利要求7所述的带有模式切换的升降压变换器控制电路，其特征在于，所述模式信号产生单元还包括二选一多路选择器、第五D触发器和第八非门，二选一多路选择器的两个输入端分别连接所述第一延迟比较结果和第二延迟比较结果，其输出端连接第五D触发器的数据输入端；第五D触发器的时钟端连接所述时钟信号，其反相输出端连接第八非门的输入端和所述二选一多路选择器的控制端并输出所述降压模式控制信号，第八非门的输出端输出所述升压模式控制信号。
9.根据权利要求1或8所述的带有模式切换的升降压变换器控制电路，其特征在于，所述开关逻辑控制单元包括第一非门、第二非门、第三非门、第一或非门、第二或非门、第一或门、第二或门、第一与非门、第二与非门、第三与非门、第四与非门和开关控制单元，
第一或非门的两个输入端分别连接所述降压控制的脉宽调制信号和所述第一控制信号，其输出端连接第一或门的第一输入端；第一非门的输入端连接所述降压模式控制信号，其输出端连接第一或门的第二输入端；
第二或非门的两个输入端分别连接所述升压控制的脉宽调制信号和所述第一控制信号，其输出端连接第二或门的第一输入端；第二非门的输入端连接所述升压模式控制信号，其输出端连接第二或门的第二输入端；
第三非门的输入端连接所述时钟信号，其输出端连接第二与非门的第一输入端和第三与非门的第一输入端；
第一与非门的第一输入端连接第一或门的输出端，其第二输入端连接第二与非门的输出端并产生所述第一开关控制信号，其输出端连接第二与非门的第二输入端；
第四与非门的第一输入端连接第二或门的输出端，其第二输入端连接第三与非门的输出端并产生所述第二开关控制信号，其输出端连接第三与非门的第二输入端。
10.根据权利要求1所述的带有模式切换的升降压变换器控制电路，其特征在于，所述第一差分处理模块包括第一分压电阻、第二分压电阻、第一跨导放大器、第一积分电容和第一积分电阻，第一分压电阻和第二分压电阻串联并接在所述升降压变换器输出信号和地电平之间，其串联点连接第一跨导放大器的负向输入端；第一跨导放大器的正向输入端连接所述参考电压，其输出端作为所述第一差分处理模块的输出端并依次通过第一积分电阻和第一积分电容后接地。
CN202110451038.0A 2021-04-26 2021-04-26 一种带有模式切换的升降压变换器控制电路 Active CN112994452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110451038.0A CN112994452B (zh) 2021-04-26 2021-04-26 一种带有模式切换的升降压变换器控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110451038.0A CN112994452B (zh) 2021-04-26 2021-04-26 一种带有模式切换的升降压变换器控制电路

Publications (2)

Publication Number Publication Date
CN112994452A true CN112994452A (zh) 2021-06-18
CN112994452B CN112994452B (zh) 2021-08-03

Family

ID=76340152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110451038.0A Active CN112994452B (zh) 2021-04-26 2021-04-26 一种带有模式切换的升降压变换器控制电路

Country Status (1)

Country Link
CN (1) CN112994452B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541491A (zh) * 2021-07-19 2021-10-22 西安电子科技大学 多模式切换低动态干扰的4管同步控制升降压变换电路
CN115001274A (zh) * 2022-05-30 2022-09-02 上海交通大学 输入输出共同调制的自适应斜坡电压型脉冲宽度控制buck转换器
CN115473436A (zh) * 2022-10-31 2022-12-13 杰华特微电子股份有限公司 升降压变换器的控制电路和控制方法
CN116073656A (zh) * 2023-02-17 2023-05-05 无锡麟聚半导体科技有限公司 一种电流调节电路及芯片
TWI824836B (zh) * 2022-11-23 2023-12-01 茂達電子股份有限公司 超低工作電流的降壓轉換器
CN115001274B (zh) * 2022-05-30 2024-05-24 上海交通大学 输入输出共同调制的自适应斜坡电压型脉冲宽度控制buck转换器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336056B1 (en) * 2007-01-04 2008-02-26 Rf Micro Devices, Inc. Switching power converter that supports both a boost mode of operation and a buck mode of operation using a common duty-cycle timing signal
CN102694469A (zh) * 2012-05-21 2012-09-26 成都芯源系统有限公司 直流-直流电压转换器
US20130320949A1 (en) * 2012-06-04 2013-12-05 Texas Instruments Deutschland Gmbh Electronic device for average current mode dc-dc conversion
US20170288550A1 (en) * 2016-03-29 2017-10-05 Semiconductor Components Industries, Llc Ultrasonic control system and method for a buck-boost power converter
CN107534387A (zh) * 2015-06-15 2018-01-02 华为技术有限公司 一种降压‑升压功率转换器的控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336056B1 (en) * 2007-01-04 2008-02-26 Rf Micro Devices, Inc. Switching power converter that supports both a boost mode of operation and a buck mode of operation using a common duty-cycle timing signal
CN102694469A (zh) * 2012-05-21 2012-09-26 成都芯源系统有限公司 直流-直流电压转换器
US20130320949A1 (en) * 2012-06-04 2013-12-05 Texas Instruments Deutschland Gmbh Electronic device for average current mode dc-dc conversion
CN107534387A (zh) * 2015-06-15 2018-01-02 华为技术有限公司 一种降压‑升压功率转换器的控制方法
US20170288550A1 (en) * 2016-03-29 2017-10-05 Semiconductor Components Industries, Llc Ultrasonic control system and method for a buck-boost power converter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KUO-CHUN WU ET AL.: "Analysis and Design of Mixed-Mode Operation for Noninverting Buck–Boost DC–DC Converters", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》 *
吴少雷等: "基于多模式控制的储能用双向Buck-Boost DC/DC变换器", 《电子测量技术》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541491A (zh) * 2021-07-19 2021-10-22 西安电子科技大学 多模式切换低动态干扰的4管同步控制升降压变换电路
CN115001274A (zh) * 2022-05-30 2022-09-02 上海交通大学 输入输出共同调制的自适应斜坡电压型脉冲宽度控制buck转换器
CN115001274B (zh) * 2022-05-30 2024-05-24 上海交通大学 输入输出共同调制的自适应斜坡电压型脉冲宽度控制buck转换器
CN115473436A (zh) * 2022-10-31 2022-12-13 杰华特微电子股份有限公司 升降压变换器的控制电路和控制方法
CN115473436B (zh) * 2022-10-31 2023-03-14 杰华特微电子股份有限公司 升降压变换器的控制电路和控制方法
TWI824836B (zh) * 2022-11-23 2023-12-01 茂達電子股份有限公司 超低工作電流的降壓轉換器
CN116073656A (zh) * 2023-02-17 2023-05-05 无锡麟聚半导体科技有限公司 一种电流调节电路及芯片
CN116073656B (zh) * 2023-02-17 2024-04-09 无锡麟聚半导体科技有限公司 一种电流调节电路及芯片

Also Published As

Publication number Publication date
CN112994452B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
CN112994452B (zh) 一种带有模式切换的升降压变换器控制电路
KR20080014681A (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
JP2010158144A (ja) 出力電圧制御回路、電子機器及び出力電圧制御方法
KR100725475B1 (ko) Ｄｃ-ｄｃ 컨버터 및 그 제어 방법 및 스위칭 레귤레이터및 그 제어 방법
KR101699772B1 (ko) 전력 변환기 및 전력 변환 방법
JP2011120407A (ja) チャージポンプ回路
CN103701321B (zh) 一种快速瞬态响应buck同步整流DC-DC变换器
CN105207480A (zh) 一种轻载时低输出纹波的同步降压型dc-dc转换器
CN109004832B (zh) 五级单相降压型dc/dc转换器及五级两相降压转换器
CN113541491B (zh) 多模式切换低动态干扰的4管同步控制升降压变换电路
CN111245242A (zh) 一种基于平均电流模的buck-boost变换器及其变换方法
CN113922670A (zh) 一种工作模式可选dc-dc转换器电路
CN114389438A (zh) 开关电源及其自适应驱动电路
CN112217380B (zh) 开关电源的控制电路及方法
CN113708626A (zh) 一种适用于cot电压变换器的百分百占空比产生电路
CN113783428A (zh) 一种混合模式升压变换器
Mary et al. Light load efficiency improvement in high frequency DC-DC buck converter using dynamic width segmentation of power MOSFET
JP2014048681A (ja) 電源装置
KR101404568B1 (ko) 전류 모드 제어의 펄스폭변조 변환 장치
JP2005168229A (ja) 電源供給装置
Zhao et al. A three-level buck converter and digital controller for improving load transient response
JP6794240B2 (ja) 昇降圧ｄｃ／ｄｃコンバータ
CN216904670U (zh) 一种dc/dc升压系统的控制电路
Arora et al. A compact 120-MHz 1.8 V/1.2 V dual-output DC-DC converter with digital control
Sarkar et al. A study on shoot-through reduction of DC-DC converter pre-driver using starving resistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room 214, 1000 Chenhui Road, Pudong New Area, Shanghai, 200120

Patentee after: Shanghai Nanxin Semiconductor Technology Co.,Ltd.

Address before: Room 214, 1000 Chenhui Road, Pudong New Area, Shanghai, 200120

Patentee before: SOUTHCHIP SEMICONDUCTOR TECHNOLOGY (SHANGHAI) Co.,Ltd.

CP01 Change in the name or title of a patent holder